CN115472119A - 一种显示驱动电路、显示驱动方法及显示装置 - Google Patents

Abstract

本发明公开了一种显示驱动电路、显示驱动方法及显示装置，可应用于显示面板，所述显示面板预设有搭接过孔，其中显示驱动电路包括：控制芯片、移位寄存器和时钟信号线，时钟信号线的第一端与控制芯片电连接，时钟信号线的第二端通过搭接过孔与移位寄存器电连接；控制芯片被配置为向移位寄存器输出起始触发信号和时钟信号；其中，起始触发信号和时钟信号的刷新周期均包括像素写入阶段和空白阶段；空白阶段的时钟信号包含高电平信号。本发明可有效改善时钟信号线连接移位寄存器的搭接过孔容易出现腐蚀不良的问题。

Description

一种显示驱动电路、显示驱动方法及显示装置

技术领域

本发明涉及显示驱动技术领域，尤其涉及一种显示驱动电路、显示驱动方法及显示装置。

背景技术

在不同的应用场景要求同一显示面板具备不同的帧率，也即目前市场更多的需要宽频的显示面板，以在不同的场景下实现高频和低频帧率显示。例如，在手机显示面板中，这样的产品既可满足客户高频畅玩的游戏和观影体验，又可通过极致低频实现超低功耗带来的超长待机。

但是目前的宽频显示面板进行8585测试(在85℃/85％RH的条件下老化产品后进行性能测试的实验)容易出现时钟信号线连接移位寄存器的搭接过孔的腐蚀问题，严重影响了产品可靠性。

发明内容

鉴于上述问题，本发明提出了显示驱动电路、显示驱动方法及显示装置，可有效改善时钟信号线连接移位寄存器的搭接过孔容易出现腐蚀不良的问题。

第一方面，本申请通过一实施例提供如下技术方案：

一种显示驱动电路，应用于显示面板，所述显示面板预设有搭接过孔，所述显示驱动电路包括：控制芯片、移位寄存器和时钟信号线，所述时钟信号线的第一端与所述控制芯片电连接，所述时钟信号线的第二端通过所述搭接过孔与所述移位寄存器电连接；所述控制芯片被配置为：所述控制芯片向所述移位寄存器输出起始触发信号和时钟信号；其中，所述起始触发信号和所述时钟信号的刷新周期均包括像素写入阶段和位于所述像素写入阶段之后的空白阶段；所述空白阶段的时钟信号包含高电平信号。

可选的，所述搭接过孔中设置有导电透明氧化物材料，所述时钟信号线通过所述导电透明氧化物材料与所述移位寄存器电连接。

可选的，所述导电透明氧化物材料为氧化铟锡。

可选的，所述控制芯片还具体被配置为：

在空白阶段内向所述移位寄存器输出高电平的所述时钟信号。

可选的，所述控制芯片还具体被配置为：

在所述空白阶段内向所述移位寄存器输出为脉冲信号的时钟信号。

第二方面，基于同一发明构思，本申请通过一实施例提供如下技术方案：

一种显示驱动方法，应用于显示面板的显示驱动电路，所述显示驱动电路包括移位寄存器和时钟信号线，所述时钟信号线通过所述显示面板中预设的搭接过孔与所述移位寄存器电连接，所述方法包括：

所述控制芯片向所述移位寄存器输出起始触发信号和时钟信号；其中，所述起始触发信号和所述时钟信号的刷新周期均包括像素写入阶段和空白阶段；所述空白阶段的时钟信号包含高电平信号。

可选的，所述搭接过孔中设置有导电透明氧化物材料，所述时钟信号线通过所述导电透明氧化物材料与所述移位寄存器电连接。

可选的，所述导电透明氧化物材料为氧化铟锡。

可选的，向所述移位寄存器输出时钟信号，包括：

在空白阶段内向所述移位寄存器输出所述时钟信号，所述时钟信号的电平连续置高。

可选的，向所述移位寄存器输出时钟信号，包括：

在空白阶段内向所述移位寄存器输出为脉冲信号的时钟信号。

第三方面，基于同一发明构思，本申请通过一实施例提供如下技术方案：

一种显示装置，所述显示面板包括前述第一方面中任一所述的显示驱动电路；或者所述显示面板由前述第二方面中任一所述显示驱动方法进行驱动。

第四方面，基于同一发明构思，本申请通过一实施例提供如下技术方案：

一种可读存储介质，其上存储有计算机程序，该程序被处理器执行时实现前述第二方面中任一项所述方法的步骤。

本发明实施例中提供的一种显示驱动电路、显示驱动方法及显示装置，通过在显示面板需要降低输出帧率时，控制芯片向移位寄存器输出起始触发信号和时钟信号；起始触发信号和时钟信号的刷新周期均包括像素写入阶段和位于像素写入阶段之后的空白阶段；空白阶段的时钟信号包含高电平信号，从而可以抑制搭接过孔处积累负电荷，实现搭接过孔处的抗腐蚀效果。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂，以下特举本发明的具体实施方式。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中：

图1示出了本发明实施例中显示面板以最大帧率60Hz显示时的时钟信号时序图；

图2示出了本发明实施例中显示面板从最大帧率60Hz帧率降为30Hz帧率显示时的第一种时钟信号时序图；

图3示出了本发明实施例中的显示驱动电路的结构示意图；

图3A示出了本发明实施例中的显示驱动电路的搭接过孔处的设计图；

图4示出了本发明实施例中的GOA单元的结构示意图；

图5示出了本发明实施例中显示面板从最大帧率60Hz帧率降为30Hz帧率第二种时钟信号时序图；

图6示出了本发明实施例中显示面板从最大帧率60Hz帧率降为30Hz帧率第三种时钟信号时序图；

图7示出了本发明实施例中的显示驱动方法的流程图。

具体实施方式

下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。

目前的宽频显示面板在8585(温度85℃，湿度85％)测试过程中不良率较高，经6.56英寸，60Hz～90Hz的产品线实际验证，在60Hz显示时，进行7天的双85测试后一般10张显示面板中有9张均出现了严重的搭接过孔腐蚀问题。

经技术人员进一步的分析发现，目前整机客户在宽频显示设计的时候为了规避帧率切换时的显示不良，往往在驱动显示时只会下载最高频率(最大帧率)的驱动代码。请参阅图1和图2，图1和图2示出了为时钟信号(第一时钟信号CLK和第二时钟信号CLKB)为两个的时钟信号时序图。在需要实现更低频率显示时，通常是采用“插空帧”的方式实现。“插空帧”表示保持像素的写入时间不变，也即像素写入时间与最大帧率对应的像素写入时间相同；然后，在每帧像素写入结束后，且下一帧刷新启动前的缓冲空白时段进行延长，从而实现帧率的降低，达到功耗降低的效果。需要说明的是，本实施例中单帧时长为像素写入阶段的时长和缓冲空白时段的时长之和，像素写入阶段为显示面板在显示一帧画面时所有像素行写入数据的阶段，空白时段为显示面板在显示一帧画面时完成所有像素行写入数据后进行显示维持的阶段。

目前显示面板的宽频产品规格主要有显示帧率从90Hz插空帧到60Hz或45Hz显示，以及显示帧率从120Hz插空帧到90Hz或60Hz或45Hz进行显示。举个例子，以显示帧率60Hz插空帧到30Hz显示，以及时钟信号数为两个进行说明，多个时钟信号的实现类型，可基于此进行类推处理。当显示面板以60Hz进行显示时，单帧时长为16.67ms；当显示面板以30Hz进行显示时，单帧时长为33.33ms；也即显示面板以30Hz显示比以60Hz显示，每帧的时间多16.66ms。在驱动显示面板时，下载60Hz对应的驱动代码；当需要实现低频30Hz显示时，可控制像素写入时间不变(即60Hz的像素写入时间与30Hz的像素写入时间相同)，将空白时段延长16.66ms即可，如图2所示。

进一步的，进行化学分析发现在搭接过孔的位置发生腐蚀的主要原因是该位置由于在空白时段延长的过程中，容易积累负电荷从而极易发生阴极反应，产生电化学腐蚀。在搭接过孔的材料为ITO(氧化铟锡)时，阴极反应具体如下：

In₂O₃+3H₂O+6e→2In+6OH^-

可以理解的，在进行空白时段延长的过程中，由于每帧写入结束进行空白时段时，时钟信号恰好均为低电平，此时只需要控制起始触发信号(STV)和栅极低电平信号(VGL)为低电平，栅极高电平信号(VGH)为高电平即可；从而以最优步骤实现“插空帧”，而不必对时钟信号进行控制调整，最终使得该缺陷原因难以发现。基于此原因，在本发明实施例中提供了一种显示驱动电路、显示驱动方法以及显示面板，通过对延长的空白时段的时钟信号电平进行改进设计以抑制上述阴极反应的发生，从而改善时钟信号线连接移位寄存器的搭接过孔容易出现腐蚀不良的问题。

请参阅图3和图3A，在本实施例中提供了一种显示驱动电路10，该显示驱动电路10可应用于显示面板，显示面板的类型可以是LCD(Liquid Crystal Display，液晶显示器)，例如，a-Si技术的显示面板，LTPS(Low Temperature Poly-Silicon，低温多晶硅)技术的显示面板，等等；显示面板的类型还可以是OLED(Organic Light-Emitting Diode，有机发光二极管)类型的显示面板，不做限制。

该显示驱动电路10包括控制芯片11、时钟信号线12和移位寄存器13。时钟信号线12的第一端与控制芯片11电连接，时钟信号线12的第二端通过搭接过孔20与移位寄存器13电连接。搭接过孔20可设置在显示面板上的边缘位置，并靠近时钟信号线12的走线位置。以GOA(Gate Driver on Array，阵列上的栅极驱动)类型的栅极驱动电路为例，在显示面板行的边缘并由近端到远端，移位寄存器13可包括依次排列的多个GOA单元，每个GOA单元的每个接时钟信号线的端口均对应一搭接过孔20。

请继续参阅图3A，时钟信号线12的第一端11A可连接至控制芯片11，时钟信号线12经过搭接过孔20后的第二端12A连接至移位寄存器13的一个GOA单元。需要说明书的是，图3和图3A仅仅示出了搭接过孔20的作用原理，而非显示驱动电路10的全部结构。

进一步的，请参阅图4，以两个时钟信号为例，GOA单元可包括复位模块101、上拉模块102、第一降噪模块103、第二降噪模块104以及输出模块105。复位模块101连接至第一节点，复位模块101被配置为接入栅极低电平信号(VGL)和下一GOA单元(按照刷新顺序)的输出信号G(N+1)。上拉模块102连接至第一节点P1，上拉模块102被配置为接入栅极高电平信号(VGH)和前一GOA单元(按照刷新顺序)的输出信号G(N-1)。输出模块105连接至第二节点P2和第三节点P3，输出模块105被配置为接入第一时钟信号(CLK)，以及被配置为输出栅极驱动信号G(n)。第一降噪模块103与第二降噪模块104连接，第一降噪模块103被配置为接入栅极高电平信号(VGH)或接入第二时钟信号(CLKB)，第二降噪模块104连接至第二节点P2，第二降噪模块104被配置为接入栅极低电平信号(VGL)。GOA单元各个模块的具体工作原理和更详细的结构可参照目前现有的或常用的技术手段进行理解和实现，此处不再赘述。

控制芯片11可以是手机的处理器、显示面板的驱动芯片、等等；例如，该控制芯片11可以TCON(时序控制器)芯片，或者为包含该TCON芯片的电路，或者为能够实现时序控制功能的电路等等，不做限制。

控制芯片11被配置为向移位寄存器13输出起始触发信号和时钟信号；其中，起始触发信号(STV)和时钟信号的刷新周期均包括像素写入阶段和空白阶段；空白阶段的时钟信号包含高电平信号。在需要控制显示面板由高频转为低频进行驱动时，空白阶段相对于降频前会被增加。控制芯片11可具体按照如下的过程实现：

首先，控制芯片11获取延时时长，延时时长和原来高频显示时的一帧中的空白时段共同形成了低频显示时的空白阶段。

该延时时长是基于第一帧率和第二帧率各自对应的单帧时长确定的。其中，第一帧率为显示面板当前显示模式下的帧率，也即显示面板当前的显示帧率；第二帧率为显示面板目标显示模式下的帧率，也即显示面板降低帧率后的显示帧率，第一帧率不大于显示面板的最大帧率，第一帧率大于第二帧率。不同的显示模式对应为不同的显示帧率。例如，最大帧率可以为120Hz，则第一帧率可以是120Hz、90Hz、75Hz、60Hz、45Hz、等等；又如，第一帧率为90Hz，则第二帧率可以为75Hz、60Hz、30Hz、等等。

本实施例中的图示仅仅示出了第一帧率为60Hz，第二帧率为30Hz时，时钟信号(时钟信号包括第一时钟信号和第二时钟信号)波形图，其他实现情况可参照理解，此处不再赘述。

该延时时长的获取可由控制芯片11进行实时计算实现，也可由控制芯片11进行查表获取。另外，延时时长也可以是其他处理器进行实时计算或查表后输出给控制芯片11，不做限制。查表方式具体可为，延时时长可预先设置在一存储器中，在需要进行降帧显示时进行调用处理。具体的，可基于第一帧率和第二帧率的每种降帧的匹配方式和该匹配方式对应的延时时长，形成“匹配方式-延时时长”的表格，并将形成的表格存储在存储器中。当需要降帧处理时基于当前的第一帧率和降频后需要得到的第二帧率进行查表，即可获得延时时长。

接着，控制芯片11获取起始触发信号(STV)的刷新周期和所述刷新周期内对应的空白阶段，起始触发信号(STV)和时钟信号的周期相同。

请参阅图5，该刷新周期和空白阶段是基于所述延时时长确定的，并且空白阶段可位于像素写入阶段之后。通过将空白阶段中的时钟信号全部或部分置为高电平就可抑制搭接过孔处的负电荷积累，从而抑制过孔腐蚀。当然，在另外一些实施例中，空白阶段的位置可基于实际需求进行调整。例如，延时时长的插入位置也可在像素写入阶段之前，从而获得的空白阶段可以是不连续的。

同样的，刷新周期和空白阶段可由控制芯片11进行实时计算实现，也可由控制芯片11进行查表获取。刷新周期和空白阶段也可以是其他处理器进行实时计算或查表后输出给控制芯片11，不做限制。例如，在查表时，第一帧率和第二帧率的每种降帧的匹配方式可对应一刷新周期和一空白阶段。该第二帧率的刷新周期相对于第一帧率对应的周期延长了延时时长，并且空白阶段的长度为延时时长。

最后，控制芯片11输出向移位寄存器13输出该刷新周期的起始触发信号(STV)，以及在空白阶段内向所述移位寄存器13输出包含高电平的时钟信号。

具体的，向移位寄存器13输出该刷新周期的起始触发信号(STV)，可使显示面板以第二帧率显示；并且在空白阶段内向移位寄存器13输出包含高电平的时钟信号，可抑制搭接过孔20处积累负电荷。

可以理解的，空白阶段即为像素写入阶段结束时开始，且长度为延时时长的时段。若第一帧率为60Hz则起始触发信号(STV)的刷新周期为16.67ms，当需要降低到第二帧率30Hz显示时，则延时时长为16.66ms，起始信号刷新周期变为33.33ms。在空白阶段内，起始触发信号(STV)和栅极低电平信号(VGL)均为低电平，栅极高电平信号(VGH)均为高电平，GOA单元输出的栅极驱动信号为低电平，不进行像素数据的写入，从而实现30Hz的显示帧率。进一步的，由于在空白阶段内GOA单元接收到的时钟信号不是完全保持的低电平状态，而是包含有高电平阶段，因此，能够抑制搭接过孔20位置产生负电荷积累，从而抑制阴极反应的发生。

在搭接过孔20中设置为导电透明氧化物材料进行连接时，也就是说，时钟信号线12通过导电透明氧化物材料与移位寄存器13电连接时，采用本实施例的设计方案能够达到较好的抗腐蚀效果。其中，尤其可应用于导电透明氧化物材料为氧化铟锡的应用场景，从而抑制下述的阴极反应发生。

阴极反应：In₂O₃+3H₂O+6e→2In+6OH^-

在该应用场景中，可以有效抑制单质In(铟)的析出，避免搭接过孔20的ITO薄膜被破坏，保证搭接过孔20能够有效传输时钟信号。需要说明的是，一些实现方式中搭接过孔20靠近移位寄存器13的一端可对应于显示面板中的2ITO薄膜层(2ITO在显示区域为作为公共电极的透明薄膜层)。

请参阅图5，在一些实现方式中，控制芯片11可被配置为在空白阶段内向移位寄存器13输出高电平的时钟信号。也就是说，在整个空白阶段内可将时钟信号(第一时钟信号和第二时钟信号)均置为高电平，也即在空白阶段的时钟信号的电平可连续置高，从而可达到较好的抗腐蚀效果，且不会或不会显著增加功耗。

具体的，该高电平信号的上升沿可在像素写入阶段结束之后，也即像素写入阶段结束的时刻与该高电平的上升沿之间还预留有时间；同时，在高电平信号的下降沿可在空白阶段结束之前结束，也即高电平信号的下降沿与空白阶段结束时刻之间也预留有时间。这样预留缓冲时间后，不会对当前周期内的像素写入结束时的栅极信号和下一周期开始时的栅极信号产生影响。高电平的电压可大于时钟信号中高电平的电压，从而起到更好的抗腐蚀效果。

请参阅图6，在一些实现方式中，控制芯片11还可被配置为在空白阶段内向移位寄存器13输出为脉冲信号的时钟信号。例如，可为方波信号。可以理解的，在空白阶段内的时钟信号可与像素写入阶段的时钟信号波形相同，降低实现成本；其中波形和周期均可相同。另外，也可基于实际的生产工艺和应用功耗要求来重新设计该空白阶段内的时钟信号的周期和波形，不做限制。例如，空白阶段内的时钟信号的周期可更长，保持高电平的时间相对于像素写入阶段的时钟信号的高电平时间更长，从而降低功耗。

为了便于表示，空白阶段内的一个波形周期记为第一周期，一个第一周期的高电平时长记为第一时长，像素写入阶段内的一个波形周期记为第二周期，一个第二周期的高电平时长记为第二时长。具体的，第一周期可大于等于第二周期，第一时长大于等于第二时长，这样能够避免脉冲周期过短而增加功耗，同时又能增加高电平时长，保证较好的抗腐蚀效果。另外，第一周期可大于等于第二周期，第一时长可小于等于第二时长，这样能够达到抗腐蚀效果，同时避免脉冲周期过短增加功耗，降低工艺要求。

在一些实现方式中，还可提高脉冲信号的占空比，从而提高高电平的维持总时间，实现较好的抗腐蚀效果。例如，占空比可大于像素写入阶段的时钟信号的占空比，例如，脉冲信号的占空比可为像素写入阶段的时钟信号的占空比的1倍～2倍，例如可为1.2倍、1.3倍、1.5倍、1.7倍、1.9倍、等等，可实现较好的抗腐蚀效果，同时，避免长时间的高电平导致的漏电；此时，还可将第一周期设置为第二周期的1倍～2倍，例如可为1.2倍、1.3倍、1.5倍、1.7倍、1.9倍、等等，在保证抗腐蚀效果的同时避免增加功耗。

在空白阶段内的时钟信号设计为高电平相比于设计为脉冲波形时，高电平的时钟信号设计能够实现更好的功耗控制。但是脉冲波形的时钟信号设计，由于不需要长时间的保持高电平，可以有效抑制漏电现象的发生，可降低显示面板各膜层的工艺要求。

在本实施例中，同样以6.56英寸的产品，且以空白阶段内的时钟信号设计为高电平为例，对本实施例的方案效果进行验证。进行双85测试时，60Hz～90Hz的产品中，进行90Hz显示并测试10天，10张显示面板全部合格。当将90Hz插空帧至60Hz显示时，测试10天，10张显示面板也全部合格。将本实施例方案导入至45Hz～90Hz的产品中，也均能够通过双85测试。时钟信号线12与移位寄存器13之间的搭接过孔20腐蚀问题得到明显改善，甚至消除。

综上所述，本实施例中提供的一种显示驱动电路10，通过在显示面板需要降低输出帧率时，基于降低帧率前的第一帧率和需要降低到的第二帧率确定延时时长，控制芯片11将起始触发信号(STV)的刷新周期相对于第一帧率对应的周期延长了延时时长，从而实现帧率降低；同时，在空白阶段内输出时钟信号的时候，将该空白阶段内维持低电平的时钟信号设计为包含高电平的时钟信号，从而有效抑制搭接过孔20处积累负电荷，实现搭接过孔20处的抗腐蚀效果。

请参阅图7，基于同一发明构思，在本发明的又一实施例中还提供了一种显示驱动方法，应用于显示面板的显示驱动电路，显示驱动电路包括移位寄存器和时钟信号线，时钟信号线通过显示面板中预设的搭接过孔与移位寄存器电连接，所述显示驱动方法包括：

步骤S10：向所述移位寄存器输出起始触发信号和时钟信号；其中，所述起始触发信号和所述时钟信号的刷新周期均包括像素写入阶段和空白阶段；所述空白阶段的时钟信号包含高电平信号。

本实施例中通过步骤S10，在空白阶段内输出时钟信号的时候，将该空白阶段内维持低电平的时钟信号设计为包含高电平的时钟信号，从而有效抑制搭接过孔处积累负电荷，实现搭接过孔的抗腐蚀效果。

作为一种可选的实施方式，所述搭接过孔中设置有导电透明氧化物材料，所述时钟信号线通过所述导电透明氧化物材料与所述移位寄存器电连接。

作为一种可选的实施方式，所述在空白阶段内向所述移位寄存器输出包含高电平的时钟信号，包括：

在空白阶段内向所述移位寄存器输出所述时钟信号，所述时钟信号的电平连续置高。

作为一种可选的实施方式，所述在空白阶段内向所述移位寄存器输出包含高电平的时钟信号，包括：

在空白阶段内向所述移位寄存器输出为脉冲信号的时钟信号。

可以理解的，本实施例的方法可应用于前述显示驱动电路实施例中，并可由其中的控制芯片实现，至少步骤S30可由其中的控制芯片实现。因此，该显示驱动方法实施例中各个步骤的实现以及有益效果可参照前述显示驱动电路实施例中对应的阐述，此处不再赘述。

基于同一发明构思，在本发明的又一实施例中还提供了一种显示装置，该显示装置包括前述实施例中的任一所述的显示驱动电路；或者该显示装置由前述实施例中的任一所述显示驱动方法进行驱动。

该显示装置可以是显示面板，例如手机显示面板、电脑显示面板、车机显示面板、等等；还可以是包含显示面板的设备，例如该显示装置可以是手机、电视、电脑显示器、笔记本电脑、广告机、平板电脑等等，不做限制。

需要说明的是，本发明实施例所提供的显示装置中，各个结构以及各个结构的功能实现与前述显示驱动电路和显示驱动方法实施例相同，为简要描述，本实施例未提及之处可参考前述方法实施例中相应内容。

基于同一发明构思，本发明的又一实施例中还提供了一种可读存储介质，其上存储有计算机程序，该程序被处理器执行时实现前述方法实施例中任一项所述方法的步骤。需要说明的是，本发明实施例所提供的可读存储介质，其中程序被处理器执行时，每个步骤的具体实现及产生的技术效果和前述方法实施例相同，为简要描述，该实施例部分未提及之处，可参考前述方法实施例中相应内容。

本文中出现的术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系；单词“包含”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。本发明可以借助于包括有若干不同元件的硬件以及借助于适当编程的计算机来实现。在列举了若干装置的单元权利要求中，这些装置中的若干个可以是通过同一个硬件项来具体体现。单词第一、第二、以及第三等的使用不表示任何顺序。可将这些单词解释为名称。

本领域内的技术人员应明白，本发明的实施例可提供为方法、系统、或计算机程序产品。因此，本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。

本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种显示驱动电路，其特征在于，应用于显示面板，所述显示面板预设有搭接过孔，所述显示驱动电路包括：控制芯片、移位寄存器和时钟信号线，所述时钟信号线的第一端与所述控制芯片电连接，所述时钟信号线的第二端通过所述搭接过孔与所述移位寄存器电连接；

所述控制芯片被配置为向所述移位寄存器输出起始触发信号和时钟信号；其中，所述起始触发信号和所述时钟信号的刷新周期均包括像素写入阶段和空白阶段；所述空白阶段的时钟信号包含高电平信号。

2.根据权利要求1所述的显示驱动电路，其特征在于，所述搭接过孔中设置有导电透明氧化物材料，所述时钟信号线通过所述导电透明氧化物材料与所述移位寄存器电连接。

3.根据权利要求1所述的显示驱动电路，其特征在于，所述控制芯片还具体被配置为：

在空白阶段内向所述移位寄存器输出所述时钟信号，所述时钟信号的电平连续置高。

4.根据权利要求1所述的显示驱动电路，其特征在于，所述控制芯片还具体被配置为：

在所述空白阶段内向所述移位寄存器输出为脉冲信号的时钟信号。

5.一种显示驱动方法，其特征在于，应用于显示面板的显示驱动电路，所述显示驱动电路包括移位寄存器和时钟信号线，所述时钟信号线通过所述显示面板中预设的搭接过孔与所述移位寄存器电连接，所述方法包括：

向所述移位寄存器输出起始触发信号和时钟信号；其中，所述起始触发信号和所述时钟信号的刷新周期均包括像素写入阶段和空白阶段；所述空白阶段的时钟信号包含高电平信号。

6.根据权利要求5所述的方法，其特征在于，所述搭接过孔中设置有导电透明氧化物材料，所述时钟信号线通过所述导电透明氧化物材料与所述移位寄存器电连接。

7.根据权利要求5所述的方法，其特征在于，向所述移位寄存器输出时钟信号，包括：

在空白阶段内向所述移位寄存器输出所述时钟信号，所述时钟信号的电平连续置高。

8.根据权利要求5所述的方法，其特征在于，向所述移位寄存器输出时钟信号，包括：

在空白阶段内向所述移位寄存器输出为脉冲信号的时钟信号。

9.一种显示装置，其特征在于，所述显示面板包括权利要求1-4任一所述的显示驱动电路；或者所述显示面板由权利要求5-8任一所述显示驱动方法进行驱动。

10.一种可读存储介质，其上存储有计算机程序，其特征在于，该程序被处理器执行时实现权利要求5-8中任一项所述方法的步骤。

Images