CN115440790A - Soi衬底、soi器件及其形成方法 - Google Patents

Soi衬底、soi器件及其形成方法 Download PDF

Info

Publication number
CN115440790A
CN115440790A CN202110618751.XA CN202110618751A CN115440790A CN 115440790 A CN115440790 A CN 115440790A CN 202110618751 A CN202110618751 A CN 202110618751A CN 115440790 A CN115440790 A CN 115440790A
Authority
CN
China
Prior art keywords
layer
forming
substrate
composite
buried oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110618751.XA
Other languages
English (en)
Inventor
罗浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202110618751.XA priority Critical patent/CN115440790A/zh
Publication of CN115440790A publication Critical patent/CN115440790A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种SOI衬底、SOI器件及其形成方法，所述SOI衬底包括：底部硅层；位于所述底部硅层上的埋入氧化层；位于所述埋入氧化层中的复合中心层；所述复合中心层的顶部表面与所述埋入氧化层的顶部表面齐平；位于所述埋入氧化层和所述复合中心层上的顶部硅层；所述顶部硅层具有有源区，所述有源区中后续形成有源漏掺杂区，所述复合中心层位于后续形成的源漏掺杂区的下方，所述复合中心层用于吸附后续形成的中性区中的电荷并导出。上述的方案，可以有效抑制浮体效应，提高所形成的SOI器件的性能。

Description

SOI衬底、SOI器件及其形成方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种SOI衬底、SOI器件及其形成方法。
背景技术
绝缘体上硅(Silicon-On-Insulator，SOI)衬底，是在顶部硅层和基片之间引入了一层埋入氧化层。SOI衬底与常规的体硅衬底(bulksubstrate)相比具有诸多优点，例如，消除了闩锁效应，减小了器件的短沟道效应，改善了抗辐照能力等等。
因此，采用SOI衬底来制作场效应晶体管(MOSFET)，是半导体制造中常用的技术之一，采用SOI衬底制作的MOSFET可称为SOI MOSFET。
但是，现有的SOI MOSFET的性能仍然有待提高。
发明内容
本发明解决的问题是提供一种SOI衬底、SOI器件及其形成方法，以改善浮体效应，提高所形成的SOI MOSFET的性能。
为解决上述问题，本发明提供了一种SOI衬底，所述SOI衬底包括：
底部硅层；
位于所述底部硅层上的埋入氧化层；
位于所述埋入氧化层中的复合中心层；所述复合中心层的顶部表面与所述埋入氧化层的顶部表面齐平；
位于所述埋入氧化层和所述复合中心层上的顶部硅层；所述顶部硅层具有有源区，所述有源区中后续形成有源漏掺杂区，所述复合中心层位于后续形成的源漏掺杂区的下方，所述复合中心层用于吸附后续形成的中性体区中的电荷并导出。
可选地，所述复合中心层的材料为RRC材料或掺杂的RRC材料。
可选地，所述RRC材料包括多晶硅、锗化硅、氮化硅、碳化硅、掺杂碳的硅。
可选地，所述掺杂的RRC材料中掺杂的离子包括氩、碳、氟、氟化硼、铟、氮气。
可选地，所述复合中心层的厚度为5nm～200nm。
可选地，所述底部硅层的材料包括单晶硅、单晶锗硅、III-V族元素化合物、单晶碳化硅。
可选地，所述埋入氧化层材料为氧化硅。
可选地，所述顶部硅层的材料包括单晶硅、单晶锗硅、III-V族元素化合物、单晶碳化硅。
相应地，本发明实施例还提供了一种SOI衬底的形成方法，用于形成上述任一项所述的SOI衬底，包括：
提供第一基片；
对所述第一基片表面进行氧化，形成埋入氧化层和位于所述埋入氧化层下方的底部硅层；
在所述埋入氧化层中形成复合中心层；所述复合中心层的顶部表面与所述埋入氧化层的顶部表面齐平；
形成覆盖所述埋入氧化层和所述复合中心层上的顶部硅层；所述顶部硅层具有有源区，所述有源区中后续形成有源漏掺杂区，所述复合中心层位于后续形成的源漏掺杂区的下方，所述复合中心层用于吸附后续形成的中性区中的电荷并导出。
可选地，形成所述复合中心层的步骤包括：
在所述埋入氧化层中形成掩埋沟槽；
形成覆盖所述埋入氧化层并填充于所述掩埋沟槽的复合中心材料层；
平坦化所述复合中心材料层，使得剩余复合中心材料层的顶部表面与所述埋入氧化层的顶部表面相齐平，形成所述复合中心层。
可选地，平坦化所述复合中心材料层之后，还包括：
对所述复合中心层执行第一离子注入工艺。
可选地，所述第一离子注入工艺的参数包括：所注入的离子为氩离子、碳离子、氟离子、氟化硼离子、铟离子、氮离子中至少一种，注入能量为，注入剂量为。
可选地，形成顶部硅层的步骤包括：
提供第二基片；
将所述第二基片键合于所述埋入氧化层与所述复合中心层之上；
键合之后，减薄所述第二基片；
对减薄后的第二基片执行平坦化工艺，使得减薄后的第二基片的顶部表面齐平，形成所述顶部硅层。
可选地，减薄所述顶部硅层的工艺为回刻蚀、研磨中至少一种。
可选地，形成所述顶部硅层的步骤包括：
提供第二基片；
对所述第二基片的顶部执行第二离子注入工艺，形成位于第二基片顶部的离子注入层；
形成离子注入层之后，键合所述第二基片于所述基片之上；
键合之后，对所述第二基片执行退火工艺；
执行退火工艺之后，剥离所述离子注入层；
剥离所述离子注入层之后，对剩余第二基片执行平坦化工艺，使得剩余第二基片的顶部表面齐平，形成所述顶部硅层。
可选地，所述第二离子注入工艺所注入的离子为氢离子。
相应地，本发明实施例还提供了一种SOI器件，所述SOI器件包括：
如上述任一项所述SOI衬底。
可选地，所述SOI器件还包括：
位于所述顶部硅层上的栅极结构；所述栅极结构位于所述有源区上；
位于所述栅极结构两侧的有源区内的源漏掺杂区；
位于所述栅极结构的顶部和所述源漏掺杂区表面的金属硅化物。
相应地，本发明实施例还提供了一种SOI器件的形成方法，所述SOI器件的形成方法包括：
采用上述任一项所述SOI衬底的形成方法形成SOI衬底。
相应地，所述SOI器件的形成方法还包括：
在顶部硅层中的有源区上形成栅极结构；
在位于所述栅极结构两侧的有源区中形成源漏掺杂区；
在所述栅极结构和源漏掺杂区的表面形成金属硅化物。。
与现有技术相比，本发明的技术方案具有以下优点：
本发明实施例的方案，通过在SIO衬底内的埋入氧化层中设置复合中心层，所述复合中心层位于后续形成于所述SIO衬底的顶部硅层中的源漏掺杂区的下方，所述复合中心层可以吸收后续形成于所述顶部硅层中的中性体区中的积累的电荷并导出，从而可以有效抑制浮体效应，提高所形成的SOI器件的性能。
附图说明
图1至是一种SOI器件的示意图；
图2至图5为本发明实施例中的一种SOI衬底的形成方法所形成的结构示意图；
图6至图12示出了本发明一实施例中的SOI器件的形成方法的各步骤所形成的中间结构示意图。
具体实施方式
由背景技术可知，现有的SOI衬底的性能仍然有待提高。
现结合一种SOI器件进行分析。
参考图1，所述SOI器件包括：SOI衬底(未标示)和位于SOI衬底上的栅极结构12。
所述SOI衬底包括底部硅层111、位于底部硅层111上的埋入氧化层(BuriedOXidation，BOX)112以及位于埋入氧化层112上的顶部硅层113。
上述的SOI器件中，当顶部硅层113的厚度大于最大耗尽层的宽度时，由于结构中埋入氧化层112的隔离作用，器件开启后一部分没有被耗尽的顶部硅层113将处于电学浮空的状态，形成浮体结构。
这种浮体结构会给器件特性带来显著的影响，称之为浮体效应。浮体效应会引起翘曲(kink)效应、漏击穿电压降低、反常亚阈值斜率等问题，从而影响器件性能。
为解决上述问题，本发明实施例提供了一种SOI衬底，所述SOI衬底包括：底部硅层；位于所述底部硅层上的埋入氧化层；位于所述埋入氧化层中的复合中心层；所述复合中心层的顶部表面与所述埋入氧化层的顶部表面齐平；位于所述埋入氧化层和所述复合中心层上的顶部硅层；所述顶部硅层具有有源区，所述有源区中后续形成有源漏掺杂区，所述复合中心层位于后续形成的源漏掺杂区的下方，所述复合中心层用于吸附后续形成的中性体区中的电荷并导出。
本发明实施例中的方案，通过在SOI衬底内的埋入氧化层中设置复合中心层，所述复合中心层位于后续形成于所述SOI衬底的顶部硅层中的源漏掺杂区的下方，所述复合中心层可以吸收后续形成于所述顶部硅层中的中性体区中积累的电荷并导出，从而可以有效抑制浮体效应，提高所形成的SOI 器件的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图5示出了本发明实施例中的一种SOI衬底的结构示意图。
参见图5，所述SOI衬底包括：底部硅层100；位于所述底部硅层100 上的埋入氧化层110；位于所述埋入氧化层110中的复合中心层115；所述复合中心层115的顶部表面与所述埋入氧化层110的顶部表面齐平；位于所述埋入氧化层110和所述复合中心层115上的顶部硅层120；所述顶部硅层 120具有有源区(未标示)，所述有源区中后续形成有源漏掺杂区，所述复合中心层115位于后续所形成的所述源漏掺杂区的下方，所述复合中心层 115用于吸附后续形成的中性区内积累的电荷并导出。
本实施例中，所述底部硅层100的材料为单晶硅。在其他实施例中，所述底部硅层100的材料还可以为单晶锗或者单晶锗硅、III-V族元素化合物、单晶碳化硅等其他材料。
本实施例中，所述埋入氧化层110材料为氧化硅。在其他实施例中，所述埋入氧化层也可以为本领域技术人员公知的其他介质层。
所述埋入氧化层110的厚度可以根据所形成的SOI器件的性能设定。本实施例中，所述埋入氧化层110的厚度为200nm～5000nm。
所述复合中心层115用于吸收后续形成于所述顶部硅层中的中性体区内积累的电荷并导出，以抑制浮体效应。
本实施例中，所述复合中心层115的材料为富复合中心(Rich RecombinationCenters，RRC)材料。其中，所述RRC材料为具有较小晶粒尺寸和较短复合时间常数(theshort recombination time constant)的材料，如多晶硅、锗化硅、氮化硅、碳化硅、掺杂碳的硅等。由于较小的晶粒尺寸和较短的复合时间常数，使得所述复合中心层115可以快速捕捉SOI衬底中形成的中性体区内积累的电荷，以快速地降低浮体电势，从而可以更加快速有效地抑制浮体效应。本发明实施中，所述RRC材料的复合时间常数为< 10-10s。
在其他本实施例中，所述复合中心层的材料还能够为掺杂的RRC材料。其中，RRC材料中的掺杂离子包括氩、碳、氟、氟化硼、铟、氮气中至少一种。
所述掺杂的RRC材料中掺杂离子的存在，可以产生更多的缺陷复合中心，以进一步提高后续形成的中性体区内累积的电荷的捕捉效率，从而可以更加有效地抑制浮体效应。
所述复合中心层115的厚度可以根据所形成SOI器件进行设定。具体地，所述复合中心层115可以根据后续所形成于所述顶部硅层的有源区内中性体区中累积电荷的吸附需求设置。本实施例中，所述复合中心层的厚度为 5nm～200nm。
本实施例中，所述顶部硅层120的材料为单晶硅。在其他实施例中，所述顶部硅层的材料还可以为单晶锗或者单晶锗硅、III-V族元素化合物、单晶碳化硅等其他材料。
本实例中，所述SOI衬底还包括隔离结构。
所述隔离结构用于对后续形成的SOI器件与其他器件之间起到隔绝作用。
本实施例中，所述隔离结构的厚度大于所述顶部硅层120的厚度。在其他实施例中，所述隔离结构的厚度还可以等于所述顶部硅层的厚度。
本实施例中，所述隔离结构为浅沟槽隔离结构(STI)。
本实施例中，所述隔离结构的材料为氧化硅。
相应地，本发明实施例还提供了一种SOI衬底的形成方法。
图2至图5是本发明的SOI衬底的形成方法一实施例中各步骤所形成的结构示意图。
参见图2，提供第一基片10。
所述第一基片10用于后续形成底部硅层和位于所述底部硅层上的埋入氧化层。
本实施例中，所述第一基片10的材料为单晶硅。在其他实施例中，所述第一基片10的材料还可以为单晶锗或者单晶锗硅、III-V族元素化合物、单晶碳化硅等其他材料。
参见图3，对所述第一基片10的顶部表面进行氧化，形成埋入氧化层 110和位于所述埋入氧化层110下方的底部硅层100。
所述埋入氧化层110用于在所述底部硅层100与后续形成的顶部硅层之间起到隔绝作用。
本实施例中，所述埋入氧化层110材料为氧化硅。
本实施例中，所述埋入氧化层110为在室温条件下对所述第一基片10 的顶部表面进行热氧化形成。
所述埋入氧化层110的厚度可以根据后续所形成的SOI器件的类型进行确定。例如，当后续所形成的SOI器件为RFSOI MOSFET器件时，所述埋入氧化层的厚度为200nm～5000nm。
参见图4，在所述埋入氧化层110内形成复合中心层115。
所述复合中心层115位于后续形成于所述顶部硅层中的源漏掺杂源区的下方。具体地，所述复合中心层115位于后续形成于所述有源区内的源漏掺杂区的下方，以用于吸附后续形成的中性体区内积累的电荷并通过后续形成的源区导出，以抑制浮体效应。
所述复合中心层115位于后续用于形成SOI器件源区的源漏掺杂区的下方，以吸附后续形成的SOI器件在工作状态时形成的中性体内累积的电荷，并通过所述源区导出。因此，所述复合中心层115可以仅设置在后续所形成的SOI器件的源区对应的源漏掺杂区的下方。
本领域技术人员可以理解的是，为了后续制程操作的便利性，也即在后续制程中对所形成的源漏掺杂区是形成源区还是形成漏区的不造成限制，也可以在所形成的两个源漏掺杂区的下方均设置一对应的复合中心层，以使得在后续制程中可以选择源漏掺杂区中的任一个作为源区，另一个源漏掺杂区则作为漏区。
形成所述复合中心层102的步骤包括：在所述埋入氧化层110内形成掩埋沟槽；形成覆盖所述埋入氧化层110并填充于所述掩埋沟槽的复合中心材料层；平坦化所述复合中心材料层，以使得所述剩余复合中心材料层的顶部表面与所述埋入氧化层的顶部表面相齐平，形成所述复合中心层115。
本实施例中，形成所述掩埋沟槽的工艺为干法刻蚀工艺。在其他实施例中，形成所述掩埋沟槽的工艺还可以为湿法刻蚀工艺等，本领域技术人员可以根据实际需要进行选择，在此不做限制。
本实施例中，平坦化所述复合中心材料层的工艺为化学机械研磨工艺。在其他实施例中，平坦化所述复合中心材料层的工艺还可以为回刻蚀工艺等。
所述复合中心层115的材料为富复合中心(Rich Recombination Centers) 材料。其中，所述RRC材料为具有较小晶粒尺寸和较短复合时间常数的材料，如多晶硅、锗化硅、氮化硅、碳化硅、掺杂碳的硅等。由于具有较小的晶粒尺寸和较短的复合时间常数，使得所述复合中心层可以快速捕捉后续形成的中性体区中累积的电荷，以快速地降低中性体区的电势，从而可以更加快速有效地抑制浮体效应。
本实施例中，在平坦化所述复合中心材料层之后，还包括对所述复合中心层执行第一离子注入工艺的步骤。
对所述复合中心层执行第一离子注入工艺，可以使得所述复合中心层中产生更多的缺陷复合中心，从而可以进一步提升中性体中积累的电荷的捕捉效率，从而可以更加有效地抑制浮体效应。
所述第一离子注入工艺可以根据实际需要进行设置。本实施例中，所述第一离子注入工艺的工艺参数包括：注入离子包括氩离子、碳离子、氟离子、氟化硼离子、铟离子、氮离子中至少一种，注入能量为5K～500K，取决于复合中心层的厚度以及所采用的注入离子的类型，注入剂量为1013/cm2～1015/cm2。
所述复合中心层115的尺寸可以根据后续形成于SOI器件中的中性体中电荷的吸附需求进行确定。具体地，所述复合中心层115的厚度由所述埋入氧化层110的厚度决定，即复合中心层115的厚度小于埋入氧化层110的厚度；所述复合中心层115的宽度由后续所形成的SOI器件的源漏掺杂区的体接触区的尺寸进行确定。本实施例中，所述复合中心层115的厚度为5nm～200nm。
参见图5，形成覆盖所述埋入氧化层110和所述复合中心层115的顶部硅层120。
所述顶部硅层120为后续形成SOI器件提供工艺平台。
本实施例中，顶部硅层120的材料为单晶硅。在其他实施例中，所述顶部硅层的材料还可以为单晶锗或者单晶锗硅、III-V族元素化合物、单晶碳化硅等其他材料。
本实施例中，形成所述顶部硅层120的步骤包括：提供第二基片；将所述第二基片键合于所述埋入氧化层110和复合中心层115之上；键合之后，减薄所述第二基片；对减薄后的第二基片执行平坦化工艺，以使得减薄后的第二基片的顶部表面齐平，形成所述顶部硅层120。
本实施例中，所述第二基片采用外延生长工艺形成。
本实施例中，在将所述第二基片键合于所述埋入氧化层110和复合中心层115的顶部表面上之前，还包括对所述埋入氧化层110和复合中心层115 的顶部表面和第二基片的底部表面进行清洗和活化。之后，还可以采用N+ 等离子体对待键合的表面进行活化处理，以增加表面的悬挂键，激活表面，更有利于键合强度的加强。
本实施例中，减薄所述第二基片的工艺为研磨工艺(grinding)。在其他实施例中，减薄所述顶部硅层的工艺还可以为回刻蚀工艺等。
在其他实施例中，形成所述顶部硅层120的步骤可以包括：提供第二基片；对所述第二基片的顶部执行第二离子注入工艺，形成离子注入层；形成离子注入层之后，键合所述第二基片于所述埋入氧化层110和复合中心层 115上；键合之后，对所述第二基片执行退火工艺，将所述离子注入层从所述第二基片的顶部剥离；剥离离子注入层之后，对剩余第二基片执行平坦化工艺，使得剩余第二基片的顶部表面相齐平，形成所述顶部硅层120。
本实施例中，所述第二离子注入工艺所注入的离子为氢离子。
执行第二离子注入工艺的深度由所述第二基片的厚度和后续所形成的顶部硅层的厚度决定。其中，所述第二基片的厚度和顶部硅层的厚度可根据器件具体情况进行确定，在此不做限定。
本实施例中，在剥离离子注入层后，还可对键合接触面执行高温退火操作，以增强键合力度。
本实施例中，对所述顶部硅层120执行的平坦化工艺为化学机械研磨工艺，以使得剥离离子注入层之后的顶部硅层120的顶部表面相齐平。
相应地，本发明实施例还提供了一种SOI器件。所述SOI器件包括所述SOI衬底。其中，所述SOI衬底请参见前述部分的相应介绍，不再赘述。
下面将对本发明实施例中的一种SOI器件进行详细介绍。
请参见图12，本发明实施例中的一种SOI器件包括：
SOI衬底10，所述SOI衬底包括：底部硅层100；位于所述底部硅层 100上的埋入氧化层110；位于所述埋入氧化层110中的复合中心层115；所述复合中心层115的顶部表面与所述埋入氧化层110的顶部表面齐平；位于所述埋入氧化层110和所述复合中心层115上的顶部硅层120；所述顶部硅层120具有有源区(未标示)，所述有源区中后续形成有源漏掺杂区，所述复合中心层115位于后续形成的源漏掺杂区的下方，所述复合中心层115用于吸附后续形成的中性体区中的电荷并导出；位于所述顶部硅层120内的有源区上的栅极结构(未标示)；位于所述栅极结构两侧的有源区内的源漏掺杂区150；位于所述栅极结构的顶部和所述源漏掺杂区150表面的金属硅化物150。
本实施例中，所述栅极结构包括栅介质层131’和位于所述栅介质层131’上的栅极132。
本实施例中，所述栅介质层131’的材料为氧化硅，所述栅极132的材料为多晶硅。在其他实施例中，所述栅极结构还可以为金属栅结构。
本实施例中，所述源漏掺杂区150中掺杂离子由所形成的SOI器件决定。具体地，当所形成的SOI器件为NMOS器件时，所述源漏掺杂区150中掺杂离子为N型离子；当所形成的SOI器件为PMOS器件时，所述源漏掺杂区150中掺杂离子为P型离子。
本实施例中，所述SOI器件还包括位于所述顶部衬底层120中的隔离结构125。
所述隔离结构125用于对后续形成的SOI器件与其他器件之间起到隔绝作用。
本实施例中，所述隔离结构125的厚度大于所述顶部硅层120的厚度。在其他实施例中，所述隔离结构的厚度还可以等于所述顶部硅层的厚度。
本实施例中，所述隔离结构125为浅沟槽隔离结构。
本实施例中，所述隔离结构125的材料为氧化硅。
本实施例中，所述SOI器件还包括：位于所述栅极结构侧壁的第一侧墙层141。
所述第一侧墙层141与所述栅极结构一起用作后续执行轻掺杂注入工艺的掩膜，且可以在执行所述轻掺杂注入工艺过程中对所述栅极结构的侧壁起到保护作用。
本实施例中，所述第一侧墙层141的材料为氧化硅。在其他实施例中，所述第一侧墙层的材料还可以为氮化硅等。
本实施例中，所述SOI器件还包括位于所述栅极结构两侧的轻掺杂区 (未标示)。
所述轻掺杂区用于防止短沟道效应。
所述轻掺杂区所注入的掺杂离子类型根据将要形成的半导体器件的电性决定。具体地，当所形成的半导体器件为NMOS器件时，掺入的杂质离子为磷、砷、锑、铋中的一种或组合；当形成的半导体器件为PMOS器件时，则注入的杂质离子为硼。
本实施例中，所述SOI器件还包括位于所述栅极结构两侧的晕环区(未示出)。
本实施例中，所述SOI器件还包括位于所述栅极结构两侧的侧墙层140。
所述侧墙层140用于在后续形成源漏掺杂区时与所述栅极结构一起作为掩膜，且可以在执行源漏注入工艺的过程中对所述栅极结构的侧壁起到保护作用。
本实施例中，所述侧墙层140包括第一侧墙层141和位于所述第一侧墙层141侧壁的第二侧墙层142。换言之，通过在第一侧墙层141的侧壁形成第二侧墙层142，形成所述侧墙层140。
本实施例中，所述第二侧墙层142的材料为第一侧墙层141的材料相同，为氧化硅。在其他实施例中，所述第二侧墙层的材料还能够为氮化硅等。
相应地，本发明实施例还提供了一种SOI器件的形成方法。
图6至图12示出了本发明一实施例中的SOI器件的形成方法的各步骤所形成的中间结构示意图。
请继续参见图6，提供SOI衬底(未标示)。
所述SOI衬底为后续形成的器件结构提供工艺平台。
所述SOI衬底包括：底部硅层100；位于所述底部硅层100上的埋入氧化层110；位于所述埋入氧化层110中的复合中心层115；所述复合中心层115的顶部表面与所述埋入氧化层110的顶部表面齐平；位于所述埋入氧化层110和所述复合中心层115上的顶部硅层120；所述顶部硅层120具有有源区(未标示)，所述有源区中后续形成有源漏掺杂区，所述复合中心层115 位于所述源漏掺杂区的下方，所述复合中心层用于吸附所述SOI器件在工作状态时所形成的中性体区中累积的电荷并导出。
所述SOI衬底请参见前述部分的详细介绍，在此不再赘述。
请继续参见图6，本实施例中，形成所述SOI衬底之后，在所述SOI衬底中形成隔离结构125。
本实施例中，所述隔离结构125的厚度大于所述顶部硅层的厚度。在其他实施例中，所述隔离结构125的厚度还可以等于所述顶部硅层的厚度。
本实施例中，所述隔离结构125为浅沟槽隔离结构(STI)。
本实施例中，所述隔离结构125的材料为氧化硅。
形成所述隔离结构125的步骤包括：在所述SOI衬底10上形成图案化的硬掩膜层；以所述图案化的硬掩膜层为掩膜刻蚀所述SOI衬底10，形成隔离沟槽；形成覆盖所述图案化的硬掩膜层并填充所述隔离沟槽的隔离材料层；所述隔离材料层的顶部表面与所述图案化的硬掩模层的顶部表面相齐平；对所述图案化的硬掩模层和所述隔离材料层执行平坦化工艺，直至暴露出所述顶部硅层的顶部表面，形成所述隔离结构125。
需要指出的是，当所述隔离结构125的厚度大于所述顶部硅层120的厚度，所形成的隔离沟槽的底部暴露出所述埋入氧化层的材料；当所述隔离结构125的厚度等于所述顶部硅层120的厚度，所形成的隔离沟槽的底部暴露出所述埋入氧化层的顶部表面。
本实施例中，在所述SOI衬底10上形成图案化的硬掩膜层之前，还包括：在所述SOI衬底10上形成缓冲层(未示出)；对所述图案化的硬掩模层和所述隔离材料层执行平坦化工艺的过程中，还对所述缓冲层执行了所述平坦化工艺。
所述缓冲层用于在所述SIO衬底10与所述图案化的硬掩模层之间起到缓冲作用，并可以增强与所述SIO衬底10与所述图案化的硬掩模层之间的粘附性，可以避免直接在所述SIO衬底10上形成硬掩模层时产生错位的问题。
本实施例中，所述缓冲层的材料为氧化硅。在其他实施中，所述缓冲层的材料还可以为氮化硅等。
本实施例中，所述图案化的硬掩膜层的材料为氮化硅(SiN)。
本实施例中，对所述图案化的硬掩模层和所述隔离材料层执行的平坦化工艺为化学机械研磨工艺。
参见图7，在顶部硅层120中的有源区上形成栅极结构。
本实施例中，栅极结构包括栅介质层131’和位于所述栅介质层131’上的栅极132(如图12所示)。
本实施例中，所述栅介质层131’的材料为氧化硅，所述栅极132的材料为多晶硅。在其他实施例中，所述栅极结构还可以为金属栅结构。
形成所述栅极结构的步骤包括：在所述顶部硅层上形成栅介质材料层 131；在所述栅介质材料层131上形成层间介质层(未示出)；刻蚀所述层间介质层，形成栅极沟槽(未示出)；形成填充所述栅极沟槽的栅极132；形成所述栅极132之后，去除所述层间介质层；之后，刻蚀所述栅极下方的栅极介质材料层，形成位于所述栅极132之下的栅介质层131’，并形成所述栅极结构。
形成所述栅介质层的工艺可以化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺等。
形成所述层间介质层的工艺可以化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺等。
本实施例中，所述层间介质层的材料为氧化硅。
形成栅极沟槽的工艺为干法刻蚀工艺或湿法刻蚀工艺等。
形成所述栅极的步骤包括：形成覆盖所述层间介质层并填充所述栅极沟槽的栅极材料层(未示出)；平坦化所述栅极材料层，直至暴露出所述顶部硅层的顶部表面，形成所述栅极。
本实施例中，平坦化所述栅极材料层的工艺为化学机械研磨工艺。
本实施例中，在形成所述栅极之后，先不对所述栅介质材料层131进行刻蚀形成栅介质层131’，而是在形成位于所述栅极132两侧的源漏掺杂区之后，再对所述栅介质材料层131进行刻蚀形成位于所述栅极132下方的栅介质层131’。这样，在后续制程工艺中，所述栅介质材料层131可以对其下的结构形成保护作用，以进一步提高器件性能。
参见图8，本实施例中，形成栅极132之后，还包括在所述顶部硅层上形成覆盖所述栅极132侧壁的第一侧墙层141的步骤。
第一侧墙层141下方的顶部硅层用于后续形成轻掺杂区。因此，第一侧墙层141的厚度影响后续形成的轻掺杂区到沟道区的距离，同时影响轻掺杂区的宽度范围。本实施例中，所述第一侧墙层的厚度为5nm～20nm。
形成所述第一侧墙层141的工艺为化学气相沉积、物理气相沉积或原子层气相沉积等。
本实施例中，所述第一侧墙层141的材料为氧化硅。
参见图9，本实施例中，在形成第一侧墙层141之后，还包括以所述栅极132和所述第一侧墙层141为掩膜对所述顶部硅层120执行轻掺杂漏注入工艺135，在所述栅极结构两侧的有源区中形成轻掺杂区(未标示)的步骤。
执行所述轻掺杂漏注入(LDD)工艺所注入的离子类型根据将要形成的半导体器件的电性确定。具体地，当所形成的半导体器件为NMOS器件时，执行所述轻掺杂漏注入工艺中掺入的杂质离子为磷、砷、锑、铋中一种或组合；当形成的半导体器件为PMOS器件时，则注入的杂质离子为硼和铟中至少一种。
例如，所形成的半导体器件为PMOS晶体管时，轻掺杂离子注入工艺所注入的离子为硼离子和铟离子的至少其中之一，离子的掺杂浓度范围可以为1E14atom/cm2～1E16atom/cm2，离子的注入能量范围可以为100eV～5KeV。通过控制掺杂浓度和离子的注入能量，保证轻掺杂区中的寄生电阻降低，并且使轻掺杂区在后续退火工艺中，发生掺杂偏析(doping segregation)，从而使轻掺杂区延伸至沟道区两端边缘，即使轻掺杂漏注入工艺注入的杂质离子位于紧贴沟道区边缘的位置，从而为源漏掺杂区提供杂质浓度梯度，减小结和沟道区间的电场，把结中的最大电场位置与沟道中的最大电流路径分离，进而能够防止产生热载流子。
本实施例中，执行轻掺杂漏注入之后，还包括对以所述栅极结构和所述第一侧墙层141为掩膜为所述顶部硅层执行晕环注入的步骤，以在所述栅极结构两侧的有源区中形成晕环区(未标示)。
参见图10，形成轻掺杂区之后，形成覆盖第一侧墙层141侧壁的第二侧墙层142，所述第一侧墙层141和所述第二侧墙层142构成侧墙层140。
所述第一侧墙层141和所述第二侧墙层142构成侧墙层140，所述侧墙层140和所述栅极132用作后续执行源漏注入工艺的掩膜。
形成所述第二侧墙层142的工艺为化学气相沉积、物理气相沉积或原子层气相沉积等。
本实施例中，所述第二侧墙层142的材料为氧化硅。
参见图11，以所述栅极132和所述侧墙层140为掩膜对所述有源区执行源漏注入工艺，在所述栅极结构两侧的有源区中形成源漏掺杂区150。
所述源漏掺杂区150用于后续形成SOI器件的源区或漏区。
所述源漏注入工艺所注入的掺杂离子由所形成的半导体器件的类型决定。具体地，当所形成的半导体器件为N型器件，执行所述源漏注入工艺所注入的离子为N型离子；当所形成的半导体器件为P型器件，执行所述源漏注入工艺所注入的离子为P型离子。
所述源漏注入工艺的工艺参数根据实际工艺需求和所形成的半导体器件的性能需求确定。
在一些具体实施例中，所述源漏注入工艺的参数包括：注入离子为P离子、As离子和Sb离子中的一种或多种，注入能量为10Kev至20Kev，注入剂量为7E12原子每平方厘米至1.2E13原子每平方厘米。
参见图12，对所述栅极132和所述源漏掺杂区150的顶部表面执行金属硅化工艺，在所述栅极132顶部和所述源漏掺杂区150中形成金属硅化物 160。
形成所述金属硅化物160的步骤包括：在所述栅极132和所述源漏掺杂区150的顶部表面形成金属层(未标示)；形成金属层之后，执行退火处理，使所述金属层与所述栅极结构和源漏掺杂区150表面的材料反应，形成所述金属硅化物层160。
所述金属层的材料为Ti、Ni或Co。
本发明实施例中的方案，通过在SIO衬底内的埋入氧化层中设置复合中心层，所述复合中心层位于后续形成于所述SIO衬底的顶部硅层中的源漏掺杂区的下方，所述复合中心层可以吸收后续形成的中性体区中的积累的电荷并导出，从而可以有效抑制浮体效应，提高所形成的SOI器件的性能。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种SOI衬底，其特征在于，包括：
底部硅层；
位于所述底部硅层上的埋入氧化层；
位于所述埋入氧化层中的复合中心层；所述复合中心层的顶部表面与所述埋入氧化层的顶部表面齐平；
位于所述埋入氧化层和所述复合中心层上的顶部硅层；所述顶部硅层具有有源区，所述有源区中后续形成有源漏掺杂区，所述复合中心层位于后续形成的源漏掺杂区的下方，所述复合中心层用于吸附后续形成的中性体区中的电荷并导出。
2.根据权利要求1所述SOI衬底，其特征在于，所述复合中心层的材料为RRC材料或掺杂的RRC材料。
3.根据权利要求2所述SOI衬底，其特征在于，所述RRC材料包括多晶硅、锗化硅、氮化硅、碳化硅、掺杂碳的硅。
4.根据权利要求2所述SOI衬底，其特征在于，所述掺杂的RRC材料中掺杂的离子包括氩、碳、氟、氟化硼、铟、氮气。
5.根据权利要求1所述SOI衬底，其特征在于，所述复合中心层的厚度为5nm～50nm。
6.根据权利要求1所述SOI衬底，其特征在于，所述底部硅层的材料包括单晶硅、单晶锗硅、III-V族元素化合物、单晶碳化硅。
7.根据权利要求1所述SOI衬底，其特征在于，所述埋入氧化层材料为氧化硅。
8.根据权利要求1所述SOI衬底，其特征在于，所述顶部硅层的材料包括单晶硅、单晶锗硅、III-V族元素化合物、单晶碳化硅。
9.一种SOI衬底的形成方法，其特征在于，包括：
提供第一基片；
对所述第一基片表面进行氧化，形成埋入氧化层和位于所述埋入氧化层下方的底部硅层；
在所述埋入氧化层中形成复合中心层；所述复合中心层的顶部表面与所述埋入氧化层的顶部表面齐平；
形成覆盖所述埋入氧化层和所述复合中心层上的顶部硅层；所述顶部硅层具有有源区，所述有源区中后续形成有源漏掺杂区，所述复合中心层位于后续形成的源漏掺杂区的下方，所述复合中心层用于吸附后续形成的中性体区中的电荷并导出。
10.根据权利要求9所述的SOI衬底的形成方法，其特征在于，形成所述复合中心层的步骤包括：
在所述埋入氧化层中形成掩埋沟槽；
形成覆盖所述埋入氧化层并填充于所述掩埋沟槽的复合中心材料层；
平坦化所述复合中心材料层，使得剩余复合中心材料层的顶部表面与所述埋入氧化层的顶部表面相齐平，形成所述复合中心层。
11.根据权利要求10所述的SOI衬底的形成方法，其特征在于，平坦化所述复合中心材料层之后，还包括：
对所述复合中心层执行第一离子注入工艺。
12.根据权利要求11所述的SOI衬底的形成方法，其特征在于，所述第一离子注入工艺的参数包括：所注入的离子为氩离子、碳离子、氟离子、氟化硼离子、铟离子、氮离子中至少一种，注入能量为5K～500K，注入剂量为1013/cm2～1015/cm2。
13.根据权利要求9所述的SOI衬底的形成方法，其特征在于，形成顶部硅层的步骤包括：
提供第二基片；
将所述第二基片键合于所述埋入氧化层与所述复合中心层之上；
键合之后，减薄所述第二基片；
对减薄后的第二基片执行平坦化工艺，使得减薄后的第二基片的顶部表面齐平，形成所述顶部硅层。
14.根据权利要求13所述的SOI衬底的形成方法，其特征在于，减薄所述顶部硅层的工艺为回刻蚀、研磨中至少一种。
15.根据权利要求9所述的SOI衬底的形成方法，其特征在于，形成所述顶部硅层的步骤包括：
提供第二基片；
对所述第二基片的顶部执行第二离子注入工艺，形成位于第二基片顶部的离子注入层；
形成离子注入层之后，键合所述第二基片于所述基片之上；
键合之后，对所述第二基片执行退火工艺；
执行退火工艺之后，剥离所述离子注入层；
剥离所述离子注入层之后，对剩余第二基片执行平坦化工艺，使得剩余第二基片的顶部表面齐平，形成所述顶部硅层。
16.根据权利要求15所述的SOI衬底的形成方法，其特征在于，所述第二离子注入工艺所注入的离子为氢离子。
17.一种SOI器件，其特征在于，包括：
如权利要求1-8任一项所述SOI衬底。
18.根据权利要求17所述的SOI器件，其特征在于，还包括：
位于所述顶部硅层上的栅极结构；所述栅极结构位于所述有源区上；
位于所述栅极结构两侧的有源区内的源漏掺杂区；
位于所述栅极结构的顶部和所述源漏掺杂区表面的金属硅化物。
19.一种SOI器件的形成方法，其特征在于，包括：
采用权利要求9-16任一项所述SOI衬底的形成方法形成SOI衬底。
20.根据权利要求19所述的SOI器件的形成方法，其特征在于，还包括：
在顶部硅层中的有源区上形成栅极结构；
在位于所述栅极结构两侧的有源区中形成源漏掺杂区；
在所述栅极结构顶部和源漏掺杂区的表面形成金属硅化物。
CN202110618751.XA 2021-06-03 2021-06-03 Soi衬底、soi器件及其形成方法 Pending CN115440790A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110618751.XA CN115440790A (zh) 2021-06-03 2021-06-03 Soi衬底、soi器件及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110618751.XA CN115440790A (zh) 2021-06-03 2021-06-03 Soi衬底、soi器件及其形成方法

Publications (1)

Publication Number Publication Date
CN115440790A true CN115440790A (zh) 2022-12-06

Family

ID=84271490

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110618751.XA Pending CN115440790A (zh) 2021-06-03 2021-06-03 Soi衬底、soi器件及其形成方法

Country Status (1)

Country Link
CN (1) CN115440790A (zh)

Similar Documents

Publication Publication Date Title
US7488650B2 (en) Method of forming trench-gate electrode for FinFET device
US7002214B1 (en) Ultra-thin body super-steep retrograde well (SSRW) FET devices
US6372559B1 (en) Method for self-aligned vertical double-gate MOSFET
US7195987B2 (en) Methods of forming CMOS integrated circuit devices and substrates having buried silicon germanium layers therein
US8685847B2 (en) Semiconductor device having localized extremely thin silicon on insulator channel region
EP2148372B1 (en) Methods for forming device structures with a self-aligned damage layer
US8877606B2 (en) Low cost fabrication of double box back gate silicon-on-insulator wafers with subsequent self aligned shallow trench isolation
US7582934B2 (en) Isolation spacer for thin SOI devices
US10777660B2 (en) Semiconductor structure
US6166412A (en) SOI device with double gate and method for fabricating the same
TW201448171A (zh) 包含具有應力通道區之電晶體的設備及其形成方法
CN109216278B (zh) 半导体结构及其形成方法
US6495887B1 (en) Argon implantation after silicidation for improved floating-body effects
EP1138058B1 (en) Method of manufacturing a semiconductor device having a gate with a varying work function
US20130026565A1 (en) Low rdson resistance ldmos
US10096717B2 (en) MOSFET and method for manufacturing the same
US9054221B2 (en) Semiconductor device with a common back gate isolation region and method for manufacturing the same
US6566680B1 (en) Semiconductor-on-insulator (SOI) tunneling junction transistor
CN102956647B (zh) 半导体器件及其制造方法
CN115440790A (zh) Soi衬底、soi器件及其形成方法
CN114078772A (zh) 半导体装置的形成方法
JP2009266868A (ja) Ｍｏｓｆｅｔおよびｍｏｓｆｅｔの製造方法
US11127621B2 (en) Method of forming semiconductor device
US20230378347A1 (en) Semiconductor structure and method for manufacturing the same
CN109411414B (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination