CN115440725A - 半导体装置 - Google Patents
半导体装置 Download PDFInfo
- Publication number
- CN115440725A CN115440725A CN202110727221.9A CN202110727221A CN115440725A CN 115440725 A CN115440725 A CN 115440725A CN 202110727221 A CN202110727221 A CN 202110727221A CN 115440725 A CN115440725 A CN 115440725A
- Authority
- CN
- China
- Prior art keywords
- metal gate
- normally
- substrate
- gate mosfet
- gan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 45
- 229910052751 metal Inorganic materials 0.000 claims abstract description 89
- 239000002184 metal Substances 0.000 claims abstract description 89
- 239000000758 substrate Substances 0.000 claims abstract description 41
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 36
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 36
- 239000010703 silicon Substances 0.000 claims abstract description 36
- 230000005669 field effect Effects 0.000 claims abstract description 25
- 230000004888 barrier function Effects 0.000 claims description 18
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 53
- 229910002601 GaN Inorganic materials 0.000 description 52
- 239000000463 material Substances 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000005533 two-dimensional electron gas Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种半导体装置；其中半导体装置包括一基板、常开型GaN元件、低压硅场效晶体管与金属栅极MOSFET。低压硅场效晶体管耦接至所述常开型GaN元件，且常开型GaN元件与金属栅极MOSFET形成在同一基板。所述金属栅极MOSFET作为箝制二极管，因此其金属栅极与源极耦接至低压硅场效晶体管，且金属栅极MOSFET的漏极耦接至常开型GaN元件。在另一种半导体装置中，直接使用上述金属栅极MOSFET取代低压硅场效晶体管，以与常开型GaN元件构成共源共栅电路。
Description
技术领域
本发明涉及一种用于常开型晶体管的共源共栅电路(Cascode circuit)，且特别涉及一种具有金属栅极MOSFET(金氧半场效晶体管)与常开型晶体管的半导体装置。
背景技术
常开型(D-mode)GaN元件需要通过封装技术与低压硅(LV Si)MOSFET结合使用，以成为正常操作用的共源共栅结构。
然而，当系统进行开/关切换(turn-on/turn-off transition)时，氮化镓(GaN)元件的源极和低压硅MOSFET的漏极之间的瞬间高压约比GaN元件的阈值电压(Vt)要大两倍以上，因此这样的高压可能因为寄生效应而损坏元件。
再者，如果GaN元件的源极和低压硅MOSFET的漏极之间的电压被加到高压，则在系统进行开/关转换时，还可能会发生GaN元件的栅极和低压硅MOSFET的栅极的损坏以及低压硅MOSFET的漏极结的损坏。
发明内容
本发明是针对一种半导体装置，能避免开型GaN元件和低压硅场效晶体管(Lowvoltage silicon field effect transistor)的栅极以及低压硅场效晶体管的漏极结的损坏。
本发明是针对另一种半导体装置，可降低寄生效应并且避免半导体装置因过高的电压而损坏。
根据本发明的实施例，一种半导体装置包括一基板、常开型GaN元件、低压硅场效晶体管以及金属栅极MOSFET。常开型GaN元件与金属栅极MOSFET都形成于所述基板上，低压硅场效晶体管则耦接至所述常开型GaN元件，其中所述金属栅极MOSFET的金属栅极与源极耦接至所述低压硅场效晶体管，且所述金属栅极MOSFET的漏极耦接至所述常开型GaN元件。
在根据本发明的实施例的半导体装置中，上述金属栅极MOSFET的源极与金属栅极耦接至上述低压硅场效晶体管的源极。
在根据本发明的实施例的半导体装置中，上述金属栅极MOSFET的漏极耦接至上述常开型GaN元件的源极。
在根据本发明的实施例的半导体装置中，上述低压硅场效晶体管的漏极耦接至所述常开型GaN元件的源极。
根据本发明的另一实施例，一种半导体装置包括一基板、常开型GaN元件以及金属栅极MOSFET。常开型GaN元件与金属栅极MOSFET都形成于所述基板上，其中所述常开型GaN元件包括源极、漏极与栅极。所述金属栅极MOSFET的金属栅极耦接至一控制端，所述金属栅极MOSFET的源极与所述基板接触并耦接至常开型GaN元件的所述栅极，且所述金属栅极MOSFET的漏极与所述基板接触并耦接至常开型GaN元件的所述源极。
在根据本发明的另一实施例的半导体装置中，上述金属栅极MOSFET与上述常开型GaN元件具有相同的接地(GND)电位。
在根据本发明的所有实施例的半导体装置中，上述金属栅极MOSFET还可包括多个第一导电型掺杂区以及第二导电型掺杂区。第一导电型掺杂区分别形成于金属栅极MOSFET的所述金属栅极两侧的基板内。第二导电型掺杂区则形成于金属栅极MOSFET的所述源极下方的基板内并且与所述金属栅极之间以上述第一导电型掺杂区隔开。
在根据本发明的所有实施例的半导体装置中，上述常开型GaN元件包括形成于所述基板的表面的缓冲层、形成于所述缓冲层上的信道层、形成于所述信道层上的障壁层、穿过所述障壁层与所述信道层接触的上述源极与上述漏极、形成于所述障壁层上的上述栅极。
基于上述，在本发明的半导体装置中，于常开型GaN元件与低压硅场效晶体管的共源共栅电路中另外增设一个金属栅极MOSFET作为箝制二极管(Clamp diode)，因此可抑制电压不必要的升高，以便在系统进行开/关转换时，避免开型GaN元件和低压硅场效晶体管的栅极的损坏以及避免低压硅场效晶体管的漏极结的损坏。另外，若是将金属栅极MOSFET取代低压硅场效晶体管，则因为这个金属栅极MOSFET是与常开型GaN元件形成在同一基板上，所以不但能因为两者连线距离短而大幅降低寄生效应，还可通过金属栅极MOSFET与常开型GaN元件之间相同的接地(GND)电位，而使常开型GaN元件的源极与金属栅极MOSFET的漏极之间的电压下降至接近常开型GaN元件的阈值电压(Vt)的绝对值，进而避免半导体装置的损坏。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中：
图1是依照本发明的第一实施例的一种半导体装置的剖面示意图。
图2是图1的半导体装置的等效电路图。
图3是依照本发明的第二实施例的一种半导体装置的剖面示意图。
图4是图3的半导体装置的等效电路图。
附图标记
100：基板
110：常开型GaN元件
112：缓冲层
114：信道层
116：障壁层
118：顶盖层
120：低压硅场效晶体管
130：金属栅极MOSFET
132：第一导电型掺杂区
134：第二导电型掺杂区
136：栅极绝缘层
2DEG：二维电子气
D1、D2、D3：漏极
G1、G2：栅极
MG：金属栅极
S1、S2、S3：源极
具体实施方式
现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。此外，为了清楚起见，各个区域或膜层的相对厚度、距离及位置可能缩小或放大。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。
图1是依照本发明的第一实施例的一种半导体装置的剖面示意图。
请参照图1，本实施例的半导体装置包括基板100、常开型GaN元件110、低压硅(LPSi)场效晶体管120以及金属栅极MOSFET(金氧半场效晶体管)130。常开型GaN元件110形成于基板100上，金属栅极MOSFET 130形成于同一基板100上。低压硅场效晶体管120则耦接至常开型GaN元件110，以构成一个共源共栅的GaN电路半导体装置，使常开型GaN元件110通过低压硅场效晶体管120控制成为常关型元件(或称E-mode元件)，其线路连接例如通过封装技术将低压硅场效晶体管120的漏极D2耦接至常开型GaN元件110的源极S1，栅极G2则可连至一栅极驱动器(未示出)。在本实施例中，金属栅极MOSFET 130的金属栅极MG与源极S3耦接至低压硅场效晶体管120，如耦接至低压硅场效晶体管120的源极S2；金属栅极MOSFET130的漏极D3则耦接至常开型GaN元件110，如耦接至常开型GaN元件110的源极S1。因此，金属栅极MOSFET 130可作为箝制二极管(Clamp diode)，在系统进行开/关转换(turn-on/turn-off transition)时，防止由低压硅场效晶体管120的漏极D2传送至常开型GaN元件110的源极S1的电压持续上升到雪崩电压。
在图1中，常开型GaN元件110包括形成于基板100的表面的缓冲层112、形成于缓冲层112上的信道层114、形成于信道层114上的障壁层116、穿过障壁层116与信道层114接触的源极S1与漏极D1以及形成于障壁层116上的栅极G1。缓冲层112可减缓后续形成于缓冲层112上方的信道层114的应变，并具有防止缺陷形成于信道层114的效果，缓冲层112的材料可列举但不限于氮化铝、氮化镓、氮化镓铝或前述组合。信道层114可以是由未掺杂的氮化镓(GaN)所形成。障壁层116的材料是未掺杂的III-V族半导体材料，可列举但不限于氮化镓铝或者其他适当的III-V族材料。信道层114与障壁层116为异质材料，以于信道层114与障壁层116之间形成一异质界面，借由异质材料的能隙差(band gap)，可使二维电子气(two-dimensional electron gas)2DEG形成于此异质界面上。此外，在障壁层116上可成长顶盖层118保护下方膜层，其中障壁层116的材料例如氮化硅或者其他适当的材料。常开型GaN元件110中的各层均可利用外延工艺形成外延结构，其中外延工艺例如金属有机化学气相沉积(MOCVD)、氢化物气相外延法(HVPE)、分子束外延法(MBE)或前述方法的组合。
在图1中，金属栅极MOSFET 130还可包括多个第一导电型掺杂区132与第二导电型掺杂区134。第一导电型掺杂区132分别形成于金属栅极MOSFET 130的金属栅极MG两侧的基板100内，而第二导电型掺杂区134形成于金属栅极MOSFET 130的源极S3下方的基板100内并且与金属栅极MG之间以第一导电型掺杂区132隔开。也就是说，源极S3底下有两个不同导电型的掺杂区与其接触。在一实施例中，第一导电型掺杂区132是N+型掺杂区、第二导电型掺杂区134是P+型掺杂区；在另一实施例中，第一导电型掺杂区132是P+型掺杂区、第二导电型掺杂区134是N+型掺杂区。而在金属栅极MG与基板100之间设有栅极绝缘层136。至于金属栅极MOSFET130的制作方式例如但不限于，在前述常开型GaN元件110的外延结构形成后以及在电极(源极S1、漏极D1、栅极G1)形成前，先移除预定形成金属栅极MOSFET 130的区域内的外延结构，再利用离子注入等方式于部分基板100内形成第一导电型掺杂区132与第二导电型掺杂区134，接续形成常开型GaN元件110的源极S1与漏极D1，然后常开型GaN元件110的栅极G1可与金属栅极MOSFET 130的源极S3、漏极D3以及金属栅极MG一同形成，且形成金属栅极MG之前通常有栅极绝缘层136的形成步骤。前述步骤可包括沉积、光刻、蚀刻(etching)等工艺，但本发明并不限于此。
图2是图1的半导体装置的等效电路图。由于金属栅极MOSFET 130的金属栅极MG与源极S3耦接至低压硅场效晶体管120的源极S2，所以可避免共源共栅电路(Cascodecircuit)的雪崩击穿(avalanche breakdown)，进而保护常开型GaN元件110。
图3是依照本发明的第二实施例的一种半导体装置的剖面示意图，其中使用与第一实施例相同的元件符号来表示相同或近似的部分与构件，且相同或近似的部分与构件的相关内容也可参照第一实施例的内容，不再赘述。
请参照图3，本实施例的半导体装置包括基板100、常开型GaN元件110以及金属栅极MOSFET 130。常开型GaN元件110与金属栅极MOSFET 130形成于同一基板100上。所述金属栅极MOSFET 130的金属栅极MG耦接至一控制端，金属栅极MOSFET 130的源极S3与基板100接触并耦接至常开型GaN元件110的栅极G1，且金属栅极MOSFET 130的漏极D3与基板100接触并耦接至常开型GaN元件110的源极S1。至于常开型GaN元件110的详细结构与金属栅极MOSFET 130的详细结构均可参照第一实施例所述，于此不再赘述。
也就是说，第二实施例是用金属栅极MOSFET 130取代第一实施例中的低压硅场效晶体管，而与常开型GaN元件110组成共源共栅电路，请对照图4的等效电路。因为金属栅极MOSFET 130是与常开型GaN元件110是形成在同一基板100上，所以不但能因为两者连线(wire connection)距离大幅缩短而能降低寄生效应，还可通过金属栅极MOSFET 130与常开型GaN元件110之间相同的接地(GND)电位，而使常开型GaN元件110的源极S1与金属栅极MOSFET 130的漏极D3之间的电压下降至接近常开型GaN元件110的阈值电压(Vt)的绝对值，进而避免半导体装置的损坏。
综上所述，本发明通过特定的元件设计，在常开型晶体管的共源共栅电路中增加金属栅极MOSFET作为箝制二极管，或是直接使用同一基板上的金属栅极MOSFET取代低压硅场效晶体管，以便在系统进行开/关转换时，防止半导体装置的损坏。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (10)
1.一种半导体装置，其特征在于，包括：
一基板；
常开型GaN元件，形成于所述基板上；
低压硅场效晶体管，耦接至所述常开型GaN元件；以及
金属栅极MOSFET，形成所述基板上，其中所述金属栅极MOSFET的金属栅极与源极耦接至所述低压硅场效晶体管，且所述金属栅极MOSFET的漏极耦接至所述常开型GaN元件。
2.根据权利要求1所述的半导体装置，其特征在于，所述金属栅极MOSFET的所述源极与所述金属栅极耦接至所述低压硅场效晶体管的源极。
3.根据权利要求1所述的半导体装置，其特征在于，所述金属栅极MOSFET的所述漏极耦接至所述常开型GaN元件的源极。
4.根据权利要求1所述的半导体装置，其特征在于，所述金属栅极MOSFET还包括：
多个第一导电型掺杂区，分别形成于所述金属栅极MOSFET的所述金属栅极两侧的所述基板内；以及
第二导电型掺杂区，形成于所述金属栅极MOSFET的所述源极下方的所述基板内并且与所述金属栅极MOSFET的所述金属栅极之间以所述第一导电型掺杂区隔开。
5.根据权利要求1所述的半导体装置，其特征在于，所述低压硅场效晶体管的漏极耦接至所述常开型GaN元件的源极。
6.根据权利要求1所述的半导体装置，其特征在于，所述常开型GaN元件包括：
缓冲层，形成于所述基板的表面；
信道层，形成于所述缓冲层上；
障壁层，形成于所述信道层上；
源极与漏极，穿过所述障壁层与所述信道层接触；以及
栅极，形成于所述障壁层上。
7.一种半导体装置，其特征在于，包括：
一基板；
常开型GaN元件，形成于所述基板上，其中所述常开型GaN元件包括源极、漏极与栅极；以及
金属栅极MOSFET，形成所述基板上，其中所述金属栅极MOSFET的金属栅极耦接至一控制端，所述金属栅极MOSFET的源极与所述基板接触并耦接至所述常开型GaN元件的所述栅极，且所述金属栅极MOSFET的漏极与所述基板接触并耦接至所述常开型GaN元件的所述源极。
8.根据权利要求7所述的半导体装置，其特征在于，所述金属栅极MOSFET与所述常开型GaN元件具有相同的接地电位。
9.根据权利要求7所述的半导体装置，其特征在于，所述金属栅极MOSFET还包括：
多个第一导电型掺杂区，分别形成于所述金属栅极MOSFET的所述金属栅极两侧的所述基板内；以及
第二导电型掺杂区，形成于所述金属栅极MOSFET的所述源极下方的所述基板内并且与所述金属栅极MOSFET的所述金属栅极之间以所述第一导电型掺杂区隔开。
10.根据权利要求7所述的半导体装置，其特征在于，所述常开型GaN元件包括：
缓冲层，形成于所述基板的表面；
信道层，形成于所述缓冲层上；
障壁层，形成于所述信道层上；
所述源极与所述漏极，穿过所述障壁层与所述信道层接触；以及
所述栅极，形成于所述障壁层上。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW110120094 | 2021-06-02 | ||
| TW110120094A TWI765731B (zh) | 2021-06-02 | 2021-06-02 | 半導體裝置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115440725A true CN115440725A (zh) | 2022-12-06 |
Family
ID=82594510
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110727221.9A Pending CN115440725A (zh) | 2021-06-02 | 2021-06-29 | 半导体装置 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN115440725A (zh) |
| TW (1) | TWI765731B (zh) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8957642B2 (en) * | 2008-05-06 | 2015-02-17 | International Rectifier Corporation | Enhancement mode III-nitride switch with increased efficiency and operating frequency |
| US8598937B2 (en) * | 2011-10-07 | 2013-12-03 | Transphorm Inc. | High power semiconductor electronic components with increased reliability |
| KR101922117B1 (ko) * | 2012-08-16 | 2018-11-26 | 삼성전자주식회사 | 트랜지스터를 포함하는 전자소자 및 그 동작방법 |
| US9406674B2 (en) * | 2013-07-12 | 2016-08-02 | Infineon Technologies Americas Corp. | Integrated III-nitride D-mode HFET with cascoded pair half bridge |
| US20180254290A1 (en) * | 2017-03-01 | 2018-09-06 | Government Of The United States, As Represented By The Secretary Of The Air Force | Metal Oxide Thin Film Semiconductor Device Monolithically Integrated With Dissimilar Device on the Same Wafer |
-
2021
- 2021-06-02 TW TW110120094A patent/TWI765731B/zh active
- 2021-06-29 CN CN202110727221.9A patent/CN115440725A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| TW202249121A (zh) | 2022-12-16 |
| TWI765731B (zh) | 2022-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11114554B2 (en) | High-electron-mobility transistor having a buried field plate | |
| US10204998B2 (en) | Heterostructure device | |
| US8981380B2 (en) | Monolithic integration of silicon and group III-V devices | |
| US9142550B2 (en) | High-voltage cascaded diode with HEMT and monolithically integrated semiconductor diode | |
| EP2363885B1 (en) | Efficient high voltage switching circuits and monolithic integration of same | |
| US10249715B2 (en) | Semiconductor device and method of manufacturing the semiconductor device | |
| US9570438B1 (en) | Avalanche-rugged quasi-vertical HEMT | |
| US9431391B2 (en) | Gallium nitride hemt device with a mosfet in series coupled to diodes for protection of high-voltage | |
| EP2629334B1 (en) | Power transistor having segmented gate | |
| US10483387B2 (en) | Lateral/vertical semiconductor device with embedded isolator | |
| US10128228B1 (en) | Type III-V semiconductor device with integrated diode | |
| WO2014026018A1 (en) | Iii-nitride enhancement mode transistors with tunable and high gate-source voltage rating | |
| JP2023537713A (ja) | 空乏層を有するｉｉｉ族窒化物デバイス | |
| TW201421648A (zh) | 半導體裝置 | |
| US20130062614A1 (en) | Group iii-v enhancement mode transistor with thyristor gate | |
| KR20230000718A (ko) | 고전자이동도 트랜지스터 및 그 제조 방법 | |
| US9887267B2 (en) | Normally-off field effect transistor | |
| US20100301490A1 (en) | Profiled contact for semiconductor device | |
| CN115440725A (zh) | 半导体装置 | |
| JP5417283B2 (ja) | 電界変調部を有する半導体構造体及びその製造方法 | |
| US20230282581A1 (en) | Lateral semiconductor device comprising unit cells with hexagon contours | |
| US20240014307A1 (en) | High electron mobility transistor (hemt) device and method of forming the same | |
| KR20230058619A (ko) | 2차원 전자 가스 영역을 포함하는 다이 밀봉 링 | |
| CN118173594A (zh) | 场效应晶体管 | |
| CN117497536A (zh) | 半导体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |