CN115440288A - 写禁止时间的获取方法、装置、测试机台及存储介质 - Google Patents
写禁止时间的获取方法、装置、测试机台及存储介质 Download PDFInfo
- Publication number
- CN115440288A CN115440288A CN202110627553.XA CN202110627553A CN115440288A CN 115440288 A CN115440288 A CN 115440288A CN 202110627553 A CN202110627553 A CN 202110627553A CN 115440288 A CN115440288 A CN 115440288A
- Authority
- CN
- China
- Prior art keywords
- time
- address
- write
- read
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003860 storage Methods 0.000 title claims abstract description 69
- 238000012360 testing method Methods 0.000 title claims abstract description 53
- 238000000034 method Methods 0.000 title claims abstract description 50
- 230000002401 inhibitory effect Effects 0.000 claims abstract 3
- 230000007704 transition Effects 0.000 claims description 39
- 238000004590 computer program Methods 0.000 claims description 12
- 230000014759 maintenance of location Effects 0.000 claims description 9
- 230000005764 inhibitory process Effects 0.000 claims 3
- 238000010586 diagram Methods 0.000 description 15
- 230000006870 function Effects 0.000 description 11
- 230000004048 modification Effects 0.000 description 7
- 238000012986 modification Methods 0.000 description 7
- 230000008859 change Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000010998 test method Methods 0.000 description 3
- 230000006978 adaptation Effects 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011990 functional testing Methods 0.000 description 1
- 230000009191 jumping Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本发明公开了写禁止时间的获取方法、装置、测试机台及存储介质，所述方法包括：获取存储器件的地址保持时间以及地址建立时间；基于地址保持时间以及地址建立时间，得到写禁止时间，其中，写禁止时间为禁止向存储器件的地址位进行写入操作的时间长度。本申请能够基于地址保持时间以及地址建立时间，得到写禁止时间，从而反应出存储器件地址线一致性的好坏。
Description
技术领域
本发明涉及半导体测试技术领域，尤其涉及写禁止时间的获取方法、装置、测试机台及存储介质。
背景技术
在数字集成电路存储器件测试中，非常重要的一部分是各种交流参数的测试，如写脉冲宽度tWLWH、片选允许时间tETQV等。在量产阶段，为了缩减测试时间，交流参数一般采用给定详细规范规定的最大边界值，执行功能测试向量的方式进行测试，也就是通常所说的功能保证测试。
在研发阶段，设计人员更希望的是将交流参数的实际极限结果测试出来，以便更好的把控产品的参数情况。对存储器件的交流参数来说，其中大部分的交流参数都可以较容易的测试出具体数值，如寻址存取时间tAVQV、片选允许时间tETQV等，但也有部分参数在测试具体数值时存在一定的难度，一般只能采用功能保证的方式测试。然而，功能保证测试方法无法测试出写禁止时间tWHWL实际极限数值。甚至有许多测试人员，在测试时会发现，用常规的测试方法测试tWHWL参数，也无法测试出数值。
发明内容
本申请实施例提供了一种写禁止时间的获取方法、装置、测试机台及存储介质，能够建立起地址保持时间、地址建立时间与写禁止时间之间的关系，通过地址保持时间与地址建立时间得到写禁止时间，从而依据写禁止时间反应出存储器件地址线一致性的好坏。
第一方面，本发明通过本发明的一实施例提供如下技术方案：
一种写禁止时间的获取方法，应用于测试机台，所述测试机台用于测试存储器件的写禁止时间，所述方法包括：
获取存储器件的地址保持时间以及地址建立时间；基于所述地址保持时间以及所述地址建立时间，得到写禁止时间，其中，所述写禁止时间为禁止向所述存储器件的地址位进行写入操作的时间长度。
优选地，所述基于所述地址保持时间以及所述地址建立时间，得到写禁止时间，包括：对所述地址保持时间以及所述地址建立时间求和，得到所述写禁止时间。
优选地，所述获取存储器件的地址保持时间，包括：获取所述存储器件读写控制信号的高电平跳变时刻；基于所述存储器件读写控制信号的高电平跳变时刻，获取所述存储器件的每个地址线对所述读写控制信号的保持时间，得到所述地址保持时间。
优选地，所述基于所述存储器件读写控制信号的高电平跳变时刻，获取所述存储器件的地址位信号对所述读写控制信号的保持时间，得到所述地址保持时间，具体包括：基于所述读写控制信号的高电平跳变时刻，控制所述存储器件的地址位信号中每个地址线单独跳变，进行写入地址操作，得到所述每个地址线对所述读写控制信号的保持时间；比较所述每个地址线对所述读写控制信号的保持时间，选取最大值作为所述地址保持时间。
优选地，所述获取存储器件的地址建立时间，包括：以所述地址位信号的输入时刻为基准，获取读写控制信号从高电平转换成低电平的时间长度，将该时间长度作为所述地址建立时间。
优选地，所述得到写禁止时间之后，还包括：若所述写禁止时间为正值，则根据所述地址保持时间定位读写控制信号的高电平跳变时刻，以定位所述写禁止时间的起始位置。
第二方面，本发明通过本发明的一实施例，提供如下技术方案：
一种写禁止时间的获取装置，应用于测试机台，所述测试机台用于测试存储器件的写禁止时间，所述装置包括：
获取模块，用于获取存储器件的地址保持时间以及地址建立时间；
写禁止时间确定模块，用于基于所述地址保持时间以及所述地址建立时间，得到写禁止时间，其中，所述写禁止时间表示了禁止向所述存储器件的地址位进行写入操作的时间长度。
优选地，所述获取模块用于：获取所述存储器件读写控制信号的高电平跳变时刻；基于所述存储器件读写控制信号的高电平跳变时刻，获取所述存储器件的
第三方面，本发明通过本发明的一实施例，提供如下技术方案：
一种测试机台，包括：存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现前述第一方面中任一项所述方法的步骤。
第四方面，本发明通过本发明的一实施例，提供如下技术方案：
一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时实现前述第一方面中任一项所述方法的步骤。
本申请实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：
本发明实施例提供的写禁止时间的获取方法、装置、测试机台及存储介质，通过测试获取到存储器件电路内部参数的地址保持时间与地址建立时间，其中，地址保持时间是对读写控制信号脉冲波形的起始值进行定位，地址建立时间是对读写控制信号脉冲波形的终止值进行定位，基于起始值时刻与终止值时刻，便能得到脉冲波形的时间长度，得到写禁止时间。本申请能够基于地址保持时间、地址建立时间与写禁止时间之间的关系，得到写禁止时间，从而依据写禁止时间反应出存储器件地址线一致性的好坏，以进一步实现对存储器件的优化。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的写禁止时间的获取方法的流程图；
图2为本发明实施例提供的写禁止时间参数的示意图；
图3为本发明实施例提供的不定态时间参数的示意图；
图4为本发明实施例提供的分解不定态时间参数的示意图；
图5为本发明实施例提供的电路内部不定态时间和读写控制信号的关系示意图；
图6为本发明实施例提供的写禁止时间的获取装置的结构示意图；
图7为本发明实施例提供的测试机台的结构示意图。
具体实施方式
发明人经过研究发现，目前的存储器件脉冲宽度tW的测试方法，均是先通过固定脉冲的一个跳变沿，再逐渐改变另一个跳变沿的时间，得到电路的多个输出波形，并对比电路的输出波形，通过此方法，达到搜索出最小脉冲宽度的目的。例如：片选脉冲宽度tETEF或写脉冲宽度tWLWH或时序电路中的CLK信号的触发脉冲宽度等。
但是，对写禁止时间tWHWL参数来说，这种测试方法并不能有效的将参数的最小数值测出。详细的说，由于写禁止时间tWHWL参数的意义是为了阻止数据写入不定态时间段tAXAV中的地址(即阻止数据写入地址线跳变过程中的地址，以防止出现错误)，而不定态时间段tAXAV存在于换地址的时候，即测试过程中的地址位信号A(18:0)的输入时间下。从图2所示的写禁止时间参数的示意图来看，发明人发现，写禁止时间tWHWL的高电平“WH”跳变沿(即读写控制信号从写信号转换到读信号时)的定位，需要根据地址位信号A(18:0)的输入时间进行确定，否则即使测试出tWHWL的低电平“WL”跳变的时刻，也并不能确定出tWHWL的最小值。
发明人进一步发现，存储器件的地址保持时间与地址建立时间都与地址位信号A(18:0)的输入时间相关，通过一系列的分析，可以将地址保持时间、地址建立时间与写禁止时间之间建立一定的关系，从而得到存储器件写禁止时间tWHWL的最小值。另外，在进行手动调试时发现，对于存储器件来说，无论tWHWL出现在任何位置，都不影响电路的功能，将tWHWL数值设置为“0”，也不影响电路的功能。
有鉴于此，本申请实施例提供了一种写禁止时间的获取方法、装置、测试机台及存储介质，能够建立起地址保持时间、地址建立时间与写禁止时间之间的关系，得到写禁止时间，从而能依据写禁止时间反应出存储器件地址线一致性的好坏。
本申请实施例的技术方案为解决上述技术问题，总体思路如下：
写禁止时间的获取方法、装置、测试机台及存储介质，应用于测试机台，所述测试机台用于测试存储器件的写禁止时间，所述方法包括：获取存储器件的地址保持时间以及地址建立时间；基于所述地址保持时间以及所述地址建立时间，得到写禁止时间，其中，所述写禁止时间为禁止向所述存储器件的地址位进行写入操作的时间长度。
为了更好的理解上述技术方案，下面将结合说明书附图以及具体的实施方式对上述技术方案进行详细的说明。
需要说明的是，本申请中提到的
信号为读写控制信号，A(18:0)为地址位信号，Dn(7:0)为数据位信号，tWHWL为写禁止时间、tAVWL为地址建立时间以及tWHAX为地址保持时间。其中，当
信号为低电平时，Dn(7:0)有效数据可以向当前A(18:0)地址位中写入数据，当
信号为高电平时，Dn(7:0)写入禁止。
第一方面，本发明实施例提供的一种写禁止时间的获取方法，应用于测试机台，所述测试机台用于测试存储器件的写禁止时间，如图1所示，所述方法包括以下步骤S101至步骤S102。
步骤S101，获取存储器件的地址保持时间以及地址建立时间。
在具体实施过程中，获取存储器件的地址保持时间，可以包括：获取存储器件读写控制信号的高电平跳变时刻；基于存储器件读写控制信号的高电平跳变时刻，获取存储器件的每个地址线对读写控制信号的保持时间，得到地址保持时间。
作为一种可选地实施例，基于存储器件读写控制信号的高电平跳变时刻，获取存储器件的地址位信号对读写控制信号的保持时间，得到地址保持时间，具体可以包括：基于读写控制信号的高电平跳变时刻，控制存储器件的地址位信号中每个地址线单独跳变，进行写入地址操作，得到每个地址线对读写控制信号的保持时间；比较每个地址线对读写控制信号的保持时间，选取最大值作为地址保持时间。
具体地，如图2所示，通过固定
信号高电平跳变时刻，控制地址位A(18:0)信号每个地址线单独跳变，在单个地址线跳变时，其他地址线保持不变，进行写入地址操作，再依次搜索单个地址线对
信号的保持时间，选取单个地址线对
信号的保持时间的最大值，即为tWHAX。简单来说，获取最后跳变的地址线的跳变时刻与
信号高电平跳变时刻之间的时间长度。
在具体实施例中，获取存储器件的地址建立时间可以包括：以地址位信号的输入时刻为基准，获取读写控制信号从高电平转换成低电平的时间长度，将该时间长度作为地址建立时间。
具体地，如图2所示，地址建立时间tAVWL可通过固定地址位A(18:0)信号的统一输入时间，搜索
信号低电平跳变时刻，从而得到地址位A(18:0)信号的统一输入时间与
信号低电平跳变时刻之间的时间长度。再逐渐变动
信号的输入时间，继续搜索
信号低电平跳变时刻，得到地址位A(18:0)信号的统一输入时间与
信号低电平跳变时刻之间的另一时间长度，往复循环,直到再继续变动
信号的输入时间，则该存储器件电路将出现异常，便停止操作。通过对比电路前后写入功能的方式(即以地址位A(18:0)信号的统一输入时间为起始时刻，对比该时刻下
信号从读信号转换写信号所需的转换时间)，搜索出读写信号转换时间的最小值，即为tAVWL。
步骤S102，基于地址保持时间以及地址建立时间，得到写禁止时间，其中，写禁止时间为禁止向存储器件的地址位进行写入操作的时间长度。
需要说明的是，这里的写禁止时间参数的意义在于：利用
信号的高电平禁止写入的功能，将A(18:0)地址位跳变的时间置于
信号高电平覆盖下，从而有效避免了由于A(18:0)地址位跳变的不定态时间tAXAV导致的写入数据错误。其中，不定态时间tAXAV表示地址位跳变从最开始跳变到跳变完成的时间段，这里的“AX”表示地址线最开始跳变的时刻，“AV”表示所有地址线跳变完成的时刻。
下面将结合图3、图4对不定态时间tAXAV参数进行详细说明：
从内部输入信号来看，假设存储器件的地址位A(18:0)信号共包含19个地址线，如图3、图4所示，在统一的外部输入A下，A信号各自经过电路内部的传输延迟后，与
信号交互时的实际跳变时间是有先后差别的。
以A(18:0)地址线从全“0”地址向全“1”地址跳变为例，将电路内部的跳变过程分解，如图4所示，在统一外部输入A(18:0)下，从T1到T2时刻，A1到A18地址线的地址跳变各有差异。因此，为了避免由于A(18:0)地址位跳变的不定态时间tAXAV导致的写入数据错误，需要有写禁止时间阻止数据写入tAXAV时间段中的地址。
具体地，对于存储器件电路内部各信号时间点，tAXAV和
的关系如图5所示：
对于外部输入信号来说，高电平信号“WH”和低电平信号“WL”均为独立的外部输入(即它们为分开的两个输入)，而“AX”和“AV”均为统一的输入A(即它们为一个输入，具体可以参照图3所示的统一输入信号A)，在同一个输入跳变时刻，“AX”时间点即为“AV”时间点。
因为对于外部信号测试，“AX”时间点即为“AV”时间点，所以，tWHWL参数计算可以如下：
tWHWL＝tWHAX+tAVWL
具体地，tWHAX的值是对读写控制信号脉冲波形的起始值进行定位，tAVWL的值是对读写控制信号脉冲波形的终止值进行定位，基于起始值时刻与终止值时刻之和，便能得到脉冲波形的时间长度，即得到写禁止时间。
这里的tWHAX和tAVWL的值与地址位信号A(18:0)的输入时间相关，即tWHAX可以看成是高电平跳变时刻与地址位信号A(18:0)的输入时间之间的时间长度，tAVWL看成是地址位信号A(18:0)的输入时间与低电平跳变时刻之间的时间长度。
进一步地，为了能明确存储器件存在的写禁止时间的位置，在得到写禁止时间之后，还包括：若写禁止时间为正值，则根据地址保持时间定位读写控制信号的高电平跳变时刻，以定位写禁止时间的起始位置。
下面将以UT8Q512K32E 16Megabit RadTolerant SRAM MCM产品的测试结果为例进行详细说明，tWHAX和tAVWL的测试值如下：
tWHWL＝tWHAX+tAVWL＝-8.377ns
根据计算结果可以知道，UT8Q512K32E 16 Megabit RadTolerant SRAM MCM产品，
信号的高电平tWHWL计算值为负值，即
信号不设定高电平覆盖tAXAV时间，该脉冲波形可以不存在，为负值的tWHWL对存储器件的写入功能完全没有影响。根据对比发现，上述写禁止时间的计算结果与该产品实际结果一致，即该产品在做写入操作时，
输入始终保持低电平，电路功能保持正常。
需要说明的是，这里的tWHAX、tAVWL以及tWHWL均为负值时它们分别表示的意义：tWHAX为负值表示地址线首次跳变的时刻“AX”可以比高电平跳变“AH”到来的时刻靠前，这样就能够不影响器件的功能；tAVWL为负值表示低电平跳变时刻“WL”可以比地址线完全跳变“AV”到来的时刻靠前，从而不影响器件的功能。因此，“AV”与“AX”的值会影响tAVWL与tWHAX的值。
基于上述分析可以知道，不定态时间tAXAV的长度会影响地址建立时间的长度，即当电路内部tAXAV时间长，说明“AX”和“AV”差异大，
信号需要将等待地址线完全跳变的时间，加在读写控制信号的转换时间内，因此，地址建立时间tAVWL相应增大；当电路内部tAXAV时间短，说明“AX”和“AV”差异小，地址建立时间tAVWL相应减小。举例来说，如存储器DataSheet中tAVWL参数的上限值为0，即tAVWL为负值。
因此，只有当地址位跳变的不定态时间tAXAV足够大时，地址建立时间tAVWL相应增大，tWHWL才可能是正值。而当tWHWL为正值时，也说明该写禁止时间是存在的，就必须要定位tWHWL的起始位置。
具体地，当tWHWL参数为正值时，需要根据地址保持时间tWHAX定位
高电平输入跳变时间，以定位
信号高电平位置。当tWHWL参数为负值时，证明在执行地址连续跳变写入操作时，
信号可始终保持低电平。
综上所述，通过本发明实施例提供的一种写禁止时间的获取方法，能够基于地址保持时间以及地址建立时间，得到写禁止时间，从而反应出存储器件地址线一致性的好坏，以进一步地实现对存储器件的优化。
第二方面，基于同一发明构思，本实施例提供了一种写禁止时间的获取装置，如图6所示，包括：
获取模块201，用于获取存储器件的地址保持时间以及地址建立时间；
写禁止时间确定模块202，用于基于地址保持时间以及地址建立时间，得到写禁止时间，其中，写禁止时间表示了禁止向存储器件的地址位进行写入操作的时间长度。
作为一种可选的实施例，所述获取模块201具体用于：
获取存储器件读写控制信号的高电平跳变时刻；基于存储器件读写控制信号的高电平跳变时刻，获取存储器件的每个地址线对读写控制信号的保持时间，得到地址保持时间。
作为一种可选的实施例，所述基于存储器件读写控制信号的高电平跳变时刻，获取存储器件的地址位信号对读写控制信号的保持时间，得到地址保持时间，具体包括：
基于读写控制信号的高电平跳变时刻，控制存储器件的地址位信号中每个地址线单独跳变，进行写入地址操作，得到每个地址线对读写控制信号的保持时间；比较每个地址线对读写控制信号的保持时间，选取最大值作为地址保持时间。
作为一种可选的实施例，所述获取模块201还用于：以地址位信号的固定输入时刻为基准，获取读写控制信号从高电平转换成低电平的时间长度，将该时间长度作为地址建立时间。
作为一种可选的实施例，所述写禁止时间确定模块202具体用于：对地址保持时间以及地址建立时间求和，得到写禁止时间。
以上各模块可以是由软件代码实现，此时，上述的各模块可存储于控制设备的存储器内。以上各模块同样可以由硬件例如集成电路芯片实现。
本发明实施例所提供的一种写禁止时间的获取装置，其实现原理及产生的技术效果和前述方法实施例相同，为简要描述，装置实施例部分未提及之处，可参考前述方法实施例中相应内容。
第三方面，基于同一发明构思，本实施例提供了一种测试机台300，如图7所示，包括：语音模块304、存储器301、处理器302及存储在存储器上并可在处理器上运行的计算机程序303，所述处理器301执行所述程序时实现前述第一方面所述写禁止时间的获取方法的步骤。举例来说，该测试机台300可以为能执行前述第一方面所述写禁止时间的获取方法的V93000测试机、UltraFLEX测试机或T2000测试机等。
由于本实施例所介绍的测试机台为实施本申请实施例中写禁止时间的获取方法所采用的测试机台，故而基于本申请实施例中所介绍的写禁止时间的获取方法，本领域所属技术人员能够了解本实施例的测试机台的具体实施方式以及其各种变化形式，所以在此对于该测试机台如何实现本申请实施例中的方法不再详细介绍。只要本领域所属技术人员实施本申请实施例中写禁止时间的获取方法所采用的测试机台，都属于本申请所欲保护的范围。
第四方面，基于同一发明构思，本实施例提供了一种非临时性计算机可读存储介质，当所述存储介质中的指令由测试机台300的处理器执行时，使得测试机台300能够执行一种写禁止时间的获取方法，包括前述第一方面中任一项所述方法的步骤。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本发明的其它实施方案。本发明旨在涵盖本发明的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本发明的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本发明的真正范围和精神由下面的权利要求指出。
本领域内的技术人员应明白，本发明的实施例可提供为方法、系统、或计算机程序产品。因此，本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的模块。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令模块的制造品，该指令模块实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (10)
1.一种写禁止时间的获取方法，其特征在于，应用于测试机台，所述测试机台用于测试存储器件的写禁止时间，所述方法包括：
获取存储器件的地址保持时间以及地址建立时间；
基于所述地址保持时间以及所述地址建立时间，得到写禁止时间，其中，所述写禁止时间为禁止向所述存储器件的地址位进行写入操作的时间长度。
2.如权利要求1所述的方法，其特征在于，所述基于所述地址保持时间以及所述地址建立时间，得到写禁止时间，包括：
对所述地址保持时间以及所述地址建立时间求和，得到所述写禁止时间。
3.如权利要求1所述的方法，其特征在于，所述获取存储器件的地址保持时间，包括：
获取所述存储器件读写控制信号的高电平跳变时刻；
基于所述存储器件读写控制信号的高电平跳变时刻，获取所述存储器件的每个地址线对所述读写控制信号的保持时间，得到所述地址保持时间。
4.如权利要求3所述的方法，其特征在于，所述基于所述存储器件读写控制信号的高电平跳变时刻，获取所述存储器件的地址位信号对所述读写控制信号的保持时间，得到所述地址保持时间，具体包括：
基于所述读写控制信号的高电平跳变时刻，控制所述存储器件的地址位信号中每个地址线单独跳变，进行写入地址操作，得到所述每个地址线对所述读写控制信号的保持时间；
比较所述每个地址线对所述读写控制信号的保持时间，选取最大值作为所述地址保持时间。
5.如权利要求1所述的方法，其特征在于，所述获取存储器件的地址建立时间，包括：
以所述地址位信号的输入时刻为基准，获取读写控制信号从高电平转换成低电平的时间长度，将该时间长度作为所述地址建立时间。
6.如权利要求1所述的方法，其特征在于，所述得到写禁止时间之后，还包括：
若所述写禁止时间为正值，则根据所述地址保持时间定位读写控制信号的高电平跳变时刻，以定位所述写禁止时间的起始位置。
7.一种写禁止时间的获取装置，其特征在于，应用于测试机台，所述测试机台用于测试存储器件的写禁止时间，所述装置包括：
获取模块，用于获取存储器件的地址保持时间以及地址建立时间；
写禁止时间确定模块，用于基于所述地址保持时间以及所述地址建立时间，得到写禁止时间，其中，所述写禁止时间表示了禁止向所述存储器件的地址位进行写入操作的时间长度。
8.如权利要求7所述的装置，其特征在于，所述获取模块用于：
获取所述存储器件读写控制信号的高电平跳变时刻；
基于所述存储器件读写控制信号的高电平跳变时刻，获取所述存储器件的每个地址线对所述读写控制信号的保持时间，得到所述地址保持时间。
9.一种测试机台，其特征在于，包括：存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序，所述处理器执行所述程序时实现权利要求1-6中任一项所述方法的步骤。
10.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，该程序被处理器执行时实现权利要求1-6中任一项所述方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110627553.XA CN115440288A (zh) | 2021-06-04 | 2021-06-04 | 写禁止时间的获取方法、装置、测试机台及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110627553.XA CN115440288A (zh) | 2021-06-04 | 2021-06-04 | 写禁止时间的获取方法、装置、测试机台及存储介质 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115440288A true CN115440288A (zh) | 2022-12-06 |
Family
ID=84271766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110627553.XA Pending CN115440288A (zh) | 2021-06-04 | 2021-06-04 | 写禁止时间的获取方法、装置、测试机台及存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115440288A (zh) |
-
2021
- 2021-06-04 CN CN202110627553.XA patent/CN115440288A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20070280032A1 (en) | Built-in system and method for testing integrated circuit timing parameters | |
| US7596730B2 (en) | Test method, test system and assist board | |
| CN108874686A (zh) | 内存参数调节方法、装置及设备 | |
| US20100293410A1 (en) | Memory Downsizing In A Computer Memory Subsystem | |
| US20150355854A1 (en) | Semiconductor memory device, memory system including the same, and operating method thereof | |
| CN110928731A (zh) | 一种基于硬件自测模块的dram眼图评估方法 | |
| US20220327270A1 (en) | Method, system, medium, and program product for path verification in logic circuit | |
| US8751853B2 (en) | Quad-data rate controller and implementing method thereof | |
| US20120123726A1 (en) | Test apparatus, test method, and storage medium | |
| CN115440288A (zh) | 写禁止时间的获取方法、装置、测试机台及存储介质 | |
| US8330471B2 (en) | Signal generation and detection apparatus and tester | |
| WO2017152534A1 (zh) | 一种获取ddr odt参数的方法和装置 | |
| JP2012027734A (ja) | メモリコントローラおよびメモリアクセスシステム | |
| JP6062795B2 (ja) | 半導体装置 | |
| CN114113974B (zh) | 芯片系统级测试方法及装置 | |
| US20100027359A1 (en) | Memory test circuit which tests address access time of clock synchronized memory | |
| JP2005309787A (ja) | 中央演算処理装置及びマイクロコンピュータ | |
| JP2005011451A (ja) | 試験装置、及びプログラム | |
| CN115458027A (zh) | 一种测试存储器地址保持时间的方法、装置、设备及介质 | |
| KR100882414B1 (ko) | 메모리 액세스 장치 | |
| CN117330942B (zh) | 芯片调试方法及相关装置 | |
| US12078671B2 (en) | Method and apparatus of testing circuit, and storage medium | |
| JP2016162091A (ja) | プログラムプロファイラ回路、プロセッサおよびプログラムカウント方法 | |
| CN117783842B (zh) | 一种用于边界扫描测试的延时校正处理方法、系统及平台 | |
| US20180107612A1 (en) | System and Method of Determining Memory Access Time |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |