CN115426028B - 一种数据编译码的故障容错方法、系统及高速通信系统 - Google Patents

Abstract

本发明公开了一种数据编译码的故障容错方法、系统及高速通信系统，通过将多核的编译码核设置分为DMR编译码资源池和TMR编译码资源池两个部分，编译码核的运行状态包括：DMR模式和TMR模式；默认编译码核的配置为DMR模式，并对DMR模式下各个链路中的数据是否一致进行判断，当有链路中出现数据不一致的情况时，则触发数据比对不一致的DMR链路进入TMR模式，从而实现以DMR和TMR相结合的方式实现通信数据的编译码，不仅避免了DMR技术只能检错而不能纠错的问题，而且比单独使用TMR技术节约了资源，有效提高了整个编译码处理过程的可靠性，保证了高速通信的顺利进行。

Description

一种数据编译码的故障容错方法、系统及高速通信系统

技术领域

本发明涉及卫星通信技术领域，尤其涉及的是一种数据编译码的故障容错方法、系统及高速通信系统。

背景技术

SRAM型FPGA由于其可重构性、高逻辑密度和高性能越来越多地被应用在空间应用中，但是由于FPGA本身所采用的SRAM工艺结构特性，在太空等辐照环境下极易受电离辐射粒子影响而发生单粒子翻转效应(Single Event Upset,SEU)，导致FPGA中的存储单元发生位翻转。

通常空间应用上，为了解决SEU导致的系统功能异常问题，提高SRAM型FPGA上的功能模块的可靠性，一般常用的数字系统容错技术主要是利用硬件冗余技术来实现，然而传统的DMR具有检错无法纠错的问题，TMR虽然能检错纠错，但是占用资源过多。

因此，现有技术有待于进一步的改进。

发明内容

鉴于上述现有技术中的不足之处，本发明提供了一种应用于高速通信的故障容错方法及系统，旨在克服现有技术中由于SEU导致的系统功能异常问题。

本实施例提供以下实施方案：

第一方面，本实施例提供了一种数据编译码的故障容错方法，其中，编译码核的运行状态包括：DMR模式和TMR模式；

所述方法包括：

当编译码核配置为DMR模式时，判断各个DMR链路中是否含有数据比对是否不一致的DMR链路；

若含有，则触发数据比对不一致的DMR链路进入TMR模式。

可选的，所述触发数据比对不一致的DMR链路进入TMR模式的步骤之后，还包括：

实时监控编译码空闲内存是否低于预设内存值或数据比对不一致的链路个数是否超过预设个数；

若空闲内存低于预设内存值或数据比对不一致的链路个数超过预设个数，则控制处于TMR模式下的一个或多个链路进入BASE模式。

可选的，所述当编译码核配置为DMR模式时，判断各个DMR链路中是否含有数据比对是否不一致的DMR链路的步骤之前，还包括：

设置系统初始化上电时编译码核配置的运行状态为DMR模式。

可选的，所述触发数据比对不一致的DMR链路进入TMR模式的步骤包括：

采用TMR模式生成资源配置寄存器信息并写入寄存器，同时按照汉明编码写入校验位。

可选的，所述方法还包括：

当读取配置寄存器值进行编译码核的使能控制及数据流控制时，对配置寄存器的校验值进行验证，如果发现错误则将纠正后的数据写入寄存器中。

第二方面，本实施例还公开了一种数据编译码的故障容错系统，其中，编译码核的运行状态包括：DMR模式和TMR模式；

所述系统包括：

数据比对模块，用于当编译码核配置为DMR模式时，判断各个DMR链路中是否含有数据比对是否不一致的DMR链路；

第一切换模块，用于当各个DMR链路中含有数据比对不一致的DMR链路时，触发数据比对不一致的DMR链路进入TMR模式。

可选的，所述系统还包括：

状态监控模块，用于实时监控编译码空闲内存是否低于预设内存值或数据比对不一致的链路个数是否超过预设个数；

第二切换模块，用于当监控到空闲内存低于预设内存值或数据比对不一致的链路个数超过预设个数时，则控制处于TMR模式下的一个或多个链路进入BASE模式。

可选的，所述第一切换模块、第二切换模块包括：信息保存单元；

所述信息保存单元，用于将生成的资源配置寄存器信息写入寄存器，同时按照汉明编码写入校验位。

可选的，所述系统还包括：

纠正回写模块，用于当读取配置寄存器值进行编译码核的使能控制及数据流控制时，对配置寄存器的校验值进行验证，若验证出错则将纠正后的数据写入寄存器中。

第三方面，本实施例还公开了一种高速通信系统，其中，包括：发射端基带处理系统和接收端基带处理系统；所述发射端基带处理系统和接收端基带处理系统均设置有自适应控制单元；

所述自适应控制单元，用于根据所述的数据编译码的故障容错方法进行发射端基带处理系统和接收端基带处理系统的数据编译码控制。

与现有技术相比，本发明实施例具有以下优点：

根据本发明实施方式提供的方法，通过将编译码核设置为包含DMR资源池和TMR资源池两个部分，则编译码核的运行状态可以包括：DMR模式和TMR模式；默认编译码核的配置为DMR模式，并对DMR模式下各个链路中的数据是否一致进行判断，当有链路中出现数据不一致的情况时，则触发数据比对不一致的DMR链路进入TMR模式，从而实现以DMR和TMR相结合的方式实现通信数据的编译码，不仅避免了DMR技术只能检错而不能纠错的问题，而且比单独使用TMR技术节约了资源，提高了编译码处理的可靠性，同时当链路出现故障较多的情况时，还提供了一种没有冗余的BASE模式，以保证了高速通信的顺利进行。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例中一种数据编译码的故障容错方法的步骤流程图

图2是本发明实施例中所述高速通信系统的原理结构框图

图3是本发明实施例中所述的编译码核的D/TMR设计实现框图；

图4是本发明实施例中所述自适应控制单元的控制原理示意图；

图5是本发明实施例中所述方法具体应用实施例的步骤流程图。

具体实施方式

为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

如何在卫星上硬件资源和通信时间有限的情况下实现高速数据传输，已成为我国目前航天器需要解决的核心难题。信道编码技术作为高速通信系统的核心技术，能够提高高速通信系统的抗干扰性和可靠性。通常，高速通信信道的编译码的码长较长，其编译码算法具有较高的计算和存储复杂度，对于编译码算法，由于为保证高数据吞吐率，采用了多核处理的方式。

FPGA可以通过软件修改编程的方式配置硬件电路功能，极大提高了电子系统设计的灵活性和通用性，因此被广泛应用于航天、工控、医疗、通信等各个领域。SRAM型FPGA由于其可重构性、高逻辑密度和高性能越来越多地被应用在空间应用中。然而由于其本身所采用的SRAM工艺结构特性，在太空等辐照环境下极易受电离辐射粒子影响而发生单粒子翻转效应(Single Event Upset,SEU)，导致FPGA中的存储单元发生位翻转。带来的后果可能是程序执行错误、计算结果出错、或者导致系统不稳定甚至崩溃。针对此问题，国内外许多研究机构相继开展了抗SEU研究，提出了许多解决措施以提高系统的可靠性。其中，系统容错就是一种常用的解决方法。

为了解决SEU导致的系统功能问题，提高SRAM型FPGA上功能模块的可靠性，一般常用的数字系统容错技术主要是利用硬件冗余技术来实现。其中，二模冗余技术(DMR，DoubleModule Redundancy)和三模冗余技术(TMR，Triple Module Redundancy)是传统普遍运用的硬件冗余技术，但是DMR技术只能完成检测错误的能力，不能提供容错功能，一旦出现故障，则必须对模块进行一一检测，以确定出现故障的模块并进行替换。TMR技术则通过三个相同模块的输出进行投票表决来决定系统的输出，其可以容忍一个冗余电路出现故障而不影响系统的正常工作，但是TMR技术占用了较多的资源。因此，传统的DMR技术具有检错无法纠错的问题，而TMR技术虽然能检错纠错，但是占用资源过多，故此现有技术中存在的解决SEU的方法均无法满足既能检错纠错又不占用过多资源。

本发明针对高速通信编译码空间的容错问题，提出一种将DMR和TMR相结合的故障容错方法，通过自适应控制单元对多核的编译码核进行控制，实现动态D/TMR功能，能取得有效的节约资源的同时实现故障检错及纠错。

具体的，本实施例公开的方法及系统，通过先设置编译码核包括：DMR编译码资源池和TMR编译码资源池，其中，DMR编译码资源池内的各个编译码核用于以DMR技术对数据进行编译码，TMR编译码资源池内的各个编译码核用于以TMR技术对数据进行编译码。由于DMR模式占用资源比TMR模式占用资源低，因此系统首先默认设置DMR模式为各个编译码核的开机运行模式，同时利用DMR技术对各个链路是否出现故障进行检测，当检测到某一个或多个链路出现问题时，则触发出现故障的链路切换成TMR模式，由TMR资源池中编译码核利用TMR技术对出现故障的链路进行编译码，从而实现了以DMR模式和TMR模式相结合的方式对故障链路的检错和纠错。

需要注意的是，上述应用场景仅是为了便于理解本发明而示出，本发明的实施方式在此方面不受任何限制。相反，本发明的实施方式可以应用于适用的任何场景。

下面结合附图，详细说明本发明的各种非限制性实施方式。

示例性方法

参见图1，本实施例提供了一种数据编译码的故障容错方法，本实施例提供的方法应用于高速通信系统。结合图2所示，该高速通信系统包括：发送端基带处理系统和接收端基带处理系统。发送端基带处理系统包括：组帧处理单元、编码处理单元、调制处理单元和自适应控制单元。接收端基带处理系统包括：解帧处理单元、译码处理单元、解调处理单元和自适应控制单元。可以想到的是，当自适应控制单元分别应用到发送段和接收端时由于编译码功能的不用，其接入接口会有区别。

在一种实施方式中，高速通信系统的编译码处理单元基于SRAM型FPGA实现，编码处理单元的编译码器为多核处理，以匹配高速系统吞吐率，假设所需要的编译码核为n核。自适应控制单元用于根据编译码判决结果控制数据接口和数据路径，该模块用于错误监测、自主配置编译码核、数据流配置。

编译码核包括：DMR编译码资源池和TMR编译码资源池；所述DMR编译码资源池和所述TMR编译码资源池内含有多个编译码核；其中，各个编译码核均为单核。可以想到的是，对编译码的可靠性要求越高，则需配置的编译码核越多、可配置TMR编译码资源池的数量越大，分配到编译码的资源越多。编译码核的运行状态包括：DMR模式、TMR模式和BASE模式，且各个编译码核均为单核。其中，所述DMR模式为编译码核以DMR技术运行进行数据编译码、TMR模式为编译码核以TMR技术运行进行数据编译码，而BASE模式为利用BASE技术对数据进行编译码。

本实施例所公开的方法应用于发送端和接收端基带处理系统内的自适应控制单元，以实现对编译码的数据处理控制，具体的，所述方法包括：

步骤S100、当编译码核配置为DMR模式时，判断各个DMR链路中是否含有数据比对是否不一致的DMR链路；

首先，系统初始化上电时，默认编译码核配置为DMR模式，则在DMR模式下各个数据处理链路均配置一个双模冗余，作数据比对输出，并对各个处理链路中是否出现数据对比不一致的事件进行检测。

步骤S200、若各个DMR链路中含有数据比对不一致的DMR链路，则触发数据比对不一致的DMR链路进入TMR模式。

当上述步骤中检测到DMR链路中出现一个或多个数据比对不一致的链路时，则触发控制出现数据比对不一致的DMR链路切换成TMR模式，从而实现了利用TMR模式对出错的链路进行纠错。

结合图3所示，系统开始上电后，数据首先输入至DMR编译码资源池中利用DMR技术进行编译码，且同时对编译码输出的数据进行对比，判断是否出现对比不一致的情况。经过二重表决后发现数据对比无误，则通过接口输出。当发现有链路出现数据比对不一致的情况时，则改路控制该出故障的链路进入TMR模式，在原有DMR链路的基础上，更改寄存器配置，使得在原DMR编译资源池的基础上增加了TMR编译资源池的使用，从仅使用DMR技术进行编译码扩展为使用DMR技术和TMR技术相结合的方式。

进一步的，所述触发数据比对不一致的DMR链路进入TMR模式的步骤之后，还包括：

实时监控编译码空闲内存是否低于预设内存值或数据比对不一致的链路个数是否超过预设个数；

若空闲内存低于预设内存值或数据比对不一致的链路个数超过预设个数，则控制处于TMR模式下的一个或多个链路进入BASE模式。

在具体实施时，是实时对当前系统内的编译码的资源占用情况进行监控，判断是否有足够的空闲资源，以及还实时对当前出现数据比对不一致的链路个数进行监控，若空闲资源低于预设内存值或者出现故障的链路个数多于预设个数，则控制出现故障的链路进入BASE模式，则当前系统中编译码核的运行状态为DMR、TMR和BASE模式三种模式同时存在。

当系统链路出现较多故障，导致无法满足DMR模式及TMR模式时，或者当系统资源有限的时候，系统链路进入BASE模式，即链路中不带有冗余，仅保证基本的通信功能，从而实现自适应控制模块能根据判据使各编译码链路实现DMR、TMR和BASE模式的，对自适应控制模块采用TMR模式输出资源配置信息结果，输出的资源配置信息写入寄存器，并采用汉明编码技术产生校验信息位，读取配置信息的时候通过汉明译码进行纠错。

在BASE模式下，无法保证编译码结果完全正确，但能保证系统正常工作，并且自适应控制逻辑会标记出错的编译码核及未出错的编译码核，再重新规划系统所需的最小数量的编译码核(每一路均无冗余)，实现系统最小功能。

进一步的，所述当编译码核配置为DMR模式时，判断各个DMR链路中是否含有数据比对是否不一致的DMR链路的步骤之前，还包括：

设置系统初始化上电时编译码核配置的运行状态固定为DMR模式。

在系统初始运行时，先默认使用DMR模式进行数据编译码，以节省资源，同时也方便对出现故障的链路进行检测，当DMR模式下出现了有故障的链路，再利用TMR模式进行纠错，提高了编译码的可靠性。

进一步的，所述触发数据比对不一致的DMR链路进入TMR模式的步骤包括：

采用TMR模式生成资源配置寄存器信息并写入寄存器，同时按照汉明编码写入校验位。

当自适应控制单元控制各个编译码核进行编译码的同时，还生成寄存器信息，并按照汉明编码写入校验值，以便对其是否发生故障进行检验。

所述方法还包括：

当读取配置寄存器值进行编译码核的使能控制及数据流控制时，对配置寄存器的校验值进行验证，如果发现错误则将纠正后的数据写入寄存器中。本步骤为实现在发生寄存器汉明纠错时会同时将正确的数据进行回写，纠正已发生的寄存器错误，消除错误状态的累积。

下面结合图4和图5对本发明实施例的具体应用实施例做进一步的说明。

本发明的数据处理流程由自适应控制单元来控制，其实现框图如图4和图5所示，具有优先级最高的可靠性。自适应控制单元工作TMR冗余备份下。本发明的具体实现步骤如下：

步骤1：系统初始化上电，默认的编译码核配置为DMR模式，即所有编译码核处理均配置一个双模冗余，作数据比对输出；

步骤2：当其中一路或多路DMR链路出现数据比对不一致的情况下，改路DMR链路触发进入TMR模式，在原有链路的DMR的基础上，更改控制寄存配置，使原有的DMR系统再加上可配置TMR系统里的一个或多个编译码核，扩展为TMR系统；

步骤3：当系统出现资源紧张，或出错的路数太多导致无法采用TMR的情况，则DMR链路进入BASE模式，在该BASE模式下，自适应控制逻辑会标记出错的编译码核及未出错的编译码核，再重新规划系统所需的最小数量的编译码核(每一路均为单核，无冗余)，该BASE模式下不能实现所有通路的纠检错，但是能够实现系统最小功能；

步骤4：自适应控制单元规划出编译码核使用情况后，生成寄存器信息并写入寄存器，同时按照汉明编码写入校验位，当读取配置寄存器值进行编译码核的使能控制及数据流控制时，会校验配置寄存器的值，如果发现错误会再次将纠正后的数据写入寄存器中。

与现有技术相比，本发明实施例具有以下优点：

1.编译码算法中的多核处理技术与DMR及TMR技术相融合，规避了DMR只能检错而不能纠错的问题，也相比传统的TMR系统节约了更多的资源；

2.本发明中的自适应控制单元能够在线灵活规划编译码处理的可靠性及资源占用，实现了实时在线的资源重构，不用通过地面发出指令控制卫星设备；

3.本发明中的自适应控制单元通过加入TMR冗余和汉明EDAC纠检错相结合，有效提高自适应控制单元的可靠性，保证系统控制模块可靠性优先级最高；

4.本发明中的自适应控制单元的汉明纠检错功能具有错误回写功能，能消除寄存器的累积错误状态。

本发明实施例方法，基于SRAM型FPGA器件，采用新型D/TMR容错技术，用尽量少的资源成本来实现高可靠性数据编译码的故障容错方法。

设备示例

第二方面，本实施例还公开了一种数据编译码的故障容错系统，编译码核的运行状态包括：DMR模式和TMR模式；

所述系统包括：

数据比对模块，用于当编译码核配置为DMR模式时，判断各个DMR链路中是否含有数据比对是否不一致的DMR链路；其功能如步骤S100所述。

第一切换模块，用于当各个DMR链路中含有数据比对不一致的DMR链路时，触发数据比对不一致的DMR链路进入TMR模式，其功能如步骤S200所述。

进一步的，所述编译码核的运行状态还包括：BASE模式；

所述系统还包括：

状态监控模块，用于实时监控编译码空闲内存是否低于预设内存值或数据比对不一致的链路个数是否超过预设个数；

第二切换模块，用于当监控到空闲内存低于预设内存值或数据比对不一致的链路个数超过预设个数时，则控制处于TMR模式下的一个或多个链路进入BASE模式。

进一步的，所述第一切换模块和第二切换模块均包括：信息保存单元；

所述信息保存单元，用于将生成的寄存器信息并写入寄存器，同时按照汉明编码写入校验位。

所述系统还包括：

纠正回写模块，用于当读取配置寄存器值进行编译码核的使能控制及数据流控制时，对配置寄存器的校验值进行验证，若验证出错则将纠正后的数据写入寄存器中。

第三方面，本实施例还公开了一种高速通信系统，结合图2所示，包括：发射端基带处理系统和接收端基带处理系统；所述发射端基带处理系统和接收端基带处理系统均设置有自适应控制单元；

所述自适应控制单元，用于根据所述的数据编译码的故障容错方法进行发射端基带处理系统和接收端基带处理系统的数据编译码。

根据本发明实施方式提供的方法，通过将编译码核设置为包含DMR编译码资源池和TMR编译码资源池两个部分，则编译码核的运行状态可以包括：DMR模式和TMR模式；默认编译码核的配置为DMR模式，并对DMR模式下各个链路中的数据是否一致进行判断，当有链路中出现数据不一致的情况时，则触发数据比对不一致的DMR链路进入TMR模式，从而实现以DMR和TMR相结合的方式对通信数据进行编译码，不仅解决了DMR技术只能检错而不能纠错的问题，并且比单独使用TMR技术节约了资源，提高了编译码处理的可靠性，保证了高速通信的顺利进行。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本发明的其它实施方案。本发明旨在涵盖本发明的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本发明的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本发明的真正范围和精神由权利要求指出。

应当理解的是，本发明并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本发明的范围仅由所附的权利要求来限制。

Claims (10)

1.一种数据编译码的故障容错方法，其特征在于，编译码核的运行状态包括：DMR模式和TMR模式；所述编译码核包括：DMR编译码资源池和TMR编译码资源池；所述DMR编译码资源池和所述TMR编译码资源池内含有多个编译码核；其中，各个编译码核均为单核；

所述方法包括：

当编译码核配置为DMR模式时，判断各个DMR链路中是否含有数据比对不一致的DMR链路；

若含有，则触发数据比对不一致的DMR链路进入TMR模式。

2.根据权利要求1所述的方法，其特征在于，所述编译码核的运行状态还包括：BASE模式；

所述触发数据比对不一致的DMR链路进入TMR模式的步骤之后，还包括：

实时监控编译码空闲内存是否低于预设内存值或数据比对不一致的链路个数是否超过预设个数；

若空闲内存低于预设内存值或数据比对不一致的链路个数超过预设个数，则控制处于TMR模式下的一个或多个链路进入BASE模式。

3.根据权利要求1所述的方法，其特征在于，所述当编译码核配置为DMR模式时，判断各个DMR链路中是否含有数据比对不一致的DMR链路的步骤之前，还包括：

设置系统初始化上电时编译码核配置的运行状态为DMR模式。

4.根据权利要求1-3任一项所述的方法，其特征在于，所述触发数据比对不一致的DMR链路进入TMR模式的步骤包括：

采用TMR模式生成资源配置寄存器信息并写入寄存器，同时按照汉明编码写入校验位。

5.根据权利要求4所述的方法，其特征在于，所述方法还包括：

当读取配置寄存器值进行编译码核的使能控制及数据流控制时，对配置寄存器的校验值进行验证，如果发现错误则将纠正后的数据写入寄存器中。

6.一种数据编译码的故障容错系统，其特征在于，编译码核的运行状态包括：DMR模式和TMR模式；所述编译码核包括：DMR编译码资源池和TMR编译码资源池；所述DMR编译码资源池和所述TMR编译码资源池内含有多个编译码核；其中，各个编译码核均为单核；

所述系统包括：

数据比对模块，用于当编译码核配置为DMR模式时，判断各个DMR链路中是否含有数据比对不一致的DMR链路；

第一切换模块，用于当各个DMR链路中含有数据比对不一致的DMR链路时，触发数据比对不一致的DMR链路进入TMR模式。

7.根据权利要求6所述的系统，其特征在于，所述系统还包括：

状态监控模块，用于实时监控编译码空闲内存是否低于预设内存值或数据比对不一致的链路个数是否超过预设个数；

第二切换模块，用于当监控到空闲内存低于预设内存值或数据比对不一致的链路个数超过预设个数时，则控制处于TMR模式下的一个或多个链路进入BASE模式。

8.根据权利要求7所述的系统，其特征在于，所述第一切换模块、第二切换模块包括：信息保存单元；

所述信息保存单元，用于将生成的资源配置寄存器信息写入寄存器，同时按照汉明编码写入校验位。

9.根据权利要求8所述的系统，其特征在于，所述系统还包括：

纠正回写模块，用于当读取配置寄存器值进行编译码核的使能控制及数据流控制时，对配置寄存器的校验值进行验证，若验证出错则将纠正后的数据写入寄存器中。

10.一种高速通信系统，其特征在于，包括：发射端基带处理系统和接收端基带处理系统；所述发射端基带处理系统和接收端基带处理系统均设置有自适应控制单元；

所述自适应控制单元，用于根据如权利要求1-5任一项所述的数据编译码的故障容错方法进行发射端基带处理系统和接收端基带处理系统的数据编译码控制。