CN115422118A - 一种基于共享内存的电力电子变压器监控系统 - Google Patents

Abstract

本发明提供一种基于共享内存的电力电子变压器通信系统，包括：通讯主板和上位机；通讯主板包括：FPGA芯片、DSP芯片、DPRAM芯片以及ARM芯片；FPGA模块与DSP芯片通信连接，FPGA模块获取设备运行数据，并将设备运行数据传输给DSP芯片；DSP芯片通过DPRAM芯片与ARM芯片通信连接，DSP芯片将获取的设备运行数据传输给ARM芯片；ARM芯片通过UDP协议将设备运行数据传输给上位机，对设备进行监控。系统保证设备运行数据传输的准确性和及时性，还能提高传输的速度，实现上位机命令的实时下发与设备参数信息的实时显示，保证设备运行数据能够实时性传输并监控，保证电力系统运行的可靠性和稳定性。

Description

一种基于共享内存的电力电子变压器监控系统

技术领域

本发明涉及通讯系统领域，具体涉及一种基于共享内存的电力电子变压器监控系统。

背景技术

随着信息技术和电子技术的不断发展，如今数字信号处理已经被广泛地运用到各行各业中，并发挥出良好的应用效果。电子设备的结构和功能日趋复杂，数据量越来越大，对实时性的要求越来越高。

现有技术中，多端口电力电子变压器需要能实现电压转变、电能路由、电气隔离和能量传输等功能，还需要实现无功补偿、谐波治理、能量管理等诸多功能。由于功能较多，数据量较大，目前的设备无法满足对设备运行数据的收、发以及处理，进而无法获取到设备运行的实时数据，难以对设备运行实现及时监控，也无法做到数据共享，监控人员也无法及时接收设备的状态信息，给电力系统的稳定运行造成了隐患。

发明内容

为了克服上述现有技术中的不足，本发明提供一种基于共享内存的电力电子变压器通信系统，系统合理利用各个芯片的性能，保证设备运行数据能够实时性传输并监控，保证电力系统运行的可靠性和稳定性。

电力电子变压器通信系统包括：通讯主板和上位机；

通讯主板包括：FPGA芯片、DSP芯片、DPRAM芯片以及ARM芯片；

FPGA模块与DSP芯片通信连接，FPGA模块获取设备运行数据，并将设备运行数据传输给DSP芯片；

DSP芯片通过DPRAM芯片与ARM芯片通信连接，DSP芯片将获取的设备运行数据传输给ARM芯片；

ARM芯片通过UDP协议将设备运行数据传输给上位机，对设备进行监控；

ARM芯片再将设备运行数据转换成GOOSE协议、MMS协议、电力-103规约、电力IEC104协议以及IEC61850协议，与终端设备进行通讯。

进一步需要说明的是，上位机配置有人机交互界面以及工业用组态王程序，实现实时显示ARM芯片传输的设备运行数据，向通讯主板发送遥控、遥调命令，并实时显示遥信参数信息和遥测参数信息；

上位机还对传输的设备运行数据进行监控，当超出阈值时，发出告警信息，记录操作信息以及告警信息；

上位机配置用户登录验证程序，对登录系统的用户身份进行验证。

进一步需要说明的是，上位机配置有服务端程序，服务端程序基于C/C++编程实现的可执行文件；

上位机接收远端后台下发的遥控、遥调命令，解析MMS报文；

还将上传的遥信以及遥测数据，封装成GOOSE报文；

上位机读取共享内存数据，按照预设的格式封装成UDP帧下发给ARM芯片，并解析ARM芯片上传的UDP帧，将数据写入到共享内存。

进一步需要说明的是，服务端程序读取日志配置文件，初始化mmslite库使用的日志输出系统，分配mmslite内所有对象内存，读取startup.cfg、datamap.cfg、datamapout.cfg、Filesvc.cfg,读取ied文件创建ied对象和测点映射，循环读取内存数据转换成对应的ied61850报文格式发出。

进一步需要说明的是，ARM芯片用于接收上位机下发的遥控、遥调UDP帧，解析之后将数据写入DPRAM芯片中进行储存；

ARM芯片还从DPRAM中读取遥信、遥测信息，封装成UDP帧上送给上位机；

ARM芯片通过网口接收上位机下发的网络包，在定时中断内送入FIFO，同时对与时间相关的变量进行自增处理；当中断处理的时间超过预设时长时，将中断清除；

ARM芯片还用于读取FIFO，取到数据帧之后，根据数据帧中的以太网类型进行不同的通信处理。

进一步需要说明的是，ARM芯片针对UDP帧进行处理，根据UDP帧数据中的功能码做后续处理；

如果是遥控、遥调命令，将数据拷贝到对应的地址，同时封装自定义的短帧，回送给上位机。

进一步需要说明的是，FPGA芯片通过EMIFA总线与DSP芯片通信连接，FPGA芯片通过系统中的EMIFA总线对DSP芯片进行控制；

FPGA芯片连接有寄存器，寄存器实现与FPGA芯片进行数据交互；

FPGA芯片控制通讯主板上的D/A转换芯片，分配D/A转换芯片与其他接口板的片选信号。

进一步需要说明的是，DSP芯片用于把程序和数据空间分开，同时解析控制指令和设备运行数据，并进行处理；

DSP芯片连接有RAM，DSP芯片用于逻辑判断和算法处理，还从DPRAM芯片中获取并处理遥控数据和遥调数据。

进一步需要说明的是，DSP芯片上电复位后，对通讯主板的元件进行初始化，包括外设使能配置、GPIO管脚复用配置、GPIO管脚初始设置、DSP中断初始化、UPP初始化、UART初始化、Timer初始化、使用的变量初始化、EMIFA初始化工作；

之后对参数进行设置以及对喂狗信号进行下发；

进入到主循环；

主循环是对数据的接收和处理，数据接收包括通过UPP和EMIFA读取FPGA芯片内寄存数据以及通过DSP芯片从DPRAM芯片读取上位机下发的遥控、遥调数据。

进一步需要说明的是，共享内存根据通讯点表中的库文件配置，共享内存储存包括遥测数据、遥信数据、遥控数据、定值组数据，共享内存通过接口函数写入采集数据，服务端程序根据模型文件和映射文件获取写入的数据并转成所需要类型的通讯数据输出；

共享内存分两个区域，AI区和DI区，AI区表示模拟量类型，DI区表示数字量类型，由group和no组成内存位置；

共享内存配置抽屉储存区，每个抽屉储存区具有独立的编号，每个抽屉储存区存放一个数据，不同的程序从抽屉储存区里获取数据或者往抽屉储存区存放数据。

从以上技术方案可以看出，本发明具有以下优点：

本发明提供的基于共享内存的电力电子变压器通信系统，基于通讯主板的FPGA芯片、DSP芯片、DPRAM芯片以及ARM芯片与上位机通信，实现了存储数据的共享，并合理利用各个芯片的性能，保证设备运行数据能够实时性传输并监控，保证电力系统运行的可靠性和稳定性。

系统的上位机了人机交互界面以及工业用组态王程序，实现实时显示ARM芯片传输的设备运行数据，也就是上位机以简洁形象的图形化界面方便人员使用，具有良好的交互性和可操作性。

附图说明

为了更清楚地说明本发明的技术方案，下面将对描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为基于共享内存的电力电子变压器通信系统示意图；

图2为基于共享内存的电力电子变压器通信系统实施例示意图；

图3为服务端程序的对时流程图；

图4为DPRAM芯片数据处理及上传流程图；

图5为基于共享内存的电力电子变压器通信系统实现过程流程图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

如图1和2所示，本发明提供一种基于共享内存的电力电子变压器通信系统中所提供的图示仅以示意方式说明本发明的基本构想，本发明可以基于人工智能技术对电力电子变压器数据进行获取和处理。其中，人工智能(Artificial Intelligence，AI)是利用数字计算机或者数字计算机控制的机器模拟、延伸和扩展人的智能，感知环境、获取知识并使用知识获得最佳结果的理论、方法、技术及应用装置。

本发明提供的基于共享内存的电力电子变压器通信系统包括：通讯主板和上位机；

通讯主板应用于一个或者多个终端机中，所述终端机是一种能够按照事先设定或存储的指令，自动进行数值计算和/或信息处理的设备，其硬件包括但不限于微处理器、专用集成电路(Application Specific Integrated Circuit，ASIC)、可编程门阵列(Field－Programmable Gate Array，FPGA)、数字处理器(Digital Signal Processor，DSP)、嵌入式设备等。

作为本发明中的通讯主板包括：FPGA芯片、DSP芯片、DPRAM芯片以及ARM芯片；

通讯主板还可以包括但不限于互联网、广域网、城域网、局域网、虚拟专用网络(Virtual Private Network，VPN)等。

其中，FPGA模块与DSP芯片通信连接，FPGA模块获取设备运行数据，并将设备运行数据传输给DSP芯片；DSP芯片通过DPRAM芯片与ARM芯片通信连接，DSP芯片将获取的设备运行数据传输给ARM芯片；ARM芯片通过UDP协议将设备运行数据传输给上位机，对设备进行监控；ARM芯片再将设备运行数据转换成GOOSE协议、MMS协议、电力-103规约、电力IEC104协议以及IEC61850协议，与终端设备进行通讯。

FPGA模块获取的设备运行数据包括：主控插件数据、AD插件数据、开入开出插件数据、光纤输入插件数据以及光纤输出插件数据。

这样，本发明基于FPGA芯片、DSP芯片、DPRAM芯片、ARM芯片和上位机的共享内存组成了系统的通讯架构。系统支持GOOSE协议、MMS协议、电力-103规约、电力IEC104协议以及IEC61850协议等多种变电站协议，在保证大量数据传输正确性的同时提高了传输的速度，能够实现上位机命令的实时下发与设备参数信息的实时显示，保证设备的实时性、可靠性、稳定性、灵活性，解决设备运行过程中大量数据的收、发、处理的问题。

对于上位机来讲，上位机配置有人机交互界面以及工业用组态王程序，实现实时显示ARM芯片传输的设备运行数据，也就是上位机以简洁形象的图形化界面方便人员使用，具有良好的交互性和可操作性。

上位机还向通讯主板发送遥控、遥调命令，并实时显示遥信参数信息和遥测参数信息；上位机还对传输的设备运行数据进行监控，当超出阈值时，发出告警信息，记录操作信息以及告警信息；上位机配置用户登录验证程序，对登录系统的用户身份进行验证。

上位机在接收设备运行数据时，可以根据接收到的IP地址，将对应设备运行数据进行归档存储；构建设备运行数据的状态图，实时对设备运行状态的监控；

上位机具有操作界面，使监控人员在系统中添加未储存，或未进行配置的数据；或对已储存的状态数据进行修改，或删除；还基于局域网，或广域网实时向终端发送控制信息指令，获取状态信息，对获取的状态信息与预设阈值进行比对，得到当前状态信息；预测当前设备运行数据的趋势，形成柱状图，或曲线图，供监控人员参考使用；

跟踪收集每个设备的设备运行数据，实现数据共享数据，形成相同类别的设备运行数据之间的状态比对趋势图，比对状态图；对每个设备的设备运行数据，在每天，每周、每月、每季度进行趋势显示。

作为本发明的一种实施例，上位机配置有服务端程序，服务端程序基于C/C++编程实现的可执行文件；上位机接收远端后台下发的遥控、遥调命令，解析MMS报文；还将上传的遥信以及遥测数据，封装成GOOSE报文；上位机读取共享内存数据，按照预设的格式封装成UDP帧下发给ARM芯片，并解析ARM芯片上传的UDP帧，将数据写入到共享内存。

其中，服务端程序读取日志配置文件，初始化mmslite库使用的日志输出系统，分配mmslite内所有对象内存，读取startup.cfg、datamap.cfg、datamapout.cfg、Filesvc.cfg,读取ied文件创建ied对象和测点映射，循环读取内存数据转换成对应的ied61850报文格式发出。

上位机的服务端程序的对时功能如附图3所示，通过对时功能保证上位机和通讯主板的时间一致，避免出现时间不同步的问题，进而影响设备的正常运行。

对于本发明的共享内存来讲，共享内存根据通讯点表中的库文件及上位机说明开发驱动，包括遥测数据、遥信数据、遥控数据、定值组数据等，再通过接口函数往共享内存写入采集数据，通讯服务端会根据模型文件和映射文件获取写入的数据并转成所需要类型的通讯数据输出。共享内存分两个区域，AI区如表一所示，以及DI区如表二所示，AI区表示模拟量类型，DI区表示数字量类型，由group和no组成内存位置(group，no)，不通的程序可以访问同一个内存位置来实现数据共享。共享内存类似抽屉，每个抽屉都有自己单独的编号，每个抽屉可以存放一个数据，不同的程序可以从抽屉里获取数据或者往抽屉存放数据。

表一

表二

本发明涉及的ARM芯片用于接收上位机下发的遥控、遥调UDP帧，解析之后将数据写入DPRAM芯片中进行储存；ARM芯片还从DPRAM中读取遥信、遥测信息，封装成UDP帧上送给上位机；ARM芯片通过网口接收上位机下发的网络包，在定时中断内送入FIFO，同时对与时间相关的变量进行自增处理；当中断处理的时间超过预设时长时，将中断清除；ARM芯片还用于读取FIFO，取到数据帧之后，根据数据帧中的以太网类型进行不同的通信处理。

ARM芯片针对UDP帧进行处理，根据UDP帧数据中的功能码做后续处理；如果是遥控、遥调命令，将数据拷贝到对应的地址，同时封装自定义的短帧，回送给上位机。

ARM芯片还从DPRAM芯片中读取数据，封装对应的协议头，发送给上位机。具体的工作流程如附图4所示。

本发明的DPRAM芯片是双端口存储器，是大容量的数据存储单元，双口RAM是在一个SRAM存储器上具有两套完全独立的数据线、地址线和读写控制线，并允许两个独立的系统同时对该存储器进行随机性的访问。一个存储器配备两套独立的地址、数据和控制线，允许两个独立的CPU或控制器同时异步地访问存储单元。作为DSP芯片和ARM芯片交互的中间芯片，可以实现存储数据的共享。

本发明的FPGA芯片的功能主要有两个，一个是通过EMIFA总线跟DSP芯片进行通讯，通过系统中所拥有的EMIFA总线，对DSP芯片的硬件部分行控制，在FPGA芯片里面设置的寄存器，相当于通过不同的地址和读写控制信号来读写对应的控制器，从而DSP芯片硬件部分可以实现与FPGA芯片硬件部分的即时数据交互活动；另一个是跟其他端口的控制器通信，通讯主板上的光纤头插的是端口控制器间的互联光纤，用于控制器间数据交换，走的协议是个比较简单的协议，类似于UART协议，互联光纤接收的信息对应地更新到寄存器里，DSP芯片通过EMIF就可以读取这些信息。除此以外，FPGA芯片还可以控制主板上的D/A转换芯片，分配D/A转换芯片与其他接口板的片选信号。

如图5所示，本发明的DSP芯片，是一种特别适合于进行数字信号处理运算的微处理器，主要应用是实时快速地实现各种数字信号处理算法。它可以把程序和数据空间分开，同时访问指令和数据，片内具有快速RAM，可以通过独立的数据总线同时访问，具有低开销或无开销循环及跳转的硬件支持，可以快速地进行中断处理和硬件的I/O支持。在本架构中，DSP芯片作为核心，主要负责逻辑判断和算法处理，需要处理的遥控、遥调数据通过DMA从DPRAM中获取，互联光纤接收的信息通过EMIF从FPGA芯片内存中读取。在本架构中的DSP芯片的主要工作流程如图4所示，在DSP芯片上电复位后，首先对主要的外围设备进行初始化，包括外设使能配置、GPIO管脚复用配置、GPIO管脚初始设置、DSP芯片中断初始化、UPP初始化、UART初始化、Timer初始化、使用的变量初始化、EMIFA初始化等工作。之后对参数进行设置以及对喂狗信号进行下发。然后进入到主循环内。主循环里是对数据的接收和处理，数据接收包括通过UPP和EMIFA读取FPGA芯片内寄存数据以及通过从DPRAM读取上位机下发的遥控、遥调数据。数据的处理包括开关的分合闸、分合闸结果检查、断路器顺控、运行模式选择、模块解锁闭锁、高低电压穿越、参数修改等算法处理。

本发明提供的基于共享内存的电力电子变压器通信系统中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。

基于共享内存的电力电子变压器通信系统的附图中所示的方框图仅仅是功能实体，不一定必须与物理上独立的实体相对应。即，可以采用软件形式来实现这些功能实体，或在一个或多个硬件模块或集成电路中实现这些功能实体，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。

本发明提供的基于共享内存的电力电子变压器通信系统中，应该理解到，所揭露的系统、装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另外，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口、装置或单元的间接耦合或通信连接，也可以是电的，机械的或其它的形式连接。

本发明提供的基于共享内存的电力电子变压器通信系统可以以一种或多种程序设计语言的任意组合来编写用于执行本公开操作的程序代码，所述程序设计语言包括面向对象的程序设计语言—诸如Java、C++等，还包括常规的过程式程序设计语言—诸如“C”语言或类似的程序设计语言。程序代码可以完全地在用户计算设备上执行、部分地在用户设备上执行、作为一个独立的软件包执行、部分在用户计算设备上部分在远程计算设备上执行、或者完全在远程计算设备或服务器上执行。在涉及远程计算设备的情形中，远程计算设备可以通过任意种类的网络，包括局域网(LAN)或广域网(WAN)，连接到用户计算设备，或者，可以连接到外部计算设备(例如利用因特网服务提供商来通过因特网连接)。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种基于共享内存的电力电子变压器通信系统，其特征在于，包括：通讯主板和上位机；

通讯主板包括：FPGA芯片、DSP芯片、DPRAM芯片以及ARM芯片；

FPGA模块与DSP芯片通信连接，FPGA模块获取设备运行数据，并将设备运行数据传输给DSP芯片；

DSP芯片通过DPRAM芯片与ARM芯片通信连接，DSP芯片将获取的设备运行数据传输给ARM芯片；

ARM芯片通过UDP协议将设备运行数据传输给上位机，对设备进行监控；

ARM芯片再将设备运行数据转换成GOOSE协议、MMS协议、电力-103规约、电力IEC104协议以及IEC61850协议，与终端设备进行通讯。

2.根据权利要求1所述的基于共享内存的电力电子变压器通信系统，其特征在于，

上位机配置有人机交互界面以及工业用组态王程序，实现实时显示ARM芯片传输的设备运行数据，向通讯主板发送遥控、遥调命令，并实时显示遥信参数信息和遥测参数信息；

上位机还对传输的设备运行数据进行监控，当超出阈值时，发出告警信息，记录操作信息以及告警信息；

上位机配置用户登录验证程序，对登录系统的用户身份进行验证。

3.根据权利要求1所述的基于共享内存的电力电子变压器通信系统，其特征在于，

上位机配置有服务端程序，服务端程序基于C/C++编程实现的可执行文件；

上位机接收远端后台下发的遥控、遥调命令，解析MMS报文；

还将上传的遥信以及遥测数据，封装成GOOSE报文；

上位机读取共享内存数据，按照预设的格式封装成UDP帧下发给ARM芯片，并解析ARM芯片上传的UDP帧，将数据写入到共享内存。

4.根据权利要求3所述的基于共享内存的电力电子变压器通信系统，其特征在于，

服务端程序读取日志配置文件，初始化mmslite库使用的日志输出系统，分配mmslite内所有对象内存，读取startup.cfg、datamap.cfg、datamapout.cfg、Filesvc.cfg,读取ied文件创建ied对象和测点映射，循环读取内存数据转换成对应的ied61850报文格式发出。

5.根据权利要求1所述的基于共享内存的电力电子变压器通信系统，其特征在于，

ARM芯片用于接收上位机下发的遥控、遥调UDP帧，解析之后将数据写入DPRAM芯片中进行储存；

ARM芯片还从DPRAM中读取遥信、遥测信息，封装成UDP帧上送给上位机；

ARM芯片通过网口接收上位机下发的网络包，在定时中断内送入FIFO，同时对与时间相关的变量进行自增处理；当中断处理的时间超过预设时长时，将中断清除；

ARM芯片还用于读取FIFO，取到数据帧之后，根据数据帧中的以太网类型进行不同的通信处理。

6.根据权利要求5所述的基于共享内存的电力电子变压器通信系统，其特征在于，

ARM芯片针对UDP帧进行处理，根据UDP帧数据中的功能码做后续处理；

如果是遥控、遥调命令，将数据拷贝到对应的地址，同时封装自定义的短帧，回送给上位机。

7.根据权利要求1所述的基于共享内存的电力电子变压器通信系统，其特征在于，

FPGA芯片通过EMIFA总线与DSP芯片通信连接，FPGA芯片通过系统中的EMIFA总线对DSP芯片进行控制；

FPGA芯片连接有寄存器，寄存器实现与FPGA芯片进行数据交互；

FPGA芯片控制通讯主板上的D/A转换芯片，分配D/A转换芯片与其他接口板的片选信号。

8.根据权利要求1所述的基于共享内存的电力电子变压器通信系统，其特征在于，

DSP芯片用于把程序和数据空间分开，同时解析控制指令和设备运行数据，并进行处理；

DSP芯片连接有RAM，DSP芯片用于逻辑判断和算法处理，还从DPRAM芯片中获取并处理遥控数据和遥调数据。

9.根据权利要求1所述的基于共享内存的电力电子变压器通信系统，其特征在于，

DSP芯片上电复位后，对通讯主板的元件进行初始化，包括外设使能配置、GPIO管脚复用配置、GPIO管脚初始设置、DSP中断初始化、UPP初始化、UART初始化、Timer初始化、使用的变量初始化、EMIFA初始化工作；

之后对参数进行设置以及对喂狗信号进行下发；

进入到主循环；

主循环是对数据的接收和处理，数据接收包括通过UPP和EMIFA读取FPGA芯片内寄存数据以及通过DSP芯片从DPRAM芯片读取上位机下发的遥控、遥调数据。

10.根据权利要求3所述的基于共享内存的电力电子变压器通信系统，其特征在于，

共享内存根据通讯点表中的库文件配置，共享内存储存包括遥测数据、遥信数据、遥控数据、定值组数据，共享内存通过接口函数写入采集数据，服务端程序根据模型文件和映射文件获取写入的数据并转成所需要类型的通讯数据输出；

共享内存分两个区域，AI区和DI区，AI区表示模拟量类型，DI区表示数字量类型，由group和no组成内存位置；

共享内存配置抽屉储存区，每个抽屉储存区具有独立的编号，每个抽屉储存区存放一个数据，不同的程序从抽屉储存区里获取数据或者往抽屉储存区存放数据。

Images