CN115421027A - 芯片失效类型测试系统 - Google Patents
芯片失效类型测试系统 Download PDFInfo
- Publication number
- CN115421027A CN115421027A CN202211131152.6A CN202211131152A CN115421027A CN 115421027 A CN115421027 A CN 115421027A CN 202211131152 A CN202211131152 A CN 202211131152A CN 115421027 A CN115421027 A CN 115421027A
- Authority
- CN
- China
- Prior art keywords
- chip
- test
- tested
- power
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2868—Complete testing stations; systems; procedures; software aspects
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
- G01R29/08—Measuring electromagnetic field characteristics
- G01R29/0864—Measuring electromagnetic field characteristics characterised by constructional or functional features
- G01R29/0871—Complete apparatus or systems; circuits, e.g. receivers or amplifiers
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Environmental & Geological Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本申请提供了一种芯片失效类型测试系统,包括:检测装置,用于输出检测信号至待测芯片;处理装置,与检测装置通信连接,且与待测芯片通信电连接,处理装置用于至少控制检测信号的测试频率和测试功率以对待测芯片进行测试,并根据待测芯片在测试过程中的输出信号确定到待测芯片是否失效以及在失效情况下确定失效类型。该系统将处理装置与检测装置连接,通过处理装置至少控制检测信号的测试频率和测试功率以对待测芯片进行测试,并根据待测芯片在测试过程中的输出信号确定到待测芯片是否失效以及在失效情况下确定失效类型,实现芯片测试的自动化控制,进而解决了现有技术中无法自动识别区分芯片失效类型的问题。
Description
技术领域
本申请涉及集成电路技术领域,具体而言,涉及一种芯片失效类型测试系统。
背景技术
基于直接射频功率注入的集成电路电磁兼容抗扰度测试方法被发展成为标准(IEC62132-4)(International Electrotechnical Commission,国际电工委员会)的测试方法。测试标准IEC62132-4主要用于150KHz至1GHz(可拓展至更高的频率)的集成电路抗扰度测试。集成电路电磁兼容抗扰度测试分为辐射抗扰度和传导抗扰度两种测试方法,其中直接射频功率注入法是比较常用的传导抗扰度测试方法。
集成电路RF(Radio Frequency,射频)DPI(Direct Power Injection,直接功率注入)抗扰度测试方法如图1所示,根据DUT(Device Under Test,待测芯片)功能得出失效判据,在芯片待测引脚RF注入点上注入RF电磁干扰,使用示波器或其它DUT监控设备观察与测试相关的信号,并且使用前向注入功率来表征电磁抗扰度水平。同时该测试标准还给出了该测试方法的测试流程图,如图2所示,大致描述如下:开始测试,设置起始频率f=fstart,设置初始的注入功率值(该功率值由规定的最大功率值Pspecified决定,并分成若干个梯度功率值,由小往大按步进取值);开始注入功率,等待注入功率驻留时间结束;判断DUT是否发生失效或者是否达到规定的功率等级,如果否,则继续增加注入的功率值P;如果是,则停止注入,记录当前的频率点和功率值;判断当前频率点是否是终止频率点fstop,如果不是,则增加到下一个频率点继续上面的步骤;如果是,则结束测试。
整个测试流程的目的是找到每个规定的测试频率点的注入功率是否能达到规定功率值或者在发生失效的前一个注入功率值
但是,该测试系统,控制电脑是可选项,没有明确指出测试系统的实现是手动测试,半自动测试还是自动化测试等,这样RF信号源、RF放大器、定向耦合器、RF功率计和DUT监控设备都可能需要人工手动控制。另外,由于功率步进的设置,很有可能会出现DUT失效,且无法在下一个测试频率点开始之前恢复正常工作状态的情况,此时就必须暂停测试,手动去复位直流电源或激励源,然后才能重启测试。而整个测试即使是针对单个引脚进行测试也是一个耗时的过程,如果要进行手动干预测试,会大大增加测试时间,降低测试效率。并且该测试系统无法自动识别区分注入干扰导致的失效类型(IEC62132-1标准规定的失效类型分为A\B\C\D\E类,描述见下表1)
表1抗扰度测试失效类型定义
因此,亟需一种可以实现自动识别区分芯片失效类型的芯片测试系统。
在背景技术部分中公开的以上信息只是用来加强对本文所描述技术的背景技术的理解,因此,背景技术中可能包含某些信息,这些信息对于本领域技术人员来说并未形成在本国已知的现有技术。
发明内容
本申请的主要目的在于提供一种芯片失效类型测试系统,以解决现有技术中无法自动识别区分芯片失效类型的问题。
为了实现上述目的,根据本申请的一个方面,提供了一种芯片失效类型测试系统,包括检测装置以及处理装置,其中,所述检测装置用于输出检测信号至待测芯片;所述处理装置与所述检测装置通信连接,且与所述待测芯片电连接,所述处理装置用于至少控制所述检测信号的测试频率和测试功率以对所述待测芯片进行测试,并根据所述待测芯片在所述测试过程中的输出信号确定所述待测芯片是否失效以及在失效情况下,确定失效类型。
进一步地,所述系统还包括电源装置,所述电源装置包括第一直流电源和第二直流电源,所述第一直流电源和所述第二直流电源分别与所述处理装置通信连接,且与所述待测芯片电连接,所述第一直流电源用于为所述待测芯片供电,所述第二直流电源用于控制所述待测芯片复位。
进一步地,所述处理装置包括处理器和监控装置,其中,所述处理器用于至少控制所述检测信号的所述测试频率和所述测试功率以对所述待测芯片进行所述测试,并在失效情况下,确定所述失效类型;所述监控装置与所述处理器通信连接,用于根据所述待测芯片在所述测试过程中的输出信号确定所述待测芯片是否失效。
进一步地,所述处理装置用于至少控制所述检测信号的测试频率和测试功率以对所述待测芯片进行测试,并根据所述待测芯片在所述测试过程中的输出信号确定所述待测芯片是否失效以及在失效情况下确定失效类型,包括:获取频率区间和功率区间,所述频率区间以及所述功率区间是根据所述待测芯片确定的;依次对所述待测芯片进行至少一组所述测试,且一组所述测试中的所述测试频率相同,在所述测试有多组的情况下,任意两组所述测试的所述测试频率不同,一组所述测试中,多次所述测试的所述测试功率为所述功率区间中由小到大的多个功率;在确定所述待测芯片失效的情况下,控制所述检测装置停止向所述待测芯片输入所述检测信号,并根据预定动作和预定时间后所述待测芯片的所述输出信号,确定所述失效类型。
进一步地,所述处理装置用于至少控制所述检测信号的测试频率和测试功率以对所述待测芯片进行测试,并根据所述待测芯片在所述测试过程中的输出信号确定所述待测芯片是否失效以及在失效情况下确定失效类型,还包括:第一确定步骤,在确定所述待测芯片未失效的情况下,确定当前组的所述测试中的所述测试功率的最大值是否小于功率阈值;第一控制步骤,在所述测试功率的最大值小于所述功率阈值的情况下,控制所述测试功率增加第一预定步长以对所述待测芯片进行所述测试,并根据所述待测芯片的所述输出信号确定所述待测芯片是否失效;第二确定步骤,在所述待测芯片失效的情况下,控制所述检测装置停止向所述待测芯片输入所述检测信号,并根据所述预定动作和所述预定时间后所述待测芯片的所述输出信号,确定所述失效类型;在所述待测芯片未失效的情况下,重复执行所述第一控制步骤,直至所述测试功率达到所述功率阈值。
进一步地,所述处理装置用于至少控制所述检测信号的测试频率和测试功率以对所述待测芯片进行测试,并根据所述待测芯片在所述测试过程中的输出信号确定所述待测芯片是否失效以及在失效情况下确定失效类型,还包括:第三确定步骤,在确定所述失效类型的情况下,确定当前组的所述测试中的所述测试频率的最大值是否小于频率阈值;第二控制步骤,在所述测试频率的最大值小于所述频率阈值的情况下,控制所述测试频率增加第二预定步长以对所述待测芯片进行至少一组所述测试,且一组所述测试中的所述测试频率相同,一组所述测试中,多次所述测试的所述测试功率为所述功率区间中由小到大的多个功率,并根据所述待测芯片的所述输出信号确定所述待测芯片是否失效;第四确定步骤,在所述待测芯片失效的情况下,控制所述检测装置停止向所述待测芯片输入所述检测信号,并根据所述预定动作和所述预定时间后所述待测芯片的所述输出信号,确定所述失效类型;重复执行所述第二控制步骤,直至所述测试频率达到所述频率阈值。
进一步地,根据预定动作和预定时间后所述待测芯片的所述输出信号,确定所述失效类型,包括:在第一预定动作和第一预定时间后,所述监控装置获取所述待测芯片的所述输出信号,所述第一预定动作为控制所述监控装置复位;在所述监控装置根据所述输出信号确定所述待测芯片正常的情况下,所述处理器确定所述失效类型为第一失效类型;在所述监控装置根据所述输出信号确定所述待测芯片异常的情况下,根据第二预定动作和第二预定时间后,获取所述待测芯片的输出信号并确定所述失效类型,所述第二预定动作为控制所述待测芯片复位,并控制所述监控装置复位。
进一步地,根据第二预定动作和第二预定时间后,获取所述待测芯片的输出信号并确定所述失效类型,包括:在所述第二预定动作和所述第二预定时间后,所述监控装置获取所述待测芯片的所述输出信号;在所述监控装置根据所述输出信号确定所述待测芯片正常的情况下,所述处理器确定所述失效类型为第二失效类型;在所述监控装置根据所述输出信号确定所述待测芯片异常的情况下,根据第三预定动作和第三预定时间后,获取所述待测芯片的输出信号并确定所述失效类型,所述第三预定动作为控制所述待测芯片重新上电,并控制所述监控装置复位。
进一步地,根据第三预定动作和第三预定时间后,获取所述待测芯片的输出信号并确定所述失效类型,包括:在所述第三预定动作和所述第三预定时间后,所述监控装置获取所述待测芯片的所述输出信号;在所述监控装置根据所述输出信号确定所述待测芯片正常的情况下,所述处理器确定所述失效类型为第三失效类型;在所述监控装置根据所述输出信号确定所述待测芯片异常的情况下,所述处理器确定所述失效类型为第四失效类型。
进一步地,所述检测装置包括射频信号源、射频放大器以及功率计,其中,所述射频信号源用于产生射频干扰信号;所述射频放大器与所述射频信号源电连接,用于对所述射频干扰信号进行功率放大,并对放大后的所述射频干扰信号进行分离,得到前向功率信号和反射功率信号,其中,所述前向功率信号为所述检测信号;所述功率计与所述射频放大器电连接,用于测量所述前向功率信号的功率。
进一步地,所述系统还包括测试板,所述测试板包括所述检测信号注入点和隔直电容,所述检测信号注入点的一端与所述检测装置电连接,所述隔直电容的一端与所述检测信号注入点的另一端电连接,另一端与所述待测芯片电连接,所述隔直电容的另一端通过隔直电容与所述待测芯片电连接,所述待测芯片位于所述测试板上。
应用本申请的技术方案,所述芯片失效类型测试系统,包括检测装置以及处理装置,其中,所述检测装置用于输出检测信号至待测芯片;所述处理装置与所述检测装置通信连接,且与所述待测芯片通信电连接,所述处理装置用于至少控制所述检测信号的测试频率和测试功率以对所述待测芯片进行测试,并根据所述待测芯片在所述测试过程中的输出信号确定到所述待测芯片是否失效以及在失效情况下确定失效类型。该系统将处理装置与检测装置连接,通过处理装置至少控制所述检测信号的测试频率和测试功率以对所述待测芯片进行测试,并根据所述待测芯片在所述测试过程中的输出信号确定到所述待测芯片是否失效以及在失效情况下确定失效类型,实现芯片测试的自动化控制,进而解决了现有技术中无法自动识别区分芯片失效类型的问题。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解,本申请的示意性实施例及其说明用于解释本申请,并不构成对本申请的不当限定。在附图中:
图1示出了现有技术中的一种芯片失效类型测试系统;
图2示出了现有技术中的芯片失效类型测试流程图;
图3示出了本申请的一种典型实施例的芯片失效类型测试系统;
图4示出了本申请的一种实施例的芯片失效类型测试系统;
图5示出了本申请的一种实施例的芯片失效类型测试流程图。
其中,上述附图包括以下附图标记:
10、检测装置;20、处理装置;30、待测芯片;40、电源装置;101、射频信号源;102、射频放大器;103、功率计;201、处理器;202、监控装置。
具体实施方式
应该指出,以下详细说明都是例示性的,旨在对本申请提供进一步的说明。除非另有指明,本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。
需要注意的是,这里所使用的术语仅是为了描述具体实施方式,而非意图限制根据本申请的示例性实施方式。如在这里所使用的,除非上下文另外明确指出,否则单数形式也意图包括复数形式,此外,还应当理解的是,当在本说明书中使用术语“包含”和/或“包括”时,其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
应该理解的是,当元件(诸如层、膜、区域、或衬底)描述为在另一元件“上”时,该元件可直接在该另一元件上,或者也可存在中间元件。而且,在说明书以及权利要求书中,当描述有元件“连接”至另一元件时,该元件可“直接连接”至该另一元件,或者通过第三元件“连接”至该另一元件。
正如背景技术所介绍的,现有技术中无法自动识别区分芯片失效类型,为了解决如上问题,本申请提出了一种芯片失效类型测试系统。
本申请的一种典型的实施例中,提供了一种芯片失效类型测试系统,如图3所示,包括检测装置10以及处理装置20,其中,上述检测装置10用于输出检测信号至待测芯片30;上述处理装置20与上述检测装置10通信连接,且与上述待测芯片30电连接,上述处理装置20用于至少控制上述检测信号的测试频率和测试功率以对上述待测芯片30进行测试,并根据上述待测芯片在上述测试过程中的输出信号确定上述待测芯片是否失效以及在失效情况下,确定失效类型。
上述芯片失效类型测试系统,包括检测装置以及处理装置,其中,上述检测装置用于输出检测信号至待测芯片;上述处理装置与上述检测装置通信连接,且与上述待测芯片通信电连接,上述处理装置用于至少控制上述检测信号的测试频率和测试功率以对上述待测芯片进行测试,并根据上述待测芯片在上述测试过程中的输出信号确定到上述待测芯片是否失效以及在失效情况下确定失效类型。该系统将处理装置与检测装置连接,通过处理装置至少控制上述检测信号的测试频率和测试功率以对上述待测芯片进行测试,并根据上述待测芯片在上述测试过程中的输出信号确定到上述待测芯片是否失效以及在失效情况下确定失效类型,实现芯片测试的自动化控制,进而解决了现有技术中无法自动识别区分芯片失效类型的问题。
实际应用中,上述芯片失效类型测试系统可以应用在集成电路电磁兼容测试分析中,在上述待测芯片的引脚上注入RF电磁干扰,即上述处理装置控制上述检测信号的测试频率和测试功率对待测芯片进行测试,根据上述待测芯片在上述测试过程中的输出信号确定到上述待测芯片是否失效,以及在失效情况下确定失效类型,上述测试功率为前向注入功率,用来表征电磁抗扰度水平。
本申请的一种实施例中,如图4所示,上述系统还包括电源装置40,上述电源装置包括第一直流电源和第二直流电源,上述第一直流电源和上述第二直流电源分别与上述处理装置通信连接,且与上述待测芯片电连接,上述第一直流电源用于为上述待测芯片供电,上述第二直流电源用于控制上述待测芯片复位。上述电源装置与上述处理装置通信连接,上述处理装置可以在芯片测试过程中实现自动控制上述第一直流电源给上述待测芯片供电与断电,控制上述第二直流电源给待测芯片复位,无需在芯片测试过程中手动干预,大大减少了测试时间,提升了测试效率。
具体地,上述处理器可以控制上述第一直流电源为上述待测芯片供电的电源电压,还可以控制上述第一直流电源切换开/关状态的间隔时间,上述处理器可以上述第二直流电源为待测芯片提供复位信号电压值和持续时间。
为了能够快速得到输出信号,并能准确地处理输出信号确定待测芯片失效类型,本申请的另一种实施例中,如图4所示,上述处理装置包括处理器201和监控装置202,其中,上述处理器201用于至少控制上述检测信号的上述测试频率和上述测试功率以对上述待测芯片30进行上述测试,并在失效情况下,确定上述失效类型;上述监控装置202与上述处理器201通信连接,用于根据上述待测芯片在上述测试过程中的输出信号确定上述待测芯片是否失效。
实际应用中,上述监控装置可以是数字存储示波器,数字存储示波器具有强大的信号实时处理和分析功能,并且可存储波形,示波器可以观测待测芯片封装电源引脚上的受扰幅度来获取芯片内部电源pad的干扰幅度,监测作为待测芯片失效判据的待测芯片的输出信号,设置输出信号的限值,当待测芯片的输出信号超出限值,确定待测芯片发生失效,并将结果反馈给处理器,还可以设置示波器复位的等待时间。
本申请的又一种实施例中,如图5所示,上述处理装置用于至少控制上述检测信号的测试频率和测试功率以对上述待测芯片进行测试,并根据上述待测芯片在上述测试过程中的输出信号确定上述待测芯片是否失效以及在失效情况下确定失效类型,包括:获取频率区间和功率区间,上述频率区间以及上述功率区间是根据上述待测芯片确定的;依次对上述待测芯片进行至少一组上述测试,且一组上述测试中的上述测试频率相同,在上述测试有多组的情况下,任意两组上述测试的上述测试频率不同,一组上述测试中,多次上述测试的上述测试功率为上述功率区间中由小到大的多个功率;在确定上述待测芯片失效的情况下,控制上述检测装置停止向上述待测芯片输入上述检测信号,并根据预定动作和预定时间后上述待测芯片的上述输出信号,确定上述失效类型。在不同的测试频率下,对待测芯片按照从小到大的功率进行测试,可以确定每个规定的测试频率下的待测芯片能够承受的测试功率是否能达到规定功率值,也可以确定待测芯片发生失效的前一个测试功率值,另外,在确定待测芯片失效的情况下,控制上述检测装置停止向上述待测芯片输入上述检测信号,并根据预定动作和预定时间后上述待测芯片的上述输出信号,可以更加快速而准确地确定上述失效类型。
为了确定各个测试频率下待测芯片能够承受的测试功率能否达到功率阈值,本申请的再一种实施例中,如图5所示,上述处理装置用于至少控制上述检测信号的测试频率和测试功率以对上述待测芯片进行测试,并根据上述待测芯片在上述测试过程中的输出信号确定上述待测芯片是否失效以及在失效情况下确定失效类型,还包括:第一确定步骤,在确定上述待测芯片未失效的情况下,确定当前组的上述测试中的上述测试功率的最大值是否小于功率阈值;第一控制步骤,在上述测试功率的最大值小于上述功率阈值的情况下,控制上述测试功率增加第一预定步长以对上述待测芯片进行上述测试,并根据上述待测芯片的上述输出信号确定上述待测芯片是否失效;第二确定步骤,在上述待测芯片失效的情况下,控制上述检测装置停止向上述待测芯片输入上述检测信号,并根据上述预定动作和上述预定时间后上述待测芯片的上述输出信号,确定上述失效类型;在上述待测芯片未失效的情况下,重复执行上述控制步骤,直至上述测试功率达到上述功率阈值。
为了确定频率阈值下待测芯片能够承受的测试功率能否达到功率阈值,本申请的又一种实施例中,如图5所示,上述处理装置用于至少控制上述检测信号的测试频率和测试功率以对上述待测芯片进行测试,并根据上述待测芯片在上述测试过程中的输出信号确定上述待测芯片是否失效以及在失效情况下确定失效类型,还包括:第三确定步骤,在确定上述失效类型的情况下,确定当前组的上述测试中的上述测试频率的最大值是否小于频率阈值;第二控制步骤,在上述测试频率的最大值小于上述频率阈值的情况下,控制上述测试频率增加第二预定步长以对上述待测芯片进行至少一组上述测试,且一组上述测试中的上述测试频率相同,一组上述测试中,多次上述测试的上述测试功率为上述功率区间中由小到大的多个功率,并根据上述待测芯片的上述输出信号确定上述待测芯片是否失效;第四确定步骤,在上述待测芯片失效的情况下,控制上述检测装置停止向上述待测芯片输入上述检测信号,并根据上述预定动作和上述预定时间后上述待测芯片的上述输出信号,确定上述失效类型;重复执行上述第二控制步骤,直至上述测试频率达到上述频率阈值。
本申请的一种具体实施例中,首先对上述系统进行初始化设置,设置起始测试频率、频率阈值以及频率增加步长来生成需要测试的多个测试频率,上述频率增加步长可以是上述第二预定步长,设置起始测试功率、功率阈值、功率增加步长以及功率驻留时间,上述功率增加步长可以是上述第一预定步长,设置上述检测信号中的上述测试频率为上述起始测试频率,上述测试功率为上述起始测试功率,上述检测装置开始向上述待测芯片输入上述检测信号,对上述待测芯片进行测试,等待上述功率驻留时间结束后,上述监控装置获取上述待测芯片的上述输出信号并确定上述待测芯片是否失效。
本申请的另一种实施例中,如图5所示,根据预定动作和预定时间后上述待测芯片的上述输出信号,确定上述失效类型,包括:在第一预定动作和第一预定时间后,上述监控装置获取上述待测芯片的上述输出信号,上述第一预定动作为控制上述监控装置复位;在上述监控装置根据上述输出信号确定上述待测芯片正常的情况下,上述处理器确定上述失效类型为第一失效类型;在上述监控装置根据上述输出信号确定上述待测芯片异常的情况下,根据第二预定动作和第二预定时间后,获取上述待测芯片的输出信号并确定上述失效类型,上述第二预定动作为控制上述待测芯片复位,并控制上述监控装置复位。在上述检测信号输入的过程中,芯片的运行变得不正常,但在停止向上述待测芯片输入上述检测信号,控制上述监控装置复位后,芯片又回到原来正常的状态,此时芯片的失效类型为第一失效类型,若芯片不能回到原来的状态,通过第二预定动作和第二预定时间后,获取待测芯片的输出信号来进一步确定上述失效类型。
实际应用中,上述检测装置停止向上述待测芯片输入上述检测信号后,保存当前监控装置的监控截图,然后执行第一预定动作,控制上述监控装置复位,即清除当前监控装置的状态,等待第一预定时间后上述监控装置再次获取上述待测芯片的上述输出信号,判断上述待测芯片是否异常,上述第一预定时间为等待监控装置的间隔时间,若上述待测芯片正常,则保存记录失效类型为第一失效类型,同时保存当前测试频率以及测试功率。
为了更进一步确定上述失效类型,本申请的又一种实施例中,如图5所示,根据第二预定动作和第二预定时间后,获取上述待测芯片的输出信号并确定上述失效类型,包括:在上述第二预定动作和上述第二预定时间后,上述监控装置获取上述待测芯片的上述输出信号;在上述监控装置根据上述输出信号确定上述待测芯片正常的情况下,上述处理器确定上述失效类型为第二失效类型;在上述监控装置根据上述输出信号确定上述待测芯片异常的情况下,根据第三预定动作和第三预定时间后,获取上述待测芯片的输出信号并确定上述失效类型,上述第三预定动作为控制上述待测芯片重新上电,并控制上述监控装置复位。在控制上述监控装置复位后,芯片也无法回到原来正常的状态,但在控制上述待测芯片复位,并控制上述监控装置复位后,芯片可以回到原来的正常状态,此时芯片的失效类型为第二失效类型。
实际应用中,保存上述监控装置获取的第一预定动作和第一预定时间后上述待测芯片的监控截图,然后执行第二预定动作,控制上述待测芯片复位,并控制上述监控装置复位。具体地,开启一次待测芯片复位源,等待预定时间后再关闭待测芯片复位源,使得上述待测芯片复位,然后,复位源关闭之后控制上述监控装置复位,等待第二预定时间后上述监控装置再次获取上述待测芯片的上述输出信号,判断上述待测芯片是否异常,上述第二预定时间为等待监控装置的间隔时间,若上述待测芯片正常,则保存记录失效类型为第二失效类型,同时保存当前测试频率以及测试功率。
本申请的再一种实施例中,如图5所示,根据第三预定动作和第三预定时间后,获取上述待测芯片的输出信号并确定上述失效类型,包括:在上述第三预定动作和上述第三预定时间后,上述监控装置获取上述待测芯片的上述输出信号;在上述监控装置根据上述输出信号确定上述待测芯片正常的情况下,上述处理器确定上述失效类型为第三失效类型;在上述监控装置根据上述输出信号确定上述待测芯片异常的情况下,上述处理器确定上述失效类型为第四失效类型。在在控制上述待测芯片复位,并控制上述监控装置复位后,芯片也无法回到原来正常的状态,但控制上述待测芯片重新上电,并控制上述监控装置复位之后,芯片能回到正常状态,此时芯片的失效类型为第三失效类型,若芯片还无法回到原来正常的状态,此时芯片的失效类型为第四失效类型。
实际应用中,保存上述监控装置获取的第二预定动作和第二预定时间后上述待测芯片的监控截图,然后执行第三预定动作,控制上述待测芯片重新上电,并控制上述监控装置复位。具体地,关闭电源装置,等待供电的间隔时间结束之后再次开启电源装置,给待测芯片重新上电,然后待测芯片重新上电之后控制上述监控装置复位,等待第三预定时间后上述监控装置再次获取上述待测芯片的上述输出信号,判断上述待测芯片是否异常,上述第三预定时间为等待监控装置的间隔时间。若上述待测芯片正常,则保存记录失效类型为第三失效类型,同时保存当前测试频率以及测试功率,若上述待测芯片异常,则保存记录失效类型为第四失效类型,同时保存当前测试频率以及测试功率,此时待测芯片已完全损坏。
由于射频信号源的输出信号的功率较低,为了得到较大功率的输出信号,本申请的另一种实施例中,如图4所示,上述检测装置包括射频信号源101、射频放大器102以及功率计103,其中,上述射频信号源101用于产生射频干扰信号;上述射频放大器102与上述射频信号源101电连接,用于对上述射频干扰信号进行功率放大,并对放大后的上述射频干扰信号进行分离,得到前向功率信号和反射功率信号,其中,上述前向功率信号为上述检测信号;上述功率计103与上述射频放大器102电连接,用于测量上述前向功率信号的功率。
实际应用中,上述射频放大器包括内置定向耦合器,上述内置定向耦合器可以对放大后的上述射频干扰信号进行分离,得到前向功率信号和反射功率信号。
本申请的又一种实施例中,上述系统还包括测试板,上述测试板包括上述检测信号注入点和隔直电容,上述检测信号注入点的一端与上述检测装置电连接,另一端通过隔直电容与上述待测芯片电连接,上述隔直电容的一端与上述检测信号注入点的另一端电连接,上述隔直电容另一端与上述待测芯片电连接,上述待测芯片位于上述测试板上。测试板可以将上述检测装置和处理装置与待测芯片连接起来,方便测试。
为了使得本领域技术人员能够更加清楚地了解本申请的技术方案,以下将结合具体的实施例与对比例对本申请的技术方案进行详细说明。
实施例
该实施例中芯片失效类型测试系统,如图3和图4所示:
包括检测装置10以及处理装置20,其中,上述检测装置10用于输出检测信号至待测芯片30;上述处理装置20与上述检测装置10通信连接,且与上述待测芯片30电连接,上述处理装置20包括处理器201和监控装置202。
该实施例中芯片失效类型测试流程,如图5所示:
首先对上述系统进行初始化设置,设置起始测试频率、频率阈值以及频率增加步长来生成需要测试的多个测试频率,设置起始测试功率、功率阈值、功率增加步长以及功率驻留时间,设置上述检测信号中的上述测试频率为上述起始测试频率,上述测试功率为上述起始测试功率,上述检测装置开始向上述待测芯片输入上述检测信号,对上述待测芯片进行测试,等待上述功率驻留时间结束后,上述监控装置获取上述待测芯片的上述输出信号并确定上述待测芯片是否失效。
若上述待测芯片正常,则测试功率增加第一预定步长,重复测试过程,直至测试功率达到功率阈值;
若上述待测芯片异常,上述检测装置停止向上述待测芯片输入上述检测信号后,保存当前监控装置的监控截图,然后执行第一预定动作,控制上述监控装置复位,即清除当前监控装置的状态,等待第一预定时间后上述监控装置再次获取上述待测芯片的上述输出信号,判断上述待测芯片是否异常,上述第一预定时间为等待监控装置的间隔时间,若上述待测芯片正常,则保存记录失效类型为第一失效类型,同时保存当前测试频率以及测试功率。若上述待测芯片异常,保存上述监控装置获取的第一预定动作和第一预定时间后上述待测芯片的监控截图,然后执行第二预定动作,控制上述待测芯片复位,并控制上述监控装置复位。具体地,开启一次待测芯片复位源,等待预定时间后再关闭待测芯片复位源,使得上述待测芯片复位,然后,复位源关闭之后控制上述监控装置复位,等待第二预定时间后上述监控装置再次获取上述待测芯片的上述输出信号,判断上述待测芯片是否异常,上述第二预定时间为等待监控装置的间隔时间,若上述待测芯片正常,则保存记录失效类型为第二失效类型,同时保存当前测试频率以及测试功率。若上述待测芯片异常,保存上述监控装置获取的第二预定动作和第二预定时间后上述待测芯片的监控截图,然后执行第三预定动作,控制上述待测芯片重新上电,并控制上述监控装置复位。具体地,关闭电源装置,等待供电的间隔时间结束之后再次开启电源装置,给待测芯片重新上电,然后待测芯片重新上电之后控制上述监控装置复位,等待第三预定时间后上述监控装置再次获取上述待测芯片的上述输出信号,判断上述待测芯片是否异常,上述第三预定时间为等待监控装置的间隔时间。若上述待测芯片正常,则保存记录失效类型为第三失效类型,同时保存当前测试频率以及测试功率,若上述待测芯片异常,则保存记录失效类型为第四失效类型,同时保存当前测试频率以及测试功率,此时待测芯片已完全损坏。
确定测试频率是否达到频率阈值,若未达到频率阈值,重复上述测试过程,直至测试功率达到功率阈值。
从以上的描述中,可以看出,本申请上述的实施例实现了如下技术效果:
上述芯片失效类型测试系统,包括检测装置以及处理装置,其中,上述检测装置用于输出检测信号至待测芯片;上述处理装置与上述检测装置通信连接,且与上述待测芯片通信电连接,上述处理装置用于至少控制上述检测信号的测试频率和测试功率以对上述待测芯片进行测试,并根据上述待测芯片在上述测试过程中的输出信号确定到上述待测芯片是否失效以及在失效情况下确定失效类型。该系统将处理装置与检测装置连接,通过处理装置至少控制上述检测信号的测试频率和测试功率以对上述待测芯片进行测试,并根据上述待测芯片在上述测试过程中的输出信号确定到上述待测芯片是否失效以及在失效情况下确定失效类型,实现芯片测试的自动化控制,进而解决了现有技术中无法自动识别区分芯片失效类型的问题。
以上所述仅为本申请的优选实施例而已,并不用于限制本申请,对于本领域的技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。
Claims (11)
1.一种芯片失效类型测试系统,其特征在于,包括:
检测装置,用于输出检测信号至待测芯片;
处理装置,与所述检测装置通信连接,且与所述待测芯片电连接,所述处理装置用于至少控制所述检测信号的测试频率和测试功率以对所述待测芯片进行测试,并根据所述待测芯片在所述测试过程中的输出信号确定所述待测芯片是否失效以及在失效情况下,确定失效类型。
2.根据权利要求1所述的系统,其特征在于,所述系统还包括:
电源装置,包括第一直流电源和第二直流电源,所述第一直流电源和所述第二直流电源分别与所述处理装置通信连接,且与所述待测芯片电连接,所述第一直流电源用于为所述待测芯片供电,所述第二直流电源用于控制所述待测芯片复位。
3.根据权利要求1所述的系统,其特征在于,所述处理装置包括:
处理器,用于至少控制所述检测信号的所述测试频率和所述测试功率以对所述待测芯片进行所述测试,并在失效情况下,确定所述失效类型;
监控装置,与所述处理器通信连接,用于根据所述待测芯片在所述测试过程中的输出信号确定所述待测芯片是否失效。
4.根据权利要求3所述的系统,其特征在于,所述处理装置用于至少控制所述检测信号的测试频率和测试功率以对所述待测芯片进行测试,并根据所述待测芯片在所述测试过程中的输出信号确定所述待测芯片是否失效以及在失效情况下确定失效类型,包括:
获取频率区间和功率区间,所述频率区间以及所述功率区间是根据所述待测芯片确定的;
依次对所述待测芯片进行至少一组所述测试,且一组所述测试中的所述测试频率相同,在所述测试有多组的情况下,任意两组所述测试的所述测试频率不同,一组所述测试中,多次所述测试的所述测试功率为所述功率区间中由小到大的多个功率;
在确定所述待测芯片失效的情况下,控制所述检测装置停止向所述待测芯片输入所述检测信号,并根据预定动作和预定时间后所述待测芯片的所述输出信号,确定所述失效类型。
5.根据权利要求4所述的系统,其特征在于,所述处理装置用于至少控制所述检测信号的测试频率和测试功率以对所述待测芯片进行测试,并根据所述待测芯片在所述测试过程中的输出信号确定所述待测芯片是否失效以及在失效情况下确定失效类型,还包括:
第一确定步骤,在确定所述待测芯片未失效的情况下,确定当前组的所述测试中的所述测试功率的最大值是否小于功率阈值;
第一控制步骤,在所述测试功率的最大值小于所述功率阈值的情况下,控制所述测试功率增加第一预定步长以对所述待测芯片进行所述测试,并根据所述待测芯片的所述输出信号确定所述待测芯片是否失效;
第二确定步骤,在所述待测芯片失效的情况下,控制所述检测装置停止向所述待测芯片输入所述检测信号,并根据所述预定动作和所述预定时间后所述待测芯片的所述输出信号,确定所述失效类型;
在所述待测芯片未失效的情况下,重复执行所述第一控制步骤,直至所述测试功率达到所述功率阈值。
6.根据权利要求4所述的系统,其特征在于,所述处理装置用于至少控制所述检测信号的测试频率和测试功率以对所述待测芯片进行测试,并根据所述待测芯片在所述测试过程中的输出信号确定所述待测芯片是否失效以及在失效情况下确定失效类型,还包括:
第三确定步骤,在确定所述失效类型的情况下,确定当前组的所述测试中的所述测试频率的最大值是否小于频率阈值;
第二控制步骤,在所述测试频率的最大值小于所述频率阈值的情况下,控制所述测试频率增加第二预定步长以对所述待测芯片进行至少一组所述测试,且一组所述测试中的所述测试频率相同,一组所述测试中,多次所述测试的所述测试功率为所述功率区间中由小到大的多个功率,并根据所述待测芯片的所述输出信号确定所述待测芯片是否失效;
第四确定步骤,在所述待测芯片失效的情况下,控制所述检测装置停止向所述待测芯片输入所述检测信号,并根据所述预定动作和所述预定时间后所述待测芯片的所述输出信号,确定所述失效类型;
重复执行所述第二控制步骤,直至所述测试频率达到所述频率阈值。
7.根据权利要求4所述的系统,其特征在于,根据预定动作和预定时间后所述待测芯片的所述输出信号,确定所述失效类型,包括:
在第一预定动作和第一预定时间后,所述监控装置获取所述待测芯片的所述输出信号,所述第一预定动作为控制所述监控装置复位;
在所述监控装置根据所述输出信号确定所述待测芯片正常的情况下,所述处理器确定所述失效类型为第一失效类型;
在所述监控装置根据所述输出信号确定所述待测芯片异常的情况下,根据第二预定动作和第二预定时间后,获取所述待测芯片的输出信号并确定所述失效类型,所述第二预定动作为控制所述待测芯片复位,并控制所述监控装置复位。
8.根据权利要求7所述的系统,其特征在于,根据第二预定动作和第二预定时间后,获取所述待测芯片的输出信号并确定所述失效类型,包括:
在所述第二预定动作和所述第二预定时间后,所述监控装置获取所述待测芯片的所述输出信号;
在所述监控装置根据所述输出信号确定所述待测芯片正常的情况下,所述处理器确定所述失效类型为第二失效类型;
在所述监控装置根据所述输出信号确定所述待测芯片异常的情况下,根据第三预定动作和第三预定时间后,获取所述待测芯片的输出信号并确定所述失效类型,所述第三预定动作为控制所述待测芯片重新上电,并控制所述监控装置复位。
9.根据权利要求8所述的系统,其特征在于,根据第三预定动作和第三预定时间后,获取所述待测芯片的输出信号并确定所述失效类型,包括:
在所述第三预定动作和所述第三预定时间后,所述监控装置获取所述待测芯片的所述输出信号;
在所述监控装置根据所述输出信号确定所述待测芯片正常的情况下,所述处理器确定所述失效类型为第三失效类型;
在所述监控装置根据所述输出信号确定所述待测芯片异常的情况下,所述处理器确定所述失效类型为第四失效类型。
10.根据权利要求1至9中任一项所述的系统,其特征在于,所述检测装置包括:
射频信号源,用于产生射频干扰信号;
射频放大器,与所述射频信号源电连接,用于对所述射频干扰信号进行功率放大,并对放大后的所述射频干扰信号进行分离,得到前向功率信号和反射功率信号,其中,所述前向功率信号为所述检测信号;
功率计,与所述射频放大器电连接,用于测量所述前向功率信号的功率。
11.根据权利要求1至9中任一项所述的系统,其特征在于,所述系统还包括:
测试板,包括所述检测信号注入点和隔直电容,所述检测信号注入点的一端与所述检测装置电连接,所述隔直电容的一端与所述检测信号注入点的另一端电连接,所述隔直电容的另一端与所述待测芯片电连接,所述待测芯片位于所述测试板上。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211131152.6A CN115421027A (zh) | 2022-09-16 | 2022-09-16 | 芯片失效类型测试系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211131152.6A CN115421027A (zh) | 2022-09-16 | 2022-09-16 | 芯片失效类型测试系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115421027A true CN115421027A (zh) | 2022-12-02 |
Family
ID=84203506
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211131152.6A Pending CN115421027A (zh) | 2022-09-16 | 2022-09-16 | 芯片失效类型测试系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115421027A (zh) |
-
2022
- 2022-09-16 CN CN202211131152.6A patent/CN115421027A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2018045687A1 (zh) | 一种插拔模块识别电路和方法 | |
US6960908B2 (en) | Method for electrical testing of semiconductor package that detects socket defects in real time | |
TW200929239A (en) | Test emulation circuitry | |
CN111693819B (zh) | 检测方法及装置 | |
US6392432B1 (en) | Automated protection of IC devices from EOS (electro over stress) damage due to an undesired DC transient | |
CN108123935B (zh) | 电路板测试方法、装置、存储介质及终端 | |
CN112526319A (zh) | 芯片测试方法、装置、处理器芯片及服务器 | |
CN115421027A (zh) | 芯片失效类型测试系统 | |
CN112948189B (zh) | 一种裕度测试方法、裕度测试系统及相关装置 | |
CN114584498B (zh) | 网关设备上下电测试方法、装置、设备、系统及产品 | |
US9874600B2 (en) | Method and apparatus for automated surge stress testing of a device under test using voltage and current waveforms | |
CN107179972A (zh) | 用于测试计算机的方法、微控制器、测试设备和测试系统 | |
US20220291278A1 (en) | Unified measurement system for static and dynamic characterization of a device under test | |
CN116306429A (zh) | 实现状态数据捕获的方法、装置、计算机存储介质及终端 | |
CN115932528A (zh) | 一种mosfet soa曲线自动化测试系统及方法 | |
US20190056445A1 (en) | Dut continuity test with only digital io structures apparatus and methods associated thereof | |
US6101458A (en) | Automatic ranging apparatus and method for precise integrated circuit current measurements | |
CN115080328A (zh) | 一种板卡测试方法及系统 | |
US20220099729A1 (en) | Automated testing machine with data processing function and information processing method thereof | |
CN114817070A (zh) | 服务器电源软件参数调试方法、系统、终端及存储介质 | |
US20210216421A1 (en) | Testing method and device | |
CN114490206A (zh) | 一种接口性能测试方法及系统 | |
CN106886800B (zh) | 漏电流故障的定位装置及方法 | |
US20170074909A1 (en) | Computer controlled automated safe to mate method and apparatus | |
CN113138328A (zh) | 一种测试mos管soa特性的系统及方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |