CN115408656A - 空间机械臂运动规划中复杂函数的并行处理系统及方法 - Google Patents
空间机械臂运动规划中复杂函数的并行处理系统及方法 Download PDFInfo
- Publication number
- CN115408656A CN115408656A CN202210945161.2A CN202210945161A CN115408656A CN 115408656 A CN115408656 A CN 115408656A CN 202210945161 A CN202210945161 A CN 202210945161A CN 115408656 A CN115408656 A CN 115408656A
- Authority
- CN
- China
- Prior art keywords
- mask
- dimension
- multiplication
- data
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/15—Correlation function computation including computation of convolution operations
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Computational Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Data Mining & Analysis (AREA)
- Algebra (AREA)
- Databases & Information Systems (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Complex Calculations (AREA)
Abstract
本发明公开了一种空间机械臂运动规划中复杂函数的并行处理系统及方法，其中，该系统包括：参数输入和初始化模块、掩膜乘法计算模块、掩膜和循环控制模块和并行加法计算模块；其中，参数输入和初始化模块：将复杂函数进行初始化处理后得到初始化数据；掩膜和循环控制模块：在每个时钟周期内，判断存储数据是否满足循环结束条件，若不满足循环结束条件，则对存储数据进行右移位操作得到右移位数据；掩膜乘法计算模块：在每个时钟周期内，将右移位数据进行掩膜乘法计算得到乘法结果；并行加法计算模块：将存储数据进行并行加法得到最终结果。本发明能够快速解决计算特殊复杂数学函数的问题，节省了运算时间，提高了规划结果精度。
Description
技术领域
本发明属于空间机械臂运动规划技术领域，尤其涉及一种空间机械臂运动规划中复杂函数的并行处理系统及方法。
背景技术
在机械臂的运动规划中，需要对正运动学和逆运动学进行求解，包括众多特殊数学函数的计算，例如三角函数、指数对数函数、双曲函数等，这些函数的计算速度直接影响到整个运动规划的实时性以及准确性。
目前特殊数学函数计算一般采用查找表、CORDIC及其扩展、或者泰勒展开的方法。这三种方法在实现形式和效果上有着不同的特点。
基于查找表的方法，基本思想是预先计算函数在不同输入值下的结果，并存储在系统中，使用函数输入值作为地址索引，得到系统存储器中存放的结果。缺点是需要占用大量的存储空间，且由于存储空间的限制，得到的运算精度一般较低，故对于高精度需求的应用场合中无法实际使用。
基于CORDIC及其扩展的方法，基本思想是利用CORDIC及其扩展的迭代公式，完成某些数学函数的计算。优势是在硬件实现形式上，只需要移位和加法操作，硬件实现简单。缺点是不同数学函数的运算需要使用不同的迭代公式，且只能完成某些特定的数学函数的计算，通用性不够。
基于泰勒展开的方法，基本思想是把特殊数学函数按照泰勒公式的形式展开得到多项式，通过乘法和加法的组合运算实现数学函数的求解。缺点需要多次加法和乘法运算，运算耗时较长。
发明内容
本发明解决的技术问题是：克服现有技术的不足，提供了一种空间机械臂运动规划中复杂函数的并行处理系统及方法，能够快速解决计算特殊复杂数学函数的问题，节省了运算时间，提高了规划结果精度。
本发明目的通过以下技术方案予以实现：一种空间机械臂运动规划中复杂函数的并行处理系统，包括：参数输入和初始化模块、掩膜乘法计算模块、掩膜和循环控制模块和并行加法计算模块；其中，所述参数输入和初始化模块：将复杂函数进行初始化处理后得到初始化数据，将所述初始化数据传输给所述掩膜和循环控制模块；所述掩膜和循环控制模块：在每个时钟周期内，判断存储数据是否满足循环结束条件，若不满足循环结束条件，则对存储数据进行右移位操作得到右移位数据，将右移位数据传输给所述掩膜乘法计算模块；若满足循环结束条件，将存储数据传输给所述并行加法计算模块；所述掩膜乘法计算模块：在每个时钟周期内，将右移位数据进行掩膜乘法计算得到乘法结果，将所述乘法结果传输给所述掩膜和循环控制模块；所述并行加法计算模块：将存储数据进行并行加法得到最终结果。
上述空间机械臂运动规划中复杂函数的并行处理系统中，所述复杂函数的表达式如下：
f(x)＝a0+a1x+a2x2+…+aNxN+o(xN+1)；
其中，f(x)为复杂函数，a0、a1、a2和aN均为系数，x为自变量，N为多项式的最高次项次数。
上述空间机械臂运动规划中复杂函数的并行处理系统中，所述初始化数据包括向量操作数V0、向量操作数V1和掩膜使能寄存器的每个维度的比特值的初值；其中，
V0＝[a0,a1,a2,…,aN]；
V1＝[x,x,x,…,x]；
掩膜使能寄存器的每个维度的比特值的初值为1；
a0、a1、a2和aN均为系数，x为自变量，N为多项式的最高次项次数。
上述空间机械臂运动规划中复杂函数的并行处理系统中，在所述掩膜和循环控制模块中，在每个时钟周期内，判断存储数据是否满足循环结束条件，若不满足循环结束条件，则对存储数据中掩膜使能寄存器的比特值进行右移位操作得到右移位数据。
上述空间机械臂运动规划中复杂函数的并行处理系统中，循环结束条件为i>N；其中，i为循环次数，N为多项式的最高次项次数。
上述空间机械臂运动规划中复杂函数的并行处理系统中，在所述掩膜乘法计算模块中，若掩膜使能寄存器的某维度比特值为1，则输出向量操作数V0该维度的值和向量操作数V1该维度的值的乘法运算之后的结果；若掩膜使能寄存器的某维度比特值为0，则输出向量操作数V0该维度的值；同时在本次运算结束后，根据每个维度输出的结果更新数组向量序列V0的值。
一种空间机械臂运动规划中复杂函数的并行处理方法，包括：步骤S100：将复杂函数进行初始化处理后得到初始化数据；步骤S200：判断初始化数据是否满足循环结束条件，若不满足循环结束条件，则对初始化数据中的掩膜使能寄存器的比特值进行右移位操作得到右移位数据，将右移位数据进行掩膜乘法计算得到乘法结果；若满足循环结束条件，则将初始化数据进行并行加法得到最终结果；步骤S300：对乘法结果的操作重复步骤S200。
上述空间机械臂运动规划中复杂函数的并行处理方法中，所述复杂函数的表达式如下：
f(x)＝a0+a1x+a2x2+…+aNxN+o(xN+1)；
其中，f(x)为复杂函数，a0、a1、a2和aN均为系数，x为自变量，N为多项式的最高次项次数。
上述空间机械臂运动规划中复杂函数的并行处理方法中，所述初始化数据包括向量操作数V0、向量操作数V1和掩膜使能寄存器的每个维度的比特值的初值；其中，
V0＝[a0,a1,a2,…,aN]；
V1＝[x,x,x,…,x]；
掩膜使能寄存器的每个维度的比特值的初值为1；
a0、a1、a2和aN均为系数，x为自变量，N为多项式的总次数。
上述空间机械臂运动规划中复杂函数的并行处理方法中，若掩膜使能寄存器的某维度比特值为1，则输出向量操作数V0该维度的值和向量操作数V1该维度的值的乘法运算之后的结果；若掩膜使能寄存器的某维度比特值为0，则输出向量操作数V0该维度的值；同时在本次运算结束后，根据每个维度输出的结果更新数组向量序列V0的值。
本发明与现有技术相比具有如下有益效果：
本发明能够快速解决计算特殊复杂数学函数的问题，节省了运算时间，提高了规划结果精度。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1是本发明实施例提供的空间机械臂运动规划中复杂函数的并行处理方法的流程图；
图2是本发明实施例提供的掩膜乘法计算示意图；
图3是本发明实施例提供的掩膜乘法计算和并行加法计算的示意图。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本发明。
本实施例提供了一种空间机械臂运动规划中复杂函数的并行处理系统，该系统包括参数输入和初始化模块、掩膜乘法计算模块、掩膜和循环控制模块和并行加法计算模块；其中，
所述参数输入和初始化模块：将复杂函数进行初始化处理后得到初始化数据，将所述初始化数据传输给所述掩膜和循环控制模块。
所述掩膜和循环控制模块：在每个时钟周期内，判断存储数据是否满足循环结束条件，若不满足循环结束条件，则对存储数据进行右移位操作得到右移位数据，将右移位数据传输给所述掩膜乘法计算模块；若满足循环结束条件，将存储数据传输给所述并行加法计算模块。需要理解的是，存储数据为初始化数据或者是掩膜乘法计算模块中的乘法结果。具体的，对存储数据中掩膜使能寄存器的比特值进行右移位操作得到右移位数据，比如掩膜使能寄存器的N+1个维度的比特值初值全为1，右移一位后，第一维度的值赋为0。
所述掩膜乘法计算模块：在每个时钟周期内，将右移位数据进行掩膜乘法计算得到乘法结果，将所述乘法结果传输给所述掩膜和循环控制模块。
所述并行加法计算模块：将存储数据进行并行加法得到最终结果。
具体的，复杂函数f(x)传递给参数输入和初始化模块，参数输入和初始化模块将复杂函数进行初始化处理后得到初始化数据，包括向量操作数V0＝[a0,a1,a2,…,aN]，向量操作数V1＝[x,x,x,…,x]，掩膜使能寄存器mask的每比特初值为全1，循环计数寄存器i的每比特初值为全0，并将初始化数据传递给掩膜和循环控制模块，掩膜和循环控制模块判断此次数据是否满足循环结束条件i>N，若不满足循环结束条件，则对掩膜使能寄存器进行右移位操作mask＝mask>>1，把此次数据传递给掩膜乘法计算模块完成掩膜乘法计算V0＝mul_v_mask(V0,V1,mask)，掩膜乘法计算模块把计算的乘法结果再返回掩膜和循环控制模块，对循环计数寄存器进行递增操作i＝i+1，并判断是否满足循环结束条件i>N，若不满足循环结束条件，则重复之前步骤执行，否则把掩膜乘法计算的结果送给并行加法计算模块，通过result＝sum(V0)得到最终的计算结果，向外输出。
参数输入和初始化模块：把空间机械臂运动规划中复杂函数根据泰勒公式展开，得到2个N+1维度的数组向量序列V0和V1，并对掩膜使能寄存器和循环计数寄存器设置初值。
掩膜乘法计算模块由N+1个基本单元组成，每个基本单元由一个乘法器和一个选择器组成，乘法器完成两个输入操作数的乘法运算，得到乘法结果，选择器选择乘法结果或者原始输入作为输出。该模块接收外部输入的2个N+1维度的数组向量序列V0和V1，每个维度进行并行计算，掩膜使能寄存器的值由掩膜和循环控制模块输出，通过掩膜使能寄存器的值控制选择器输出结果。若掩膜使能寄存器的某维度比特值为1，则输出乘法运算之后的结果，若掩膜使能寄存器的某维度比特值为0，则输出原来数组向量序列V0的原始结果。同时在本次运算结束后，更新数组向量序列V0的值。
掩膜和循环控制模块：接收外部输入的启动信号，调度掩膜乘法计算模块和并行加法计算模块，产生最终的运算结束信号。在系统运算过程中，不断更新掩膜使能寄存器的值，控制掩膜乘法计算模块的输出。
并行加法计算模块：由中间运算结果进行并行加法，得到最终结果，向外输出。为了充分利用硬件的并行度并考虑硬件路径延迟，对于N+1维度的数组向量，需要log2(N+1)次加法延迟。
并行加法模块在充分利用硬件的并行度且考虑硬件路径延迟后，对于N+1维度的数组向量，需要log2(N+1)次加法延迟。在每次加法运算之后，插入寄存器，可以缩短最长时序路径，提高系统可实现的最大时钟频率。
如图1所示，本实施例还提供了一种空间机械臂运动规划中复杂函数的并行处理方法，该方法包括如下步骤：
步骤S100：将复杂函数进行初始化处理后得到初始化数据；
步骤S200：判断初始化数据是否满足循环结束条件，若不满足循环结束条件，则对初始化数据中的掩膜使能寄存器的比特值进行右移位操作得到右移位数据，将右移位数据进行掩膜乘法计算得到乘法结果；若满足循环结束条件，则将初始化数据进行并行加法得到最终结果；
步骤S300：对乘法结果的操作重复步骤S200。
具体的，步骤一：根据泰勒公式展开的方法，把空间机械臂运动规划中复杂函数f(x)通过泰勒公式展开，得到关于x的N次多项式函数形式，具体为f(x)＝a0+a1x+a2x2+…+aNxN+o(xN+1)，其中a0,a1,a2…aN为x各次项的系数；
步骤二：根据步骤一的N次多项式，提取得到两个向量操作数，用V0和V1表示。把N次多项式的(N+1)个系数作为向量操作数V0的输入，得到V0＝[a0,a1,a2,…,aN]，把x进行(N+1)次扩展，作为向量操作数V1的输入，得到V1＝[x,x,x,…,x]；
步骤三：对控制参数进行初始化设置，控制参数包括掩膜使能寄存器和循环计数寄存器，其中掩膜使能寄存器用mask表示，循环计数寄存器用i表示。掩膜使能寄存器的位宽为N+1比特，每比特初值为全1，循环计数寄存器的位宽为log2(N+1)，每比特初值为全0；
步骤四：根据步骤二和步骤三的初始输入数据，开始执行循环并设定循环结束的条件是i>N，当不满足循环结束的条件时，在每次循环体中，首先对掩膜使能寄存器进行右移位操作mask＝mask>>1，然后根据掩膜使能寄存器的值，完成并行度为N的乘法运算V0＝mul_v_mask(V0,V1,mask)，最后对循环计数寄存器进行递增操作i＝i+1；其中mul_v_mask(V0,V1,mask)的运算法则是：若掩膜使能寄存器的某维度比特值为1，则输出乘法运算之后的结果，若掩膜使能寄存器的某维度比特值为0，则输出原来数组向量序列V0的原始结果。同时在本次运算结束后，更新数组向量序列V0的值；
步骤五：判断是否满足循环结束条件i>N，若不满足则重复执行步骤四，否则对步骤四得到的中间结果进行并行加法result＝sum(V0)，得到最终结果，对外输出。其中sum(V0)的运算法则是：把向量操作数V0的各元素进行累加。特别地，为了充分利用硬件的并行度并考虑硬件路径延迟，对于N+1维度的数组向量，需要log2(N+1)次加法延迟。
实施例1
本发明的实现步骤如下：
1、参数输入和初始化。
把特殊数学函数按照泰勒公式展开，得到关于x的N次多项式函数形式，具体为f(x)＝a0+a1x+a2x2+…+aNxN+o(xN+1)。把N次多项式的(N+1)个系数作为操作数V0的输入，具体为V0＝[a0,a1,a2,…,aN]。把x进行(N+1)次扩展，作为操作数V1的输入，具体为V1＝[x,x,x,…,x]。设置掩膜使能寄存器和循环计数寄存器的初值，掩膜使能寄存器的位宽为N+1比特，每比特初值为全1，循环计数寄存器的位宽为log2(N+1)，每比特初值为全0。
2、掩膜乘法处理。
接收外部输入的2个N+1维度的数组向量序列V0和V1，每个维度进行并行计算。掩膜乘法计算可以由N+1个基本单元组成，每个基本单元由一个乘法器和一个选择器组成，乘法器完成两个输入操作数的乘法运算，得到乘法结果，选择器选择乘法结果或者原始输入作为输出。如图2所示，以N＝4为例，若掩膜使能寄存器的某维度比特值为1，则选择输出乘法运算之后的结果，若掩膜使能寄存器的某维度比特值为0，则选择输出原来数组向量序列V0的原始数值。如图3所示，掩膜使能寄存器的值由掩膜和循环控制模块输出，通过掩膜使能寄存器的值控制选择器输出结果。
3、并行加法处理。
把掩膜乘法处理之后的N+1维中间结果，把N+1维的所有元素进行并行加法，得到最终结果。如图3所示，以N＝16为例，需要4次并行加法得到最终结果。
4、结果输出。
如图3所示，把并行加法处理之后的结果作为最终的结果，向外输出。同时掩膜和循环控制模块向外输出运算完成信号。
本发明深入发掘由泰勒展开得到的多项式运算内在的并行性，采用的硬件架构支持任意多项式的求解，并且硬件架构灵活且易于扩展；本发明的掩膜乘法计算和并行加法特征，充分利用FPGA等可编程逻辑电路的特点，复用多个基本单元进行并行处理，对复杂函数的处理延时可以控制在N次乘法和log2(N+1)次加法以内。
本发明经过空间站机械臂的实际在轨验证，此并行架构对七自由度机械臂的运动规划进行计算，任意模式下单次规划耗时可以控制在30ms以内，规划结果精度控制在0.0001rad/s，有效支持了空间站机械臂在轨任务的稳定完成。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (10)
1.一种空间机械臂运动规划中复杂函数的并行处理系统，其特征在于包括：参数输入和初始化模块、掩膜乘法计算模块、掩膜和循环控制模块和并行加法计算模块；其中，
所述参数输入和初始化模块：将复杂函数进行初始化处理后得到初始化数据，将所述初始化数据传输给所述掩膜和循环控制模块；
所述掩膜和循环控制模块：在每个时钟周期内，判断存储数据是否满足循环结束条件，若不满足循环结束条件，则对存储数据进行右移位操作得到右移位数据，将右移位数据传输给所述掩膜乘法计算模块；若满足循环结束条件，将存储数据传输给所述并行加法计算模块；
所述掩膜乘法计算模块：在每个时钟周期内，将右移位数据进行掩膜乘法计算得到乘法结果，将所述乘法结果传输给所述掩膜和循环控制模块；
所述并行加法计算模块：将存储数据进行并行加法得到最终结果。
2.根据权利要求1所述的空间机械臂运动规划中复杂函数的并行处理系统，其特征在于：所述复杂函数的表达式如下：
f(x)＝a0+a1x+a2x2+…+aNxN+o(xN+1)；
其中，f(x)为复杂函数，a0、a1、a2和aN均为系数，x为自变量，N为多项式的最高次项次数。
3.根据权利要求1所述的空间机械臂运动规划中复杂函数的并行处理系统，其特征在于：所述初始化数据包括向量操作数V0、向量操作数V1和掩膜使能寄存器的每个维度的比特值的初值；其中，
V0＝[a0,a1,a2,…,aN]；
V1＝[x,x,x,…,x]；
掩膜使能寄存器的每个维度的比特值的初值为1；
a0、a1、a2和aN均为系数，x为自变量，N为多项式的最高次项次数。
4.根据权利要求3所述的空间机械臂运动规划中复杂函数的并行处理系统，其特征在于：在所述掩膜和循环控制模块中，在每个时钟周期内，判断存储数据是否满足循环结束条件，若不满足循环结束条件，则对存储数据中掩膜使能寄存器的比特值进行右移位操作得到右移位数据。
5.根据权利要求3所述的空间机械臂运动规划中复杂函数的并行处理系统，其特征在于：循环结束条件为i>N；其中，i为循环次数，N为多项式的最高次项次数。
6.根据权利要求3所述的空间机械臂运动规划中复杂函数的并行处理系统，其特征在于：在所述掩膜乘法计算模块中，若掩膜使能寄存器的某维度比特值为1，则输出向量操作数V0该维度的值和向量操作数V1该维度的值的乘法运算之后的结果；若掩膜使能寄存器的某维度比特值为0，则输出向量操作数V0该维度的值；同时在本次运算结束后，根据每个维度输出的结果更新数组向量序列V0的值。
7.一种空间机械臂运动规划中复杂函数的并行处理方法，其特征在于包括：
步骤S100：将复杂函数进行初始化处理后得到初始化数据；
步骤S200：判断初始化数据是否满足循环结束条件，若不满足循环结束条件，则对初始化数据中的掩膜使能寄存器的比特值进行右移位操作得到右移位数据，将右移位数据进行掩膜乘法计算得到乘法结果；若满足循环结束条件，则将初始化数据进行并行加法得到最终结果；
步骤S300：对乘法结果的操作重复步骤S200。
8.根据权利要求7所述的空间机械臂运动规划中复杂函数的并行处理方法，其特征在于：所述复杂函数的表达式如下：
f(x)＝a0+a1x+a2x2+…+aNxN+o(xN+1)；
其中，f(x)为复杂函数，a0、a1、a2和aN均为系数，x为自变量，N为多项式的最高次项次数。
9.根据权利要求7所述的空间机械臂运动规划中复杂函数的并行处理方法，其特征在于：所述初始化数据包括向量操作数V0、向量操作数V1和掩膜使能寄存器的每个维度的比特值的初值；其中，
V0＝[a0,a1,a2,…,aN]；
V1＝[x,x,x,…,x]；
掩膜使能寄存器的每个维度的比特值的初值为1；
a0、a1、a2和aN均为系数，x为自变量，N为多项式的总次数。
10.根据权利要求7所述的空间机械臂运动规划中复杂函数的并行处理方法，其特征在于：若掩膜使能寄存器的某维度比特值为1，则输出向量操作数V0该维度的值和向量操作数V1该维度的值的乘法运算之后的结果；若掩膜使能寄存器的某维度比特值为0，则输出向量操作数V0该维度的值；同时在本次运算结束后，根据每个维度输出的结果更新数组向量序列V0的值。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210945161.2A CN115408656A (zh) | 2022-08-08 | 2022-08-08 | 空间机械臂运动规划中复杂函数的并行处理系统及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210945161.2A CN115408656A (zh) | 2022-08-08 | 2022-08-08 | 空间机械臂运动规划中复杂函数的并行处理系统及方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115408656A true CN115408656A (zh) | 2022-11-29 |
Family
ID=84159214
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210945161.2A Pending CN115408656A (zh) | 2022-08-08 | 2022-08-08 | 空间机械臂运动规划中复杂函数的并行处理系统及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115408656A (zh) |
-
2022
- 2022-08-08 CN CN202210945161.2A patent/CN115408656A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107341547B (zh) | 一种用于执行卷积神经网络训练的装置和方法 | |
| CN107797962B (zh) | 基于神经网络的计算阵列 | |
| US5600843A (en) | Ring systolic array system for synchronously performing matrix/neuron computation using data transferred through cyclic shift register connected in cascade of trays | |
| JP2008059595A (ja) | 算術プロセッサ | |
| JPH0622033B2 (ja) | サンプルベクトルの離散余弦変換を計算する回路 | |
| US10534576B2 (en) | Optimization apparatus and control method thereof | |
| CN114675805A (zh) | 存储器中计算累加器 | |
| Hussain et al. | An efficient and fast softmax hardware architecture (EFSHA) for deep neural networks | |
| Sarkar et al. | Edge-moe: Memory-efficient multi-task vision transformer architecture with task-level sparsity via mixture-of-experts | |
| CN110717588B (zh) | 用于卷积运算的装置和方法 | |
| CN115408656A (zh) | 空间机械臂运动规划中复杂函数的并行处理系统及方法 | |
| JP4388141B2 (ja) | ディジタルフィルタ用共有リソース | |
| US10713332B2 (en) | Hardware accelerated linear system solver | |
| JPH10283340A (ja) | 演算プロセッサ | |
| Meher et al. | Area-delay efficient architecture for MP algorithm using reconfigurable inner-product circuits | |
| CN108008665B (zh) | 基于单片fpga的大规模圆阵实时波束形成器及波束形成计算方法 | |
| CN107506332B (zh) | Kalman滤波器快速实现方法 | |
| Karakaya et al. | Wave computer core using fixed-point arithmetic | |
| Zhang et al. | Efficient FPGA implementation of softmax layer in deep neural network | |
| US9612800B2 (en) | Implementing a square root operation in a computer system | |
| CN114707649A (zh) | 一种通用卷积运算装置 | |
| Das et al. | Hardware implementation of parallel FIR filter using modified distributed arithmetic | |
| CN109343826B (zh) | 一种面向深度学习的可重构处理器运算单元 | |
| Huang et al. | A generic FPGA-based hardware architecture for recursive least mean p-power extreme learning machine | |
| Ben-Akka et al. | An Efficient Hardware Implementation of the Double Q-Learning Algorithm |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |