CN115398602A

CN115398602A - 等离子处理装置以及等离子处理方法

Info

Publication number: CN115398602A
Application number: CN202180004956.7A
Authority: CN
Inventors: 中谷信太郎; 一野贵雅; 近藤勇树
Original assignee: Hitachi High Technologies Corp
Current assignee: Hitachi High Tech Corp
Priority date: 2021-03-24
Filing date: 2021-03-24
Publication date: 2022-11-25
Also published as: JPWO2022201351A1; JP7329131B2; US20240047181A1; TW202238663A; KR20220133852A; WO2022201351A1

Abstract

等离子处理装置具备：具备载置半导体晶片的载置面的样品台；具备包围样品台配置的环状的薄膜电极的电介质制环；和覆盖薄膜电极的电介质制的基座环，薄膜电极包含：位于比半导体晶片的背面低的位置的第1部分；位于比半导体晶片的主面高的位置的第2部分；和将第1部分和第2部分连起来的第3部分，在俯视观察下，薄膜电极的第1部分具有与半导体晶片重叠的重叠区域。

Description

等离子处理装置以及等离子处理方法

技术领域

本发明涉及等离子处理装置以及等离子处理方法，特别涉及适于半导体晶片等被处理件的加工的等离子处理装置以及等离子处理方法。

背景技术

在半导体制造工序中，一般进行利用了等离子的干式蚀刻。用于进行干式蚀刻的等离子处理装置使用种种方式。

一般，等离子处理装置由真空处理室、与其连接的气体供给装置、将真空处理室内的压力维持在所期望的值的真空排气系统、载置作为被处理件的半导体晶片的电极、用于使真空处理室内产生等离子的等离子产生单元等构成。通过由等离子产生单元使从簇射板等供给到真空处理室内的处理气体成为等离子状态，来进行保持于晶片载置用电极的半导体晶片的蚀刻处理。

近年来，由于伴随半导体器件的集成度的提升，电路构造被更加微细化，因此，要求微细加工即加工精度的提升。进而，为了使每一片半导体晶片的良品半导体器件的取得率提升，谋求到半导体晶片的更周缘部为止都能制造良品半导体器件的等离子处理装置。

为了抑制半导体晶片的周缘部处的性能的变差，重要的是在载置于样品台的半导体晶片的外周区域减少电场的集中。例如在蚀刻处理的情况下，需要抑制处理速度(蚀刻速率)在半导体晶片的周缘部急剧增大。因此，需要在半导体晶片的处理中使形成于半导体晶片的上方的鞘的厚度从半导体晶片的中心部到外周区域为止都均匀。

在JP特开2020-43100号公报(专利文献1)中公开了如下技术：在包围搁放半导体晶片的样品台的外周而配置的绝缘环的一部分设置导电性的薄膜电极，对样品台施加第1高频电力，对薄膜电极施加第2高频电力，从而使到半导体晶片的周缘部为止的等离子处理的均匀性得以提升。

在JP特开2010-283028号公报(专利文献2)中公开了如下技术：具备包围搁放半导体晶片的样品台的外周而配置的介电性环和设于其上的导电性环，导电性环将具备比晶片高的上表面的外侧环和具有比晶片低的上表面的内侧环一体地构成，通过对导电性环施加直流电压，来控制离子入射角度，改善了附着物减少与处理结果的平衡。

现有技术文献

专利文献

专利文献1：JP特开2020-43100号公报

专利文献2：JP特开2010-283028号公报

发明内容

发明要解决的课题

专利文献1中，为了抑制与对样品台施加的其他系统的高频电力的电的相互干扰，形成有施加高频电力的薄膜电极的绝缘环设为用电介质制的基座环覆盖样品台载置面以外的构造。因此，不能使薄膜电极的内周端靠近晶片的端部，为了晶片端部周边的适当的电场控制，需要进一步的研讨。

此外，专利文献2中，由于没有覆盖导电性环的周围的保护环，因此会由于导电性环与等离子接触而产生导电性环的温度上升。关于由于该影响而有损装置的可靠性这一点、作为发热的影响导致的产生处理对象晶片的温度的不均匀的结果而产生加工形状偏差这一点，需要研讨。

即，谋求等离子处理装置的可靠性提升或使作为被处理对象的半导体晶片的成品率提升的等离子处理方法。

其他课题和新的特征会从本说明书的描述以及附图得以明确。

用于解决课题的手段

一个实施方式中的等离子处理装置具备：样品台，其具备载置半导体晶片的在俯视观察下具有第1圆形的载置面；电介质制环，其具备在样品台的外周区域包围样品台配置且在俯视观察下包含内周端和外周端的环状的薄膜电极；和基座环，其装在电介质制环上，覆盖薄膜电极，为电介质制，半导体晶片包含：俯视观察下具有第2圆形的主面以及背面；和作为主面的圆弧部的端部，第1圆形的第1半径比第2圆形的第2半径小，薄膜电极在内周端与外周端之间包含：位于比半导体晶片的背面低的位置的第1部分；位于比半导体晶片的主面高的位置的第2部分；和将第1部分和第2部分连起来的第3部分，在俯视观察下，薄膜电极的第1部分具有与半导体晶片重叠的重叠区域。

此外，一个实施方式中的等离子处理方法包含如下工序：(a)准备具备样品台、配置于样品台的外周的环状的薄膜电极和高频电源的等离子处理装置；(b)在样品台载置具备主面以及背面的半导体晶片；以及(c)对半导体晶片的主面实施等离子处理，薄膜电极具备：位于比半导体晶片的背面低的位置的第1部分；位于比半导体晶片的主面高的位置的第2部分；和将第1部分和第2部分连起来的第3部分，在俯视观察下，薄膜电极的第1部分具有与半导体晶片重叠的重叠区域，在(c)工序中，从高频电源对样品台以及薄膜电极供给高频电力。

发明的效果

根据一个实施方式，能使等离子处理装置的可靠性提升。此外，能使等离子处理中的被处理对象的成品率提升。

附图说明

图1是示意表示一个实施方式的等离子处理装置的结构的概略的截面图。

图2是表示一个实施方式的等离子处理装置的晶片载置用电极的周边部的截面图。

图3是表示一个实施方式的等离子处理装置的晶片载置用电极的俯视图。

图4是图3的X-X线的截面图。

图5是表示变形例1的等离子处理装置的晶片载置用电极的周边部的截面图。

图6是示意表示变形例2的等离子处理装置的结构的概略的截面图。

具体实施方式

以下基于附图来详细说明实施方式。另外，在用于说明实施方式的全部图中，对具有相同功能的构件标注相同附图标记，省略其重复的说明。此外，在以下的实施方式中，除了特别需要时以外，原则上不再重复相同或同样的部分的说明。

(实施方式)

<等离子处理装置>

以下使用图1～图4来说明本实施方式的等离子处理装置。图1是示意表示本实施方式的等离子处理装置的结构的概略的截面图，图2是表示本实施方式的等离子处理装置的晶片载置用电极的周边部的截面图，图3是表示本实施方式的等离子处理装置的晶片载置用电极的俯视图，图4是图3的X-X线的截面图。

图1表示等离子处理装置的一例的等离子蚀刻装置100。该等离子蚀刻装置100使用微波的电场作为用于形成等离子的电场，引发微波的电场与磁场的ECR(ElectronCyclotron Resonance，电子自旋共振)来形成等离子，使用等离子来对半导体晶片等基板状的样品进行蚀刻处理。

等离子蚀刻装置100具有真空容豁101，其在内部具备形成有等离子的处理室104。在其上部具有圆筒形状的处理室104，作为盖构件，装有圆板形状的电介质窗103(例如石英制)，构成真空容器101的一部分。在圆筒形的真空容器101与电介质窗103之间配置O环等密封构件，确保真空容器101或处理室104的内部的气密性。

此外，在真空容器101的下部配置有与处理室104相连的真空排气口110，其与配置于真空容器101的下方并连接的真空排气装置(图示省略)连通。进而，在电介质窗103的下方具备构成处理室104的圆形的顶板面的簇射板102。簇射板102具有在中央部贯通配置的多个气体导入孔102a的圆板形状，经过气体导入孔102a将蚀刻处理用的气体导入处理室104。簇射板102由石英等电介质的材料构成。

在真空容器101的上方配置有形成用于生成等离子116的电场以及磁场的电场/磁场形成部160。电场/磁场形成部160具备波导管105和电场产生用电源106，从电场产生用电源106振荡的高频的电场在波导管105的内部传递从而被导入处理室104内。电场的频率例如使用2.45GHz的微波。

在波导管105的下端部的周围以及真空容器101的周围各自配置磁场产生线圈107。磁场产生线圈107由被供给直流电流来形成磁场的电磁铁以及磁轭构成。

在从簇射板102的气体导入孔102a对处理室104内导入了处理用的气体的状态下，由电场产生用电源106振荡的微波的电场在波导管105的内部传播，透过电介质窗103以及簇射板102并从上方向下供给到处理室104。进而，将由供给到磁场产生线圈107的直流电流引发的磁场供给到处理室104内，使其与微波的电场产生相互作用，引发ECR(ElectronCyclotron Resonance，电子自旋共振)。通过ECR，处理用的气体的原子或分子被激发、解离或电离，在处理室104内生成高密度的等离子116。

在形成等离子116的空间的下方配置晶片载置用电极120。关于晶片载置用电极120，其上部的中央部具备与外周侧相比上表面设置得更高的圆筒形的突起(凸状)部分，在凸状部分的上表面具备搁放作为样品(处理对象)的半导体晶片(以后也仅称作晶片)109的载置面120a。该载置面120a配置成与簇射板102或电介质窗103对置。

如图2所示那样，晶片载置用电极120包含电极基材108、设于电极基材108上的电介质膜140、设于电极基材108下的绝缘板150以及接地板151、电介质环139、和基座环113。

电极基材108具备凸部(突起部)108p和凹部(凹陷部)108d。俯视观察下圆形的凸部108p位于电极基材108的中央部，环状的凹部108d位于其周围。凸部108p具备俯视观察下圆形的上表面108a，上表面108a被电介质膜140被覆。而且，电介质膜140具备载置面120a，在载置面120a上载置半导体晶片109。载置面120a在俯视观察下具有圆形，其半径与上表面108a的半径相等，两者的圆形的中心相互重叠。

在电介质膜140的内部配置有多个导电体制的膜即导电体膜111。如图1所示那样，导电体膜111经由高频滤波器125与直流电源126连接。若对导电体膜111供给直流电力，半导体晶片109就隔着导电体膜111上的电介质膜140被吸附在载置面120a。导电体膜111是静电吸附用电极。为了方便，将电极基材108的凸部(突起部)108p和包含导电体膜111的电介质膜140称作样品台ST。

电极基材108经由分线盒127以及匹配器129与高频电源124连接。这些高频电源124和匹配器129配置在比高频滤波器125与导电体膜111之间的距离近的部位。进而，高频电源124与接地112连接。

在半导体晶片109的处理中，从高频电源124对电极基材108(即样品台ST)供给给定的频率的高频电力。在隔着电介质膜140吸附保持在载置面120a的半导体晶片109的上方形成有偏置电位，该偏置电位具有与等离子116的电位与电极基材108的电位的差相应的分布。

为了冷却晶片载置用电极120，在电极基材108的内部具备绕着电极基材108的上下方向的中心轴螺旋状或同心状多重地配置的冷媒流路152。向晶片载置用电极120的入口以及出口通过管路与具备未图示的冷冻循环并将冷媒通过热传递调节成给定的范围内的温度的温度调节器连接，流过冷媒流路152并通过热交换而温度发生变化的冷媒从出口流出，在经由管路并经过温度调节器内部的流路被设为给定的温度范围后，供给到电极基材108内的冷媒流路152来进行循环。

在电极基材108的凹部108d装有包围凸部108p的环状的电介质环139，在电介质环139上装有基座环113。电介质环139以及基座环113例如由石英或氧化铝等陶瓷这样的电介质制的材料构成。电极基材108的侧面以及凹部108b的底面至少被电介质环139或基座环113覆盖，能防止电极基材108由于等离子而受到损伤。此外，与基座环113相接的电介质环139的表面例如由表面粗糙度Ra为1.0以上的粗面构成。如此地，抑制了从与等离子相接而成为高温的基座环113向电介质环139的传热。

电介质环139由电介质性环139a和薄膜电极139b构成，薄膜电极139b形成于电介质性环139a的台阶状的上表面。薄膜电极139b经由负载阻抗可变箱130与分线盒127连接。即，载置半导体晶片109的样品台ST的电极基材108和电介质环139的薄膜电极139b与作为单一电源的高频电源124连接，从高频电源124对电极基材108以及薄膜电极139b供给高频电力。

晶片载置用电极120具备：绝缘板150，其与电极基材108的下表面抵接而配置，是圆板状的；和接地板151，其是与绝缘板150的下表面抵接而配置的圆板状的导电体制的构件，且被设为接地电位。

如图1所示那样，电场产生用电源106、磁场产生线圈107、高频电源124、高频滤波器125、直流电源126、分线盒127、匹配器129、负载阻抗可变箱130与控制器170通过有线或无线而能通信地连接。

使用图3的俯视图以及图4的截面图来说明样品台ST的载置面120a、半导体晶片109以及薄膜电极139b。另外，如图4所示那样，半导体晶片109具有：被实施等离子处理的主面109a；与载置面120a接触的背面109b；和作为主面109a的圆弧部的端部109e。

如图3所示那样，载置面120a具有中心OS起半径R1的圆形。环状的薄膜电极139b具有：中心OS起半径R3的圆形的内周端139bie；和中心OS起半径R4的圆形的外周端139boe。此外，半导体晶片109的主面109a(换言之，端部109e)具有中心OU起半径R2的圆形。另外，由于将半导体晶片109搭载于载置面120a时的“配合偏离”，存在中心OU从中心OS偏离的情况，但在图3中示出一致的情况。即使存在“配合偏离”，只要其是容许范围内，就实施等离子处理。半导体晶片109的主面109a的半径R2比载置面120a的半径R1大(R2＞R1)。此外，薄膜电极139b的外周端139boe的半径R4比内周端139bie的半径R3大(R4＞R3)。本实施方式的特征点在于，薄膜电极139b的内周端139bie的半径R3比半导体晶片109的端部109e的半径R2小(R3＜R2)。即，在俯视观察下，薄膜电极139b和半导体晶片109具有“重叠区域(图3中带阴影的区域)”。而且，该“重叠区域”遍及半导体晶片109的圆弧状的端部109e的全域。假设在发生前述的“配合偏离”而中心OU从中心OS偏离的情况下，也遍及半导体晶片109的圆弧状的端部109e的全域来确保“重叠区域”。

如图4所示那样，电介质制环139a的上表面具备台阶状配置的第1面139a1、第3面139a3以及第2面139a2。第1面139a1以及第2面139a2是与半导体晶片109的主面109a或载置面120a平行的水平面，第3面139a3是将第1面139a1和第2面139a2连起来的面，是与半导体晶片109的主面109a或载置面120a垂直的面。而且，在电介质制环139a的上表面设有薄膜电极139b。另外，也可以在电介质制环139a的上表面设置绝缘性覆膜，在其上形成薄膜电极139b。

薄膜电极139b例如由钨的热喷涂膜这样的导电性膜构成。环形的薄膜电极139b具有从内周端139bie至外周端139boe的环宽度，在宽度方向上具有第1部分139b1、第3部分139b3以及第2部分139b2。第1部分139b1、第3部分139b3以及第2部分139b2分别与电介质制环139a的上表面的第1面139a1、第3面139a3以及第2面139a2对应地形成。因此，第1部分139b1以及第2部分13962是与半导体晶片109的主面109a或载置面120a平行的水平面，第3部分139b3是将第1部分139b1和第2部分139b2连起来的垂直面。此外，第1部分139b1在铅垂方向上其全域位于比半导体晶片109的背面109b低的位置，内周端139bie位于半导体晶片109的下方，并与半导体晶片109重叠。第1部分139b1与半导体晶片109的背面109b在垂直方向上分离开距离A而配置，在俯视观察下，在与半导体晶片109之间具有“重叠区域”。第2部分139b2使其全域位于比半导体晶片109的主面109a高的位置。此外，第3部分139b3与半导体晶片109的端部109e在水平方向上分离开距离B。本实施方式的特征在于，距离A比距离B小。所谓水平方向，是与铅垂方向正交的方向，是与载置面120a或半导体晶片109的主面109a平行的方向。

另外，如图2所示那样，薄膜电极139b的第1部分139b1、第3部分13963以及第2部分13962被基座环113覆盖其表面(上表面)。而且，基座环113在第2部分139b2的上方具备比半导体晶片109的主面109a高的水平面。

<等离子处理方法>

接下来说明利用了前述的等离子蚀刻装置100的等离子处理方法。

首先，准备前述的等离子蚀刻装置100。

接下来是半导体晶片109的运入工序。真空容器101的侧壁连结有被减压至与处理室104同样的压力的真空运送室。将半导体晶片109搁放在配置于真空运送室内的晶片运送用的机器人的臂前端上，运入到处理室104内部。接下来，将半导体晶片109搁放于载置面120a上，静电吸附而保持在样品台ST。

接下来是蚀刻气体导入工序。在运送用机器人退出到真空运送室内部后，处理室104内部被密闭。在该状态下，对处理室104内供给蚀刻处理用的气体。所导入的气体经过簇射板102的气体导入孔102a而被导入处理室104。处理室104内部通过与真空排气口110连结的真空排气装置的动作而经过真空排气口110将内部的气体、粒子进行排气。对应于来自簇射板102的气体导入孔102a的气体的供给量与来自真空排气口110的排气量的平衡，将处理室104内调整成适于半导体晶片109的处理的给定的压力。

接下来是等离子蚀刻(等离子处理)工序。省略细节，但在根据需要进行半导体晶片109的温度调整后，对处理室104内供给微波的电场和磁场，使用气体来生成等离子116。若形成等离子116，就从高频电源124对电极基材108供给高频(RF)电力，在半导体晶片109的主面109a的上方形成偏置电位，对应于与等离子116的电位之间的电位差来将等离子116内的离子等带电粒子诱导到半导体晶片109的主面109a。进而，带电粒子与预先配置于半导体晶片109的主面109a的处理对象的膜层的表面碰撞，从而进行蚀刻处理。此外，如图2～图4中说明的那样，从高频电源124经由匹配电路129、分线盒127以及负载阻抗可变箱130对设于电介质环139的薄膜电极139b供给高频(RF)电力。另外，在蚀刻处理中，将导入处理室104内的处理用的气体、在处理中产生的反应生成物的粒子从真空排气口110进行排气。

接下来是半导体晶片109的运出工序。蚀刻处理结束的半导体晶片109被支承在前述的运送用机器人的臂前端，并被运出到处理室104之外。

<本实施方式的特征>

本实施方式的等离子处理装置在半导体晶片109的处理中，从单一高频电源124对样品台ST的电极基材108和设于电介质环139的薄膜电极139b供给高频电力。将从高频电源124输出的高频电力在将分线盒127与薄膜电极139b之间的电连接的供电路径上经由配置于其上的负载阻抗可变箱130供给到配置于基座环113的内侧的薄膜电极139b。这时，通过在负载阻抗可变箱130中将供电路径上的阻抗调节成适当的范围内的值，相对于基座环113的上部的相对高的阻抗部分，从高频电源124经由分线盒127并经过电极基材108到半导体晶片109的周缘部为止的针对高频电力的阻抗的值相对变低。由此，能对半导体晶片109的周缘部以及外周区域有效果地供给高频电力，缓和半导体晶片109的周缘部以及外周区域中的电场的集中来使这些区域的上方的偏置电位的等电位面的高度的分布均匀。因此，等离子处理装置的可靠性得以提升，并能使半导体晶片109的等离子处理的成品率提升。

此外，薄膜电极139b具备：位于比半导体晶片109的背面109b低的位置的第1部分139b1；位于比半导体晶片109的主面109a高的位置的第2部分13962；和将第1部分139b1和第2部分139b2连起来的第3部分139b3。并且在俯视观察下，第1部分139b1具有与半导体晶片109重叠的“重叠区域”。此外，第1部分139b1与背面109b在垂直方向上分离开距离A而配置，第3部分139b3与半导体晶片109的端部109e在水平方向上分离开距离B而配置，距离A比距离B小。

通过向薄膜电极139b供给高频电力而得到的半导体晶片109的外周区域的鞘电位分布主要由第1部分139b1以及第2部分139b2形成。通过使第1部分139b1和第2部分139b2靠近半导体晶片109，该电位分布能增强电场强度，能扩大鞘电位的控制域。但若使第3部分139b3过于靠近半导体晶片109，就会在半导体晶片109的端部109e附近成为沿着基座环113的形状的陡斜率的鞘电位分布，作为控制域而变得不适当。另一方面，在使第1部分139b1靠近半导体晶片109的背面109b的情况下，仅在半导体晶片109的端部109e附近的鞘电位分布中示出影响，控制性与使第3部分139b3过于靠近的情况相比变得良好。通过以上描述，为了具备适当的鞘电位控制域，期望是距离A比距离B小的相关性(A＜B)。

此外，具备薄膜电极139b的电介质环139由于将其上表面用电介质制的基座环113覆盖而不与等离子116接触，因此能抑制过度的温度上升。进而，由于与基座环113相接的电介质环139的表面由粗面(例如表面粗糙度Ra为1.0以上)构成，因此能抑制从与等离子相接而成为高温的基座环113向电介质环139的传热。因此，能提升等离子处理装置的可靠性，进而，由于能抑制加工形状偏差的产生，因此能提升半导体晶片109的制造成品率。

此外，通过从单一高频电源124对样品台ST的电极基材108和设于电介质环139的薄膜电极139b供给高频电力，能抑制对电极基材108施加的高频电力与对薄膜电极139b施加的高频电力的电的相互干扰。在半导体晶片109的背面109b的下方，能使薄膜电极139b的内周端139bie靠近样品台ST，能使薄膜电极139b的第1部分139b1以及第2部分139b2接近半导体晶片109。其结果，由于能在半导体晶片109的周缘部以及外周区域进行适当的电场控制、鞘电位控制，因此能达成等离子处理装置的可靠性提升以及半导体晶片109的成品率提升这样的效果。

(变形例1)

图5是表示变形例1的等离子处理装置的晶片载置用电极的周边部的截面图。图5是图4的变形例。

电介质环139′的形状和上述实施方式的图4不同。电介质性环139a′的上表面具备第1面139a1、第3面139a3′以及第2面139a2。第3面139a3′相对于第1面139a1以及第2面139a2具有比90°大的倾斜。第3面139a3′具有沿着铅垂方向靠近样品台ST的倾斜。

环形的薄膜电极139b′具有从内周端139bie至外周端139boe的环宽度，在宽度方向上具有第1部分139b1、第3部分139b3′以及第2部分139b2。第1部分139b1、第3部分139b3′以及第2部分139b2分别与电介质制环139a′的上表面的第1面139a1、第3面139a3′以及第2面139a2对应地形成。因此，第3部分139b3′具有沿着铅垂方向靠近样品台ST的倾斜。

在变形例1中，也与上述实施方式同样地，在俯视观察下，第1部分139b1在与半导体晶片109之间具有“重叠区域”。此外，第1部分139b1与背面109b在垂直方向上分离开距离A而配置，第3部分139b3′与半导体晶片109的端部109e在水平方向上分离开距离B′而配置，距离A比距离B′小。

根据变形例1，与上述实施方式相比，能使第3部分139b3′下部靠近半导体晶片109的端部109e。因此，给半导体晶片109的端部109e周边的鞘电位分布带来影响，能变更鞘电位控制域。

(变形例2)

图6是示意表示变形例2的等离子处理装置的结构的概略的截面图。高频电力的供给目的地与上述实施方式的图2不同。在变形例2中，高频电源124经由匹配器129以及分线盒127与导电体膜111连接。

在图6的结构中，也通过适当地变更高频电源124的高频电力值来修正负载阻抗从图2所示的结构发生变化的量，由导电体膜111形成的半导体晶片109的周缘部以及外周区域的鞘电位分布变得与图2的情况的鞘电位分布同样，能得到与上述实施方式同样的效果。

此外，在上述实施方式或变形例中，在处理前预先配置于半导体晶片109的主面的被蚀刻膜是硅氧化膜，作为蚀刻用的处理气体以及清洁用的清洁气体，使用四氟甲烷气体、氧气、三氟甲烷气体。此外，作为被蚀刻膜，不仅能使用硅氧化膜，还能使用多晶硅膜、光刻胶膜、反射防止有机膜、反射防止无机膜、有机系材料、无机系材料、硅氧化膜、氮化硅氧化膜、氮化硅膜、Low-k材料、High-k材料、无定型碳膜、Si基板、金属材料等，在这些情况下，也能得到同等的效果。

此外，作为蚀刻用的处理气体，能使用氯气体、溴化氢气体、四氟甲烷气体、三氟甲烷气体、二氟甲烷气体、氩气、氦气、氧气、氮气、二氧化碳气体、一氧化碳气体、氢气等。进而，作为蚀刻用的处理气体，能使用氨气体、八氟丙烷气体、三氟化氮气体、六氟化硫气体、甲烷气体、四氟化硅气体、四氯化硅气体、氖气、氪气、氙气、氡气等。

以上基于该实施方式具体说明了由本发明者做出的发明，但本发明并不限定于所述实施方式，能在不脱离其要旨的范围内进行种种变更，这点不言自明。例如，晶片载置用电极120可以在电介质膜140的内部或基材电极108的内部具备进行半导体晶片109的温度的调节的加热器。此外，可以为了这样的温度调节而在基材电极108内部具备能与控制器170通信地配置且探测温度的至少1个温度传感器。

在上述实施方式中，说明了如下结构：对处理室104内一并供给频率2.45GHz的微波的电场和能形成ECR的磁场，使处理用气体放电来形成等离子。但上述实施方式中说明的结构在使用其他放电(有磁场UHF放电、电容耦合型放电、感应耦合型放电、磁控管放电、表面波激发放电、传递耦合放电)形成等离子的情况下，也能起到与上述的实施方式等中的说明同样的作用、效果。此外，关于对进行等离子处理的其他等离子处理装置例如等离子CVD装置、灰化装置、表面改性装置等中配置的晶片载置用电极运用上述实施方式以及变形例1以及2的情况，也能起到同样的作用效果。

附图标记的说明

OS 中心

OU 中心

ST 样品台

100 等离子蚀刻装置

101 真空容器

102 簇射板

102a 气体导入孔

103 电介质窗

104 处理室

105 波导管

106 电场产生用电源

107 磁场产生线圈

108 电极基材

108a 上表面

108d 凹部(凹陷部)

108p 凸部(突起部)

109 半导体晶片

109a 主面

109b 背面

109e 端部(圆弧部)

110 真空排气口

111 导电体膜

112 接地

113 基座环

116 等离子

120 晶片载置用电极

120a 载置面

120b 上表面

124 高频电源

125 高频滤波器

126 直流电源

127 分线盒

129 匹配器

130 负载阻抗可变箱

139 电介质环

139a 电介质制环

139a1 第1面

139a2 第2面

139a3 第3面

139a3′ 第3面

139b 薄膜电极

139b1 第1部分

139b2 第2部分

139b3 第3部分

139b3′ 第3部分

139bie 内周端

139boe 外周端

140 电介质膜

150 绝缘板

151 接地板

152 冷媒流路

160 电场/磁场形成部

170 控制器。

Claims

1.一种等离子处理装置，其特征在于，具备：

(a)样品台，其具备载置半导体晶片且俯视观察下具有第1圆形的载置面；

(b)电介质环，其具备在所述样品台的外周区域包围所述样品台配置且在俯视观察下包含内周端和外周端的环状的薄膜电极；和

(c)基座环，其装在电介质环上，覆盖所述薄膜电极，为电介质制，

所述半导体晶片包含：在俯视观察下具有第2圆形的主面以及背面；和作为所述主面的圆周部的端部，

所述第1圆形的第1半径比所述第2圆形的第2半径小，

所述薄膜电极在所述内周端与所述外周端之间包含：位于比所述半导体晶片的所述背面低的位置的第1部分；位于比所述半导体晶片的所述主面高的位置的第2部分；和将所述第1部分和所述第2部分连起来的第3部分，

在俯视观察下，所述薄膜电极的所述第1部分具有与所述半导体晶片重叠的重叠区域。

2.根据权利要求1所述的等离子处理装置，其特征在于，

所述重叠区域遍及所述半导体晶片的所述圆周部的全域。

3.根据权利要求1所述的等离子处理装置，其特征在于，

所述薄膜电极的所述内周端在俯视观察下具有第3半径的第3的圆形，所述第3半径比所述第1半径大，比所述第2半径小。

4.根据权利要求1所述的等离子处理装置，其特征在于，

所述等离子处理装置还具备：

(d)单一高频电源，其对所述样品台以及所述薄膜电极分支地供给高频电力。

5.根据权利要求4所述的等离子处理装置，其特征在于，

所述样品台包含：导电性的电极基材；和配置于所述电极基材上的电介质膜，

所述电介质膜的上表面构成所述载置面。

6.根据权利要求5所述的等离子处理装置，其特征在于，

从所述高频电源对所述电极基材供给高频电力。

7.根据权利要求5所述的等离子处理装置，其特征在于，

所述电介质膜在其内部具备导电体膜，

从所述高频电源对所述导电体膜供给高频电力。

8.根据权利要求1所述的等离子处理装置，其特征在于，

所述半导体晶片的所述背面与所述薄膜电极的所述第1部分的垂直方向的第1距离比所述半导体晶片的所述端部与所述薄膜电极的所述第3部分的水平方向的第2距离小。

9.根据权利要求8所述的等离子处理装置，其特征在于，

所述基座环介于薄膜电极的所述第3部分与所述半导体晶片的所述端部之间而存在。

10.根据权利要求1所述的等离子处理装置，其特征在于，

所述薄膜电极的所述第1部分以及所述第2部分具备与所述半导体晶片的所述主面平行的水平面，

所述薄膜电极的所述第3部分具备与所述半导体晶片的所述主面正交的垂直面。

11.根据权利要求1所述的等离子处理装置，其特征在于，

所述薄膜电极的所述第3部分具备沿着铅垂方向靠近所述样品台的倾斜。

12.一种等离子处理方法，其特征在于，具备如下工序：

(a)准备具备样品台、配置于所述样品台的外周区域的环状的薄膜电极和高频电源的等离子处理装置；

(b)在所述样品台载置具备主面以及背面的半导体晶片；以及

(c)对所述半导体晶片的所述主面实施等离子处理，

所述薄膜电极具备：位于比所述半导体晶片的所述背面低的位置的第1部分；位于比所述半导体晶片的所述主面高的位置的第2部分；和将所述第1部分和所述第2部分连起来的第3部分，

在俯视观察下，所述薄膜电极的所述第1部分具有与所述半导体晶片重叠的重叠区域，

在所述(c)工序中，从所述高频电源对所述样品台以及所述薄膜电极供给高频电力。

13.根据权利要求12所述的等离子处理方法，其特征在于，

所述半导体晶片的所述主面以及所述背面具有圆形，

所述重叠区域遍及所述半导体晶片的圆周部的全域。

14.根据权利要求12所述的等离子处理方法，其特征在于，

15.根据权利要求12所述的等离子处理方法，其特征在于，

所述等离子处理方法还包含如下工序：

(d)对配置有所述样品台的处理室导入气体；

(e)对所述处理室导入微波电场；以及

(f)对所述处理室供给磁场。