CN115396255A - 电源控制方法、控制芯片、电源管理芯片和电子设备 - Google Patents

电源控制方法、控制芯片、电源管理芯片和电子设备 Download PDF

Info

Publication number
CN115396255A
CN115396255A CN202211066111.3A CN202211066111A CN115396255A CN 115396255 A CN115396255 A CN 115396255A CN 202211066111 A CN202211066111 A CN 202211066111A CN 115396255 A CN115396255 A CN 115396255A
Authority
CN
China
Prior art keywords
spmi
power management
chip
control chip
bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211066111.3A
Other languages
English (en)
Inventor
任航天
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zeku Technology Beijing Corp Ltd
Original Assignee
Zeku Technology Beijing Corp Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zeku Technology Beijing Corp Ltd filed Critical Zeku Technology Beijing Corp Ltd
Priority to CN202211066111.3A priority Critical patent/CN115396255A/zh
Publication of CN115396255A publication Critical patent/CN115396255A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Sources (AREA)

Abstract

本申请提供了一种电源控制方法、控制芯片、电源管理芯片和电子设备，设计了低时延SPMI命令，与标准SPMI命令相比，低时延SPMI命令占用较少的时钟周期，并且低时延SPMI命令不会影响标准SPMI命令的传输，与标准SPMI协议具有较好的兼容性。该电源控制方法，应用于控制芯片，该控制芯片与电源管理芯片之间通过SPMI总线通信，该电源控制方法包括：该控制芯片向该电源管理芯片发送目标时序，其中，该目标时序中的时钟信号处于第一电平，该第一电平用于指示该SPMI总线的占用，该目标时序中的数据信号用于指示该电源管理芯片的输出。

Description

电源控制方法、控制芯片、电源管理芯片和电子设备
技术领域
本发明涉及电子设备硬件技术领域，尤其涉及一种电源控制方法、控制芯片、电源管理芯片和电子设备。
背景技术
通常，电子设备中的电源管理芯片(Power Management IC)可以基于系统电源管理接口协议(System Power Management Interface，SPMI)与其他系统级芯片(System onChip，SoC)(如基带芯片(Baseband IC，BBIC))进行通信。
在标准SPMI命令中，在SPMI总线仲裁之后产生开始时序(Sequence StartCondition，SSC)，SPMI总线上的收端设备在检测到开始时序之后准备接收后续命令帧，且SSC至少需要3个时钟周期，然而，标准SPMI命令无法满足一些低时延要求的场景。
发明内容
本申请提供了一种电源控制方法、控制芯片、电源管理芯片和电子设备，设计了低时延SPMI命令，与标准SPMI命令相比，低时延SPMI命令占用较少的时钟周期，并且低时延SPMI命令不会影响标准SPMI命令的传输，与标准SPMI协议具有较好的兼容性。
第一方面，提供了一种电源控制方法，应用于控制芯片，该控制芯片与电源管理芯片之间通过SPMI总线通信，该方法包括：
该控制芯片向该电源管理芯片发送目标时序，其中，该目标时序中的时钟信号处于第一电平，该第一电平用于指示该SPMI总线的占用，该目标时序中的数据信号用于指示该电源管理芯片的输出。
第二方面，提供了一种电源控制方法，应用于电源管理芯片，该电源管理芯片与控制芯片之间通过SPMI总线通信，该方法包括：
该电源管理芯片接收该控制芯片发送的目标时序，其中，该目标时序中的时钟信号处于第一电平，该第一电平用于指示该SPMI总线的占用，该目标时序中的数据信号用于指示该电源管理芯片的输出；
该电源管理芯片根据该目标时序中的数据信号控制该电源管理芯片的输出。
第三方面，提供了一种控制芯片，包括系统电源管理接口协议SPMI主模块，该SPMI主模块与电源管理芯片的SPMI从模块之间通过SPMI总线通信；
该SPMI主模块用于：向该SPMI从模块发送目标时序；
其中，该目标时序中的时钟信号处于第一电平，该第一电平用于指示该SPMI总线的占用，该目标时序中的数据信号用于指示该电源管理芯片的输出。
第四方面，提供了一种电源控制芯片，包括SPMI从模块和电源模块，该SPMI从模块与SPMI主模块之间通过SPMI总线通信；
该SPMI从模块用于：接收该SPMI主模块发送的目标时序，其中，该目标时序中的时钟信号处于第一电平，该第一电平用于指示该SPMI总线的占用，该目标时序中的数据信号用于指示该电源管理芯片的输出；
该电源模块用于：根据该目标时序中的数据信号控制该电源管理芯片的输出。
第五方面，提供了一种电子设备，该电子设备包括控制芯片和电源管理芯片；
该控制芯片用于：向电源管理芯片发送目标时序，其中，该目标时序中的时钟信号处于第一电平，该第一电平用于指示该SPMI总线的占用；
该电源管理芯片用于：接收该目标时序，以及根据该目标时序中的数据信号控制该电源管理芯片的输出。
第六方面，提供了一种芯片，包括处理器和存储器，其中，该存储器用于存储计算机程序，该处理器用于调用并运行该存储器中存储的计算机程序，执行上述第一方面或其各实现方式中的方法。
第七方面，提供了一种芯片，包括处理器和存储器，其中，该存储器用于存储计算机程序，该处理器用于调用并运行该存储器中存储的计算机程序，执行上述第二方面或其各实现方式中的方法。
第八方面，提供了一种电子设备，包括处理器和存储器，其中，该存储器用于存储计算机程序，该处理器用于调用并运行该存储器中存储的计算机程序，执行上述第一方面至第二方面中的任一方面或其各实现方式中的方法。
第九方面，提供了一种计算机存储介质，该计算机存储介质存储有计算机程序，该计算机程序被至少一个处理器执行时实现上述第一方面至第二方面中的任一方面或其各实现方式中的方法。
通过上述技术方案，控制芯片向电源管理芯片发送目标时序，其中，目标时序中的时钟信号处于第一电平，且第一电平用于指示SPMI总线的占用，目标时序中的数据信号用于指示电源管理芯片的输出。具体的，控制芯片在赢得仲裁后发送目标时序，目标时序中的时钟信号处于第一电平，其他设备会认为SPMI总线被占用，也不会发起新的通信过程，目标时序中的数据信号用于指示电源管理芯片的输出，也即目标时序中的数据信号可以看作是电源控制对应的命令帧。与标准SPMI命令相比，本申请技术方案中无需发送开始时序，且目标时序中的数据信号相较于标准SPMI命令中的命令帧占用更少的时钟周期，从而，实现了SPMI命令的低时延传输。
在本申请技术方案中，控制芯片发送的低时延SPMI命令(包含目标时序)依然会进行SPMI总线仲裁，所以当控制芯片赢得仲裁后，SPMI总线上其他设备是知道有设备赢得仲裁，不会发起其他通信，直到低时延SPMI命令执行完毕。由于目标时序中的时钟信号处于第一电平，所以其他设备是检测不到SSC的，其他设备就不会有进一步动作，只有电源管理芯片可以识别目标时序。在目标时序完成前，时钟信号一直处于第一电平，其他设备会认为SPMI总线被占用，也不会发起新的通信过程，这保证了其他设备不会因为低时延SPMI命令而误动作，影响其他设备的SPMI通信。在目标时序之后，控制芯片可以拉低时钟信号，SPMI总线进入空闲状态，其他设备检测到SPMI总线处于空闲状态，可以发起其他通信过程。也即，本申请技术方案可以实现SPMI命令的低时延传输，且不会影响标准SPMI命令的传输，与标准SPMI协议具有很好的兼容性。
附图说明
图1是本申请提供的一种SIM卡和SIM卡座的示意性图。
图2是本申请提供的一种SIM卡下电的示意性图。
图3是本申请提供的标准SPMI命令的示意性图。
图4是本申请提供的标准SPMI命令各个部分需要的时钟周期的示意性图。
图5是本申请提供的另一种SIM卡下电的示意性图。
图6是根据本申请实施例适用的一种系统架构的示意图。
图7是根据本申请实施例提供的一种电源控制方法的示意性流程图。
图8是根据本申请实施例提供的SPMI命令的示意性图。
图9是本申请提供的再一种SIM卡下电的示意性图。
图10是本申请提供的控制芯片的SPMI主模块发送SPMI命令的示意性流程图。
图11是根据本申请实施例提供的另一种电源控制方法的示意性流程图。
图12是本申请提供的电源管理芯片的SPMI从模块接收SPMI命令的示意性流程图。
图13是根据本申请实施例提供的一种控制芯片的示意性框图。
图14是根据本申请实施例提供的一种电源管理芯片的示意性框图。
图15是根据本申请实施例提供的一种电子设备的示意性框图。
图16是根据本申请实施例提供的另一种电子设备的示意性框图。
图17是根据本申请实施例提供的一种芯片的示意性框图。
图18是根据本申请实施例提供的一种硬件系统的示意性框图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。针对本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请实施例中，电子设备可以是手机(Mobile Phone)、平板电脑(Pad)、带无线收发功能的电脑、虚拟现实(Virtual Reality，VR)终端设备、增强现实(AugmentedReality，AR)终端设备、工业控制(industrial control)中的无线终端设备、无人驾驶(self driving)中的无线终端设备、远程医疗(remote medical)中的无线终端设备、智能电网(smart grid)中的无线终端设备、运输安全(transportation safety)中的无线终端设备、智慧城市(smart city)中的无线终端设备或智慧家庭(smart home)中的无线终端设备等。
作为示例而非限定，在本申请实施例中，电子设备还可以是可穿戴设备。可穿戴设备也可以称为穿戴式智能设备，是应用穿戴式技术对日常穿戴进行智能化设计、开发出可以穿戴的设备的总称，如眼镜、手套、手表、服饰及鞋等。可穿戴设备即直接穿在身上，或是整合到用户的衣服或配件的一种便携式设备。可穿戴设备不仅仅是一种硬件设备，更是通过软件支持以及数据交互、云端交互来实现强大的功能。广义穿戴式智能设备包括功能全、尺寸大、可不依赖智能手机实现完整或者部分的功能，例如：智能手表或智能眼镜等，以及只专注于某一类应用功能，需要和其它设备如智能手机配合使用，如各类进行体征监测的智能手环、智能首饰等。
本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
应理解，在本申请的实施例中提到的“指示”可以是直接指示，也可以是间接指示，还可以是表示具有关联关系。举例说明，A指示B，可以表示A直接指示B，例如B可以通过A获取；也可以表示A间接指示B，例如A指示C，B可以通过C获取；还可以表示A和B之间具有关联关系。
在本申请实施例的描述中，术语“对应”可表示两者之间具有直接对应或间接对应的关系，也可以表示两者之间具有关联关系，也可以是指示与被指示、配置与被配置等关系。
标准SPMI命令无法满足一些低时延要求的场景。在一些实施例中，本申请实施例所述的电源控制例如可以是指用户识别模块(Subscriber Identity Module，SIM)下电。具体的，为了使SIM卡在工作状态下安全拔出，而不损坏SIM卡，那么需要SIM卡座上的电源触点与SIM卡分离之前，确保SIM卡电源先关闭，之后SIM卡座上的电源触点就可以在没有电的状态下与SIM卡分离，SIM卡就可以安全拔出。
为便于更好的理解本申请实施例，对本申请相关的SIM卡下电进行说明。
SIM卡是终端用户所持有的集成电路(Integrated Circuit，IC)卡，终端只有插入SIM卡后，才可以入网使用。SIM卡通常插在终端的SIM卡槽中，用户可以在终端开机的状态下，对SIM卡进行热插拔(也可称之为带电插拔)操作，即用户可以将正在使用的SIM卡直接进行拔出操作，而不必先将终端关机。
SIM卡的电源和信号都是通过SIM卡座上的金属触点与SIM卡上的金属触点进行机械接触，对SIM卡进行供电和信号通讯。其中，SIM卡和SIM卡座的金属触点可以如图1所示，VCC表示电源，复位(reset，RST)表示复位，时钟(clock，CLK)表示时钟信号，GND表示接地，VPP表示编程电压(可以用于进行信号交互，如近场通信(Near Field Communication，NFC)信号)，输入输出(Input and output，IO)表示数据输入输出接口。
需要说明的是，机械触点在接触和断开时，会产生抖动(如电压的突然升高或降低)，如果SIM卡上的电源触点在SIM卡与SIM卡座分离时，仍然带有电压，那可能在分离瞬间，SIM卡上的电源触点对SIM卡产生一个电压的抖动，容易损坏SIM卡，造成烧卡。
为了使SIM卡在工作状态下安全拔出，而不损坏SIM卡，那么需要SIM卡座上的电源触点与SIM卡分离之前，确保SIM卡电源先关闭，之后电源触点就可以在没有电的状态下分离，SIM卡可以安全拔出。
为了达到这一目的，SIM卡座上一般会提供一个拔出检测信号(detach，DET)，SIM卡开始拔出的瞬间，DET就会进行跳变，用来通知BBIC和PMIC，对SIM卡进行下电。SIM卡拔出过程中，SIM卡座的触点会在SIM卡触点上滑动一段距离，等SIM卡座触点滑出SIM卡触点边界时，SIM卡座触点才会和SIM卡触点分离，这个过程一般需要几个毫秒(ms)。也就是从DET信号跳变，到SIM卡触点分离，会经过几个ms，在这期间，BBIC和PMIC需要完成对SIM卡的下电。具体例如，DET信号跳变之后，如果能在1ms之内完成对SIM卡的下电，SIM卡拔出就是安全的。
为了实现上述功能(即DET信号跳变之后在1ms之内完成对SIM卡的下电)，目前一般有两种现有方案(即如下方案一和方案二)。
方案一，SIM卡下电控制基于BBIC和PMIC之间的SPMI接口实现，如图2所示。BBIC为基带芯片，包含：全球用户识别模块(Universal Subscriber Identity Module，USIM)模块：负责对SIM卡的控制与通信；SPMI主模块：实现与PMIC的SPMI通信，生成基于SPMI协议的电源控制命令，发送给PMIC，实现对PMIC的控制；高速时钟：为SPMI主模块及BBIC其他数字电路提供高速工作时钟。PMIC为电源管理芯片，包含：SPMI从模块：实现与BBIC的SPMI通信，解析BBIC发来的SPMI命令，控制PMIC的各个电源；高速时钟：为SPMI从模块及PMIC其他数字电路提供高速工作时钟。电源1：为SIM卡提供电源，一般为低压差线性稳压器(Low DropoutRegulator，LDO)。
SIM卡的拔卡下电流程可以如下：
SIM卡开始拔出，SIM卡座的DET信号发生跳变，DET信号传输给USIM模块，USIM模块按顺序拉低SIM卡的RST、CLK和IO信号之后，向SPMI主模块发送SIM卡下电指令，SPMI主模块收到SIM卡下电指令后，向PMIC发送基于SPMI协议的SIM卡下电指令；PMIC中的SPMI从模块收到基于SPMI协议的SIM卡下电指令后，控制电源1开始给SIM卡下电，经过一段时间后，电源1电压下降到0，SIM卡完成下电。
基于SPMI协议的电源控制命令，一般是对电源控制寄存器的读写命令。标准SPMI命令可以如图3所示，总线仲裁：SPMI总线最多支持同时接入4个主设备，当多个主设备同时想发起通讯传输时，SPMI总线仲裁阶段会判断哪个主设备的优先级更高，来决定出这次通讯的发起者。赢得仲裁的主设备成为SPMI总线的控制者，得到SPMI总线的时钟信号的控制权，来提供SPMI总线时钟。具体例如，BBIC作为主设备赢得仲裁，一般需要9个时钟周期。开始时序：当BBIC赢得仲裁后，成为SPMI总线控制者，BBIC会拉低时钟信号，同时控制数据信号，先拉高数据信号，再拉低数据信号，产生开始时序(SSC)。SPMI总线上收端设备(即PMIC)检测到开始时序，准备接收后续命令帧。SSC至少需要3个时钟周期。命令帧：用来传输命令、地址、数据等信息，一般大于60个时钟周期的长度。
基于上述图3所示的标准SPMI命令可知，SPMI主设备发起的标准SPMI命令由以下几部分组成：总线仲裁：需要9个时钟周期(clk)；开始时序：需要至少3个时钟周期(clk)；命令帧：需要至少60个时钟周期(clk)，如图4所示。
具体的，一个标准SPMI命令的长度，就超过了70个时钟周期，再加上BBIC内部和PMIC内部的数字电路的命令传输，从DET信号跳变到电源1开始下电，一般需要至少80个时钟周期。
如果按照19.2M时钟频率计算，需要80/19.2M＝4.2us左右，也就是DET信号跳变，到电源1开始下电，需要4.2us。而LDO从开始下电到电压降至0，一般需要200us左右的时间。所以从DET信号跳变，到电源1电压降到0，只需要205us左右的时间就可以，小于1ms，满足需求。
以上时间是基于19.2M时钟频率计算的，但是当系统(至少包含BBIC和PMIC)处于睡眠(也可以称之为休眠)时，如果高速时钟关闭，仅存在32k低速时钟的情况下，从DET信号跳变到电源1开始下电的时间为80/32k＝2.5ms，再加上电源1电压降到0的时间200us，总时间为2.7ms左右，不满足小于1ms的要求。
所以在方案一中，在系统(至少包含BBIC和PMIC)睡眠时，仍需要高速时钟工作，这会提高系统(至少包含BBIC和PMIC)的睡眠功耗，不利于低功耗控制。
方案二，如图5所示，与上述方案一的区别在于，在将SIM卡座DET信号传输到BBIC的USIM模块的同时，也传输到了PMIC，这样DET信号跳变，会直接触发电源1下电(即电源1电压下降到0，SIM卡完成下电)。需要说明的是，图5是以系统(至少包含BBIC和PMIC)在睡眠时，低速时钟工作为例进行说明的。在系统(至少包含BBIC和PMIC)工作时，图5中的低速时钟也可以替换为高速时钟。
方案二的优点在于SIM卡下电命令不依赖SPMI接口。DET信号跳变，会直接触发电源1开始下电，没有标准SPMI命令传输的延时，SIM卡下电时间仅仅是电源1电压下降到0的时间200us，并且这个时间不受系统(至少包含BBIC和PMIC)时钟影响。所以系统(至少包含BBIC和PMIC)在睡眠时，就不需要高速时钟工作，可以关闭高速时钟，有利于系统低功耗的控制。
方案二的缺点，一个是PMIC需要增加一个额外的管脚，接入DET信号来实现这个功能(即DET信号跳变会直接触发电源1下电)；另外一个缺点是，SIM卡下电是应该按照一定的顺序，方案一的SIM卡下电是受USIM模块控制的，按顺序拉低SIM卡的RST、CLK和IO信号，再关闭SIM卡电源，符合标准的SIM卡下电时序；而方案二，SIM卡下电不再受USIM模块的控制，USIM模块无法做到先拉低RST，接着拉低CLK，最后拉低IO引脚，再关闭SIM卡电源，有可能RST、CLK和IO引脚还没来得及拉低，SIM卡电源就已经下电了，导致SIM卡无法按照正常时序下电，这有可能会导致SIM卡入网状态的异常。
也即，在上述方案一中，系统(至少包含BBIC和PMIC)需要在睡眠时保证高速时钟正常工作，增加系统功耗。在上述方案二中，PMIC需要额外增加一个管脚来接入DET信号，另外不能按标准时序对SIM卡进行下电，可能会造成SIM卡入网状态异常。
基于上述问题，本申请提出一种电源控制方法，设计了一种低时延SPMI命令，与标准SPMI命令相比，低时延SPMI命令占用较少的时钟周期，并且低时延SPMI命令不会影响标准SPMI命令的传输，与标准SPMI协议具有较好的兼容性。
在一些实施例中，本申请所设计的低时延SPMI命令并不限于实现SIM卡下电，其也可以实现其他的电源控制，例如，电源电压的升高或降低，或者，电源电流的增加或减少，或者，电源的开启或关闭，或者，多个电源的串联或并联。
图6示出了本申请实施例可以适应的一种系统架构10。具体的，该系统架构10包括电源管理芯片11和控制芯片12。
电源管理芯片11至少包括SPMI从模块和电源模块，SPMI从模块与电源模块之间可以通过总线连接，电源模块包括一个或多个电源，可以基于从SPMI从模块获取的SPMI命令控制各电源(如图6中示出的电源1和电源2)的输出。
控制芯片12至少包括SPMI主模块，SPMI主模块与SPMI从模块之间通过SPMI总线通信。具体的，在本申请实施例中，该控制芯片12可以通过该SPMI主模块在该SPMI总线上传输目标时序；其中，该目标时序中的时钟信号处于第一电平，该第一电平用于指示该SPMI总线的占用，该目标时序中的数据信号用于指示该电源管理芯片11的输出。
在一些实施例中，控制芯片12可以为以下之一：基带芯片(BBIC)，应用芯片，无线保真(Wireless-Fidelity，WiFi)芯片，蓝牙芯片。当然，该控制芯片12也可以为其他系统级芯片(SoC)，本申请实施例对此并不限定。
具体的，控制芯片12可以通过SPMI仲裁占用SPMI总线。
图6示例性地示出了电源管理芯片中的一个SPMI从模块和一个电源模块。在一些实施例中，电源管理芯片中可以包括多个SPMI从模块和多个电源模块，以及电源管理芯片还可以包括一些其他的模块，如时钟模块、处理模块等等，本申请实施例对此并不限定。
图6示例性地示出了控制芯片中的SPMI主模块。在一些实施例中，控制芯片中可以还包括一些其他的模块，如时钟模块、处理模块等等，本申请实施例对此并不限定。
图6示例性地示出了一个电源管理芯片和一个控制芯片。在一些实施例中，该系统架构10可以包括多个控制芯片，并且每个控制芯片与电源管理芯片之间均通过SPMI总线通信，这些控制芯片之间通过SPMI仲裁占用SPMI总线，本申请实施例对此并不限定。具体的，当多个控制芯片的SPMI主模块同时想发起通讯传输时，SPMI总线仲裁阶段会判断哪个控制芯片的SPMI主模块的优先级更高，来决定出这次通讯的发起者。赢得仲裁的控制芯片的SPMI主模块成为SPMI总线的控制者，得到SPMI总线的时钟信号的控制权，来提供SPMI总线时钟。
以下通过具体实施例详述本申请的技术方案。
图7是根据本申请实施例的电源控制方法100的示意性流程图，该电源控制方法100应用于控制芯片，该控制芯片与电源管理芯片之间通过SPMI总线通信。如图7所示，该电源控制方法100可以包括但不限于如下内容：
S110，该控制芯片向该电源管理芯片发送目标时序，其中，该目标时序中的时钟信号处于第一电平，该第一电平用于指示该SPMI总线的占用，该目标时序中的数据信号用于指示该电源管理芯片的输出。
应理解，图7示出了电源控制方法100的步骤或操作，但这些步骤或操作仅是示例，本申请实施例还可以执行其他操作或者图7中的各个操作的变形。该电源控制方法100可以由控制芯片执行，该控制芯片可以为上述图6中的控制芯片12(如BBIC)，具体例如，该电源控制方法100由控制芯片中的SPMI模块(如SPMI主模块)执行。可选地，该控制芯片可以包括至少一个SPMI主模块。
在一些实施例中，该控制芯片可以为以下之一：基带芯片(BBIC)，应用芯片，无线保真(WiFi)芯片，蓝牙芯片。当然，该控制芯片也可以为其他系统级芯片(SoC)，本申请实施例对此并不限定。
在一些实施例中，该第一电平可以是高电平，也即，该目标时序中的时钟信号处于高电平，其他设备会认为SPMI总线被占用，也不会发起新的通信过程。
在一些实施例中，该控制芯片在SPMI总线仲裁中赢得仲裁之后向该电源管理芯片发送该目标时序。也即，在SPMI总线仲裁中赢得仲裁之后，该控制芯片可以通过发送目标时序同时实现SPMI总线占用和控制电源管理芯片的输出。
在本申请实施例中，在赢得仲裁后发送目标时序，目标时序中的时钟信号处于第一电平，其他设备会认为SPMI总线被占用，也不会发起新的通信过程，目标时序中的数据信号用于指示电源管理芯片的输出，也即目标时序中的数据信号可以看作是命令帧。与如图3所示的标准SPMI命令相比，本申请实施例无需发送开始时序(SSC)，且目标时序中的数据信号相较于标准SPMI命令中的命令帧占用更少的时钟周期，从而，实现了SPMI命令的低时延传输，可以降低电源控制功耗，优化电源管理系统。
在一些实施例中，该电源管理芯片可以包括至少一个电源。具体例如，该目标时序中的数据信号所指示的电源管理芯片的输出可以包括但不限于以下至少之一：电源电压的升高或降低，电源电流的增加或减少，电源的开启或关闭，多个电源的串联或并联。
在一些实施例中，该控制芯片与该电源管理芯片可以属于不同的设备。例如，控制芯片属于电子设备1，电源管理芯片属于电子设备2，该控制芯片与该电源管理芯片之间通过SPMI总线通信。
在一些实施例中，该控制芯片与该电源管理芯片可以属于相同的设备。
在一些实施例中，该控制芯片可以包含至少一个SPMI模块(如SPMI主模块)，该电源管理芯片可以包含至少一个SPMI模块(如SPMI从模块)，该控制芯片的SPMI模块与该电源管理芯片的SPMI模块之间通过SPMI总线通信。
在一些实施例中，在该目标时序之后，该控制芯片将该SPMI总线上的时钟信号从该第一电平调整为第二电平，其中，该第二电平用于指示该SPMI总线的释放。也即，在目标时序之后，控制芯片可以通过调整SPMI总线上的时钟信号的电平，释放SPMI总线的时钟信号的控制权。
在一些实施例中，该第一电平为高电平，该第二电平为零电平。具体的，在该目标时序之后，该控制芯片将该SPMI总线上的时钟信号从高电平拉低为零电平，在时钟信号拉低之后，该SPMI总线处于空闲状态。也即，在控制芯片通过目标时序中的数据信号指示电源管理芯片的输出之后，控制芯片可以释放SPMI总线的时钟信号的控制权。
在一些实施例中，在该目标时序之后，该控制芯片也可以继续占用该SPMI总线，发送其他的时序，本申请对此并不限定。
在一些实施例中，该目标时序中的数据信号的格式由该控制芯片与该电源管理芯片预先约定。也即，该目标时序中的数据信号可以是一些自定义波形，本申请对具体波形不作限定。
本申请实施例中，“预先约定”可以通过在控制芯片和电源管理芯片中预先保存相应的代码、表格或其他可用于指示相关信息的方式来实现，本申请对于其具体的实现方式不做限定。可选地，预先约定也可以是指SPMI协议中定义的。
在一些实施例中，该目标时序占用的时钟周期的数量小于或等于开始时序(SSC)占用的时钟周期的数量。具体的，在标准SPMI命令中，开始时序需要至少3个时钟周期(clk)。在本申请实施例中，目标时序需要的时钟周期的数量小于或等于(即不超过)开始时序需要的时钟周期的数量。
在一些实施例中，该目标时序占用的时钟周期的数量小于或等于预设阈值。其中，该预设阈值可以是该控制芯片与该电源管理芯片预先约定的，或者，该预设阈值可以是SPMI协议约定的。具体例如，该目标时序占用3个时钟周期。
在一些实施例中，该预设阈值可以是3个时钟周期，或者，该预设阈值可以是4个时钟周期，或者，该预设阈值可以是5个时钟周期，或者，该预设阈值可以是8个时钟周期，或者，该预设阈值可以是10个时钟周期。
在一些实施例中，控制芯片在SPMI总线仲裁中赢得仲裁之后不发送开始时序(SSC)，仅通过将目标时序中的时钟信号设置为第一电平，即可实现SPMI总线的占用。
在一些实施例中，控制芯片与电源管理芯片之间的SPMI命令可以如图8所示，其可以由两部分组成(即SPMI总线仲裁和目标时序)。SPMI总线仲裁：SPMI命令仍然需要进行SPMI总线仲裁，一个原因是不能影响SPMI总线上其他高优先级设备的正常通讯，另一个原因就是，如果想发送SPMI命令，需要得到时钟信号的控制权，所以需要赢得SPMI总线仲裁，才能发送SPMI命令。SPMI总线仲裁需要9个时钟周期。目标时序：不同于标准SPMI命令，控制芯片在赢得SPMI总线仲裁后，不会发送开始时序(SSC)，而是拉高时钟信号，然后控制数据信号，产生目标时序，目标时序中的数据信号的命令格式可以是自定义的，只要控制芯片和电源管理芯片约定好具体的命令格式，控制芯片发送目标时序，电源管理芯片可以正常识别。电源管理芯片的SPMI从模块检测到时钟信号被拉高，就可以准备接收目标时序，并解析出目标时序中的数据信号对应的命令，比如SIM卡电源下电。
在本申请实施例中，SPMI命令(包含目标时序)与SPMI标准协议的兼容性具体表现在如下三个方面：
其一，控制芯片在发送目标时序之前依然会进行SPMI总线仲裁，所以当控制芯片赢得仲裁后，SPMI总线上其他设备是知道有设备赢得仲裁，不会发起其他通信，直到SPMI命令(包含目标时序)执行完毕。
其二，当SPMI总线仲裁结束之后，控制芯片发送目标时序，由于目标时序中的时钟信号处于第一电平，所以其他设备是检测不到SSC的，其他设备就不会有进一步动作，只有电源管理芯片可以识别目标时序。在目标时序完成前，时钟信号一直处于第一电平，其他设备会认为SPMI总线被占用，也不会发起新的通信过程，这保证了其他设备不会因为低时延SPMI命令而误动作，影响其他设备的SPMI通信。
其三，在目标时序之后，控制芯片会调整时钟信号为第二电平，以释放SPMI总线的控制权，其他设备检测到SPMI总线处于空闲状态，可以发起其他通信过程。
在一些实施例中，在该控制芯片中的USIM获取到SIM卡拔出检测信号的情况下，该目标时序中的数据信号具体用于指示该电源管理芯片控制电源对该SIM卡进行下电。
具体例如，控制芯片为BBIC，电源管理芯片为PMIC，SIM卡下电的流程可以如图9所示，SIM卡开始拔出，SIM卡座的DET信号发生跳变，DET信号传输给BBIC中的USIM模块，USIM模块按顺序拉低SIM卡的RST、CLK和IO信号之后，向BBIC中的SPMI主模块发送SIM卡下电指令，SPMI主模块收到SIM卡下电指令后向PMIC发送低时延SPMI命令，其中，低时延SPMI命令可以包含SPMI总线仲裁(9个时钟周期)和目标时序(3个时钟周期)，目标时序中的数据信号用于指示PMIC控制电源1给SIM卡下电；PMIC中的SPMI从模块收到基于目标时序之后，解析目标时序中的数据信号对应的命令(即指示PMIC控制电源1给SIM卡下电)，控制电源1开始给SIM卡下电，经过一段时间后，电源1电压下降到0，SIM卡完成下电。低时延SPMI命令只需要12个时钟周期，再加上BBIC内部和PMIC内部的数字电路的命令传输，从DET信号跳变到电源1开始下电，预计只需要20个时钟周期，远低于标准SPMI命令所需要的80个时钟周期。例如，在32k低速时钟下，低时延SPMI命令需要的时长为：20/32000＝625us，再加上电源1下电的200us，也就是从DET信号跳变，到SIM卡电压降至0，总共825us的时间，满足小于1ms的需求。又例如，在19.2M高速时钟下，低时延SPMI命令需要的时长为：20/19.2M＝1.05us，再加上电源1下电的200us，也就是从DET信号跳变，到SIM卡电压降至0，总共201.05us的时间，满足小于1ms的需求。
基于低延时SPMI命令，可以让系统(至少包含BBIC和PMIC)在睡眠时，关闭高速时钟，只使用低速时钟就能保证SIM卡的快速下电。关闭高速时钟降低了系统(至少包含BBIC和PMIC)的功耗，同时不需要PMIC增加额外的管脚，并且SIM卡下电仍然受USIM模块控制，可以实现正常的下电时序。也即，基于本申请实施例所述的低延时SPMI命令实现SIM卡下电，可以同时避免了上述方案一和方案二的缺点。
需要说明的是，图9是以系统(至少包含BBIC和PMIC)在睡眠时，低速时钟工作为例进行说明的。在系统(至少包含BBIC和PMIC)工作时，图9中的低速时钟也可以替换为高速时钟，可以进一步缩短SPMI命令的时延。
在一些实施例中，控制芯片的SPMI主模块发送SPMI命令的流程可以如图10所示，具体的，在SPMI总线空闲时，控制芯片发起SPMI总线仲裁，若赢得仲裁，则获得SPMI总线上时钟信号控制权，若未赢得仲裁，则等待SPMI总线空闲时发起下一次SPMI总线仲裁。对于标准SPMI命令，在获得SPMI总线上时钟信号控制权之后，拉低时钟信号，控制数据信号产生开始时序(SSC)，然后，控制时钟信号和数据信号，发送正常命令帧。对于本申请实施例所述的低时延SPMI命令，在获得SPMI总线上时钟信号控制权之后，调整时钟信号的电平且控制数据信号产生目标时序，并发送目标时序。
因此，在本申请实施例中，控制芯片向电源管理芯片发送目标时序，其中，目标时序中的时钟信号处于第一电平，目标时序中的数据信号用于指示电源管理芯片的输出。具体的，在赢得仲裁后发送目标时序，目标时序中的时钟信号处于第一电平，其他设备会认为SPMI总线被占用，也不会发起新的通信过程，目标时序中的数据信号用于指示电源管理芯片的输出，也即目标时序中的数据信号可以看作是命令帧。与标准SPMI命令相比，本申请实施例中无需发送开始时序，且目标时序中的数据信号相较于标准SPMI命令中的命令帧占用更少的时钟周期，从而，实现了SPMI命令的低时延传输。
上文结合图7和图10，详细描述了本申请的控制芯片侧实施例，下文结合图11至图12，详细描述本申请的电源管理芯片侧实施例，应理解，电源管理芯片侧实施例与控制芯片侧实施例相互对应，类似的描述可以参照控制芯片侧实施例。
图11是根据本申请实施例的电源控制方法200的示意性流程图，该电源控制方法200应用于电源管理芯片，该电源管理芯片与控制芯片之间通过SPMI总线通信。如图11所示，该电源控制方法200可以包括但不限于如下内容：
S210，该电源管理芯片接收该控制芯片发送的目标时序，其中，该目标时序中的时钟信号处于第一电平，该第一电平用于指示该SPMI总线的占用，该目标时序中的数据信号用于指示该电源管理芯片的输出；
S220，该电源管理芯片根据该目标时序中的数据信号控制该电源管理芯片的输出。
应理解，图11示出了该电源控制方法200的步骤或操作，但这些步骤或操作仅是示例，本申请实施例还可以执行其他操作或者图11中的各个操作的变形。该电源控制方法200可以由电源管理芯片执行，该电源管理芯片可以为上述图6中的电源管理芯片11，具体例如，该电源控制方法200由电源管理芯片中的SPMI模块(如SPMI从模块)执行。可选地，电源管理芯片可以包括至少一个SPMI从模块。
在一些实施例中，该第一电平可以是高电平，也即，该目标时序中的时钟信号处于高电平，其他设备会认为SPMI总线被占用，也不会发起新的通信过程。
在一些实施例中，该控制芯片在SPMI总线仲裁中赢得仲裁之后向该电源管理芯片发送该目标时序。也即，在SPMI总线仲裁中赢得仲裁之后，该控制芯片可以通过发送目标时序同时实现SPMI总线占用和控制电源管理芯片的输出。
在本申请实施例中，在赢得仲裁后发送目标时序，目标时序中的时钟信号处于高电平，其他设备会认为SPMI总线被占用，也不会发起新的通信过程，目标时序中的数据信号用于指示电源管理芯片的输出，也即目标时序中的数据信号可以看作是命令帧。与如图3所示的标准SPMI命令相比，本申请实施例无需发送开始时序(SSC)，且目标时序中的数据信号相较于标准SPMI命令中的命令帧占用更少的时钟周期，从而，实现了SPMI命令的低时延传输，可以降低电源控制功耗，优化电源管理系统。
在一些实施例中，该电源管理芯片可以包括至少一个电源。具体例如，该目标时序中的数据信号所指示的电源管理芯片的输出可以包括但不限于以下至少之一：电源电压的升高或降低，电源电流的增加或减少，电源的开启或关闭，多个电源的串联或并联。
在一些实施例中，该控制芯片与该电源管理芯片可以属于不同的设备。例如，控制芯片属于电子设备1，电源管理芯片属于电子设备2，该控制芯片与该电源管理芯片之间通过SPMI总线通信。
在一些实施例中，该控制芯片与该电源管理芯片可以属于相同的设备。
在一些实施例中，该控制芯片与该电源管理芯片之间通过SPMI总线通信，也即，该控制芯片可以包含至少一个SPMI模块(如SPMI主模块)，该电源管理芯片可以包含至少一个SPMI模块(如SPMI从模块)，该控制芯片的SPMI模块与该电源管理芯片的SPMI模块之间通过SPMI总线通信。
在一些实施例中，在该目标时序之后，该控制芯片将该SPMI总线上的时钟信号从该第一电平调整为第二电平，其中，该第二电平用于指示该SPMI总线的释放。也即，在目标时序之后，控制芯片可以通过调整SPMI总线上的时钟信号的电平，释放SPMI总线的时钟信号的控制权。
在一些实施例中，该第一电平为高电平，该第二电平为零电平。具体的，在该目标时序之后，该控制芯片将该SPMI总线上的时钟信号从高电平拉低为零电平，在时钟信号拉低之后，该SPMI总线处于空闲状态。也即，在该控制芯片通过目标时序中的数据信号指示该电源管理芯片的输出之后，该控制芯片可以释放SPMI总线的时钟信号的控制权，以使该SPMI总线处于空闲状态。
在一些实施例中，该目标时序中的数据信号的格式由该控制芯片与该电源管理芯片预先约定。也即，该目标时序中的数据信号可以是一些自定义波形，本申请对具体波形不作限定。
本申请实施例中，“预先约定”可以通过在控制芯片和电源管理芯片中预先保存相应的代码、表格或其他可用于指示相关信息的方式来实现，本申请对于其具体的实现方式不做限定。可选地，预先约定也可以是指SPMI协议中定义的。
在一些实施例中，该目标时序占用的时钟周期的数量小于或等于开始时序(SSC)占用的时钟周期的数量。具体的，在标准SPMI命令中，开始时序需要至少3个时钟周期(clk)。在本申请实施例中，目标时序需要的时钟周期的数量小于或等于(即不超过)开始时序需要的时钟周期的数量。
在一些实施例中，该目标时序占用的时钟周期的数量小于或等于预设阈值。其中，该预设阈值可以是该控制芯片与该电源管理芯片预先约定的，或者，该预设阈值可以是SPMI协议约定的。具体例如，该目标时序占用3个时钟周期。
在一些实施例中，该预设阈值可以是3个时钟周期，或者，该预设阈值可以是4个时钟周期，或者，该预设阈值可以是5个时钟周期，或者，该预设阈值可以是8个时钟周期，或者，该预设阈值可以是10个时钟周期。
在一些实施例中，控制芯片在SPMI总线仲裁中赢得仲裁之后不发送开始时序(SSC)，仅通过将目标时序中的时钟信号设置为第一电平，即可实现SPMI总线的占用。
在一些实施例中，控制芯片与电源管理芯片之间的SPMI命令可以如图8所示，其可以由两部分组成(即SPMI总线仲裁和目标时序)。SPMI总线仲裁：SPMI命令仍然需要进行SPMI总线仲裁，一个原因是不能影响SPMI总线上其他高优先级设备的正常通讯，另一个原因就是，如果想发送SPMI命令，需要得到时钟信号的控制权，所以需要赢得SPMI总线仲裁，才能发送SPMI命令。SPMI总线仲裁需要9个时钟周期。目标时序：不同于标准SPMI命令，控制芯片在赢得SPMI总线仲裁后，不会发送开始时序(SSC)，而是拉高时钟信号，然后控制数据信号，产生目标时序，目标时序中的数据信号的命令格式可以是自定义的，只要控制芯片和电源管理芯片约定好具体的命令格式，控制芯片发送目标时序，电源管理芯片可以正常识别。电源管理芯片的SPMI从模块检测到时钟信号被拉高，就可以准备接收目标时序，并解析出目标时序中的数据信号对应的命令，比如SIM卡电源下电。
在本申请实施例中，SPMI命令(包含目标时序)与SPMI标准协议的兼容性具体表现在如下三个方面：
其一，控制芯片在发送目标时序之前依然会进行SPMI总线仲裁，所以当控制芯片赢得仲裁后，SPMI总线上其他设备是知道有设备赢得仲裁，不会发起其他通信，直到SPMI命令(包含目标时序)执行完毕。
其二，当SPMI总线仲裁结束之后，控制芯片发送目标时序，由于控制芯片拉高了时钟信号，目标时序中的时钟信号处于第一电平，所以其他设备是检测不到SSC的，其他设备就不会有进一步动作，只有电源管理芯片可以识别目标时序。在目标时序完成前，时钟信号一直处于第一电平，其他设备会认为SPMI总线被占用，也不会发起新的通信过程，这保证了其他设备不会因为低时延SPMI命令而误动作，影响其他设备的SPMI通信。
其三，在目标时序之后，控制芯片会调整时钟信号为第二电平，以释放SPMI总线的控制权，其他设备检测到SPMI总线处于空闲状态，可以发起其他通信过程。
在一些实施例中，在该控制芯片中的USIM获取到SIM卡拔出检测信号的情况下，该目标时序中的数据信号具体用于指示该电源管理芯片控制电源对该SIM卡进行下电。
具体例如，控制芯片为BBIC，电源管理芯片为PMIC，SIM卡下电的流程可以如图9所示，SIM卡开始拔出，SIM卡座的DET信号发生跳变，DET信号传输给BBIC中的USIM模块，USIM模块按顺序拉低SIM卡的RST、CLK和IO信号之后，向BBIC中的SPMI主模块发送SIM卡下电指令，SPMI主模块收到SIM卡下电指令后向PMIC发送低时延SPMI命令，其中，低时延SPMI命令可以包含SPMI总线仲裁(9个时钟周期)和目标时序(3个时钟周期)，目标时序中的数据信号用于指示PMIC控制电源1给SIM卡下电；PMIC中的SPMI从模块收到基于目标时序之后，解析目标时序中的数据信号对应的命令(即指示PMIC控制电源1给SIM卡下电)，控制电源1开始给SIM卡下电，经过一段时间后，电源1电压下降到0，SIM卡完成下电。低时延SPMI命令只需要12个时钟周期，再加上BBIC内部和PMIC内部的数字电路的命令传输，从DET信号跳变到电源1开始下电，预计只需要20个时钟周期，远低于标准SPMI命令所需要的80个时钟周期。例如，在32k低速时钟下，低时延SPMI命令需要的时长为：20/32000＝625us，再加上电源1下电的200us，也就是从DET信号跳变，到SIM卡电压降至0，总共825us的时间，满足小于1ms的需求。又例如，在19.2M高速时钟下，低时延SPMI命令需要的时长为：20/19.2M＝1.05us，再加上电源1下电的200us，也就是从DET信号跳变，到SIM卡电压降至0，总共201.05us的时间，满足小于1ms的需求。
基于低延时SPMI命令，可以让系统(至少包含BBIC和PMIC)在睡眠时，关闭高速时钟，只使用低速时钟就能保证SIM卡的快速下电。关闭高速时钟降低了系统(至少包含BBIC和PMIC)的功耗，同时不需要PMIC增加额外的管脚，并且SIM卡下电仍然受USIM模块控制，可以实现正常的下电时序。也即，基于本申请实施例所述的低延时SPMI命令实现SIM卡下电，可以同时避免了上述方案一和方案二的缺点。
需要指出的是，本申请实施例所提供的SPMI命令不仅可以适用于BBIC与PMIC之间的SPMI通信，还可以适用于其它控制芯片与PMIC之间的SPMI通信，例如还可以适用于应用芯片与PMIC之间的SPMI通信、WiFi芯片与PMIC之间的通信等等，本申请实施例对此不再一一列举。相应的，本申请实施例所提供的低时延SPMI命令不仅可以缩短SIM卡下电响应时间，也可以缩短如应用芯片或WiFi芯片等其它芯片与PMIC之间基于SPMI命令的电源控制流程，本申请实施例对此不再一一列举。
需要说明的是，图9是以系统(至少包含BBIC和PMIC)在睡眠时，低速时钟工作为例进行说明的。在系统(至少包含BBIC和PMIC)工作时，图9中的低速时钟也可以替换为高速时钟。
在一些实施例中，电源管理芯片的SPMI从模块接收SPMI命令的流程可以如图12所示，具体的，在SPMI总线空闲时，电源管理芯片检测到SPMI总线仲裁，监测时钟信号和数据信号。对于标准SPMI命令，检测到开始时序(SSC)，然后，接收标准命令帧，执行标准命令帧对应的电源控制命令。对于本申请实施例所述的低时延SPMI命令，检测到时钟信号被拉高，接收目标时序，执行目标时序中的数据信号对应的电源控制命令。
因此，在本申请实施例中，控制芯片在SPMI总线仲裁中赢得仲裁之后向电源管理芯片发送目标时序，其中，目标时序中的时钟信号处于第一电平，目标时序中的数据信号用于指示电源管理芯片的输出。具体的，在赢得仲裁后发送目标时序，目标时序中的时钟信号处于第一电平，其他设备会认为SPMI总线被占用，也不会发起新的通信过程，目标时序中的数据信号用于指示电源管理芯片的输出，也即目标时序中的数据信号可以看作是命令帧。与标准SPMI命令相比，本申请实施例中无需发送开始时序，且目标时序中的数据信号相较于标准SPMI命令中的命令帧占用更少的时钟周期，从而，实现了SPMI命令的低时延传输。
上文结合图6和图12，详细描述了本申请的方法实施例，下文结合图13至图15，详细描述本申请的装置实施例，应理解，装置实施例与方法实施例相互对应，类似的描述可以参照方法实施例。
图13示出了根据本申请实施例的控制芯片300的示意性框图。该控制芯片300包括系统电源管理接口协议SPMI主模块310，该SPMI主模块310与电源管理芯片的SPMI从模块之间通过SPMI总线通信；
该SPMI主模块310用于：向该SPMI从模块发送目标时序；
其中，该目标时序中的时钟信号处于第一电平，该第一电平用于指示该SPMI总线的占用，该目标时序中的数据信号用于指示该电源管理芯片的输出。
在一些实施例中，在该目标时序之后，该SPMI主模块还用于将该SPMI总线上的时钟信号从该第一电平调整为第二电平，其中，该第二电平用于指示该SPMI总线的释放。
在一些实施例中，该SPMI主模块310具体用于：
在该控制芯片在该SPMI总线仲裁中赢得仲裁之后，向该电源管理芯片发送该目标时序。
在一些实施例中，该目标时序占用的时钟周期的数量小于或等于开始时序SSC占用的时钟周期的数量。
在一些实施例中，在该控制芯片获取到用户识别模块SIM卡拔出检测信号的情况下，该目标时序中的数据信号具体用于指示该电源管理芯片停止对该SIM卡供电。
应理解，根据本申请实施例的控制芯片300可对应于本申请方法实施例中的控制芯片，并且控制芯片300中的各个单元的上述和其它操作和/或功能分别为了实现图7所示方法100中控制芯片的相应流程，为了简洁，在此不再赘述。
图14示出了根据本申请实施例的电源控制芯片400的示意性框图。该电源控制芯片400包括SPMI从模块410和电源模块420，该SPMI从模块410与SPMI主模块之间通过SPMI总线通信；
该SPMI从模块410用于：接收该SPMI主模块发送的目标时序，其中，该目标时序中的时钟信号处于第一电平，该第一电平用于指示该SPMI总线的占用，该目标时序中的数据信号用于指示该电源管理芯片的输出；
该电源模块420用于：根据该目标时序中的数据信号控制该电源管理芯片的输出。
在一些实施例中，在该目标时序之后，该SPMI总线上的时钟信号处于第二电平，其中，该第二电平用于指示该SPMI总线的释放。
在一些实施例中，该目标时序占用的时钟周期的数量小于或等于开始时序SSC占用的时钟周期的数量。
应理解，根据本申请实施例的电源控制芯片400可对应于本申请方法实施例中的电源控制芯片，并且电源控制芯片400中的各个单元的上述和其它操作和/或功能分别为了实现图11所示方法200中电源控制芯片的相应流程，为了简洁，在此不再赘述。
图15是本申请实施例提供的一种电子设备500示意性结构图。图15所示的电子设备500包括控制芯片510和电源管理芯片520，其中，该控制芯片510可以如上述控制芯片300，该电源管理芯片520可以如上述电源控制芯片400。
在一些实施例中，该控制芯片510包括系统电源管理接口协议SPMI主模块511，该电源管理芯片520包括SPMI从模块521和电源模块522，该SPMI主模块511与该SPMI从模块521之间通过SPMI总线通信；
该SPMI主模块511用于：向该SPMI从模块521发送目标时序，其中，该目标时序中的时钟信号处于第一电平，该第一电平用于指示该SPMI总线的占用，该目标时序中的数据信号用于指示该电源管理芯片520的输出；
该SPMI从模块521用于：接收该目标时序；
该电源模块522用于：根据该目标时序中的数据信号控制该电源管理芯片520的输出。
在一些实施例中，在该目标时序之后，该SPMI主模块511还用于将该SPMI总线上的时钟信号从该第一电平调整为第二电平，其中，该第二电平用于指示该SPMI总线的释放。
在一些实施例中，该SPMI主模块511具体用于：
在该控制芯片510在该SPMI总线仲裁中赢得仲裁之后，向该电源管理芯片520发送该目标时序。
在一些实施例中，该目标时序占用的时钟周期的数量小于或等于开始时序SSC占用的时钟周期的数量。
在一些实施例中，在该控制芯片510获取到用户识别模块SIM卡拔出检测信号的情况下，该目标时序中的数据信号具体用于指示该电源管理芯片520停止对该SIM卡供电。
应理解，根据本申请实施例的控制芯片510可对应于本申请方法实施例中的控制芯片，并且控制芯片510中的各个单元的上述和其它操作和/或功能分别为了实现图7所示方法100中控制芯片的相应流程，为了简洁，在此不再赘述。
应理解，根据本申请实施例的电源管理芯片520可对应于本申请方法实施例中的电源控制芯片，并且电源管理芯片520中的各个单元的上述和其它操作和/或功能分别为了实现图11所示方法200中电源控制芯片的相应流程，为了简洁，在此不再赘述。
图16是本申请实施例提供的一种电子设备600示意性结构图。图16所示的电子设备600包括处理器610，处理器610可以从存储器中调用并运行计算机程序，以实现本申请实施例中的方法。
可选地，如图16所示，电子设备600还可以包括存储器620。其中，处理器610可以从存储器620中调用并运行计算机程序，以实现本申请实施例中控制芯片所实现的方法，或者，实现本申请实施例中电源管理芯片所实现的方法。
其中，存储器620可以是独立于处理器610的一个单独的器件，也可以集成在处理器610中。
可选地，如图16所示，电子设备600还可以包括收发器630，处理器610可以控制该收发器630与其他设备进行通信，具体地，可以向其他设备发送信息或数据，或接收其他设备发送的信息或数据。
其中，收发器630可以包括发射机和接收机。收发器630还可以进一步包括天线，天线的数量可以为一个或多个。
可选地，该电子设备600具体包含本申请实施例的控制芯片，并且该电子设备600可以实现本申请实施例的各个方法中由控制芯片实现的相应流程，为了简洁，在此不再赘述。
可选地，该电子设备600具体包含本申请实施例的电源管理芯片，并且该电子设备600可以实现本申请实施例的各个方法中由电源管理芯片实现的相应流程，为了简洁，在此不再赘述。
图17是本申请实施例的芯片的示意性结构图。图17所示的芯片700包括处理器710，处理器710可以从存储器中调用并运行计算机程序，以实现本申请实施例中的方法。
可选地，如图17所示，芯片700还可以包括存储器720。其中，处理器710可以从存储器720中调用并运行计算机程序，以实现本申请实施例中的方法。
其中，存储器720可以是独立于处理器710的一个单独的器件，也可以集成在处理器710中。
可选地，该芯片700还可以包括输入接口730。其中，处理器710可以控制该输入接口730与其他设备或芯片进行通信，具体地，可以获取其他设备或芯片发送的信息或数据。
可选地，该芯片700还可以包括输出接口740。其中，处理器710可以控制该输出接口740与其他设备或芯片进行通信，具体地，可以向其他设备或芯片输出信息或数据。
可选地，该芯片可应用于本申请实施例中的控制芯片，并且该芯片可以实现本申请实施例的各个方法中由控制芯片实现的相应流程，为了简洁，在此不再赘述。
可选地，该芯片可应用于本申请实施例中的电源管理芯片，并且该芯片可以实现本申请实施例的各个方法中由电源管理芯片实现的相应流程，为了简洁，在此不再赘述。
可选地，本申请实施例提到的芯片。例如可以是系统级芯片，系统芯片，芯片系统或片上系统芯片等。
图18是本申请实施例提供的一种硬件系统800的示意性框图。如图18所示，该硬件系统800包括控制芯片810和电源管理芯片820。
其中，该控制芯片810可以用于实现上述方法中由控制芯片实现的相应的功能，以及该电源管理芯片820可以用于实现上述方法中由电源管理芯片实现的相应的功能，为了简洁，在此不再赘述。
应理解，本申请实施例的处理器可能是一种集成电路芯片，具有信号的处理能力。在实现过程中，上述方法实施例的各步骤可以通过处理器中的硬件的集成逻辑电路或者软件形式的指令完成。上述的处理器可以是通用处理器、数字信号处理器(Digital SignalProcessor，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现成可编程门阵列(Field Programmable Gate Array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。可以实现或者执行本申请实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。结合本申请实施例所公开的方法的步骤可以直接体现为硬件译码处理器执行完成，或者用译码处理器中的硬件及软件模块组合执行完成。软件模块可以位于随机存储器，闪存、只读存储器，可编程只读存储器或者电可擦写可编程存储器、寄存器等本领域成熟的存储介质中。该存储介质位于存储器，处理器读取存储器中的信息，结合其硬件完成上述方法的步骤。
可以理解，本申请实施例中的存储器可以是易失性存储器或非易失性存储器，或可包括易失性和非易失性存储器两者。其中，非易失性存储器可以是只读存储器(Read-Only Memory，ROM)、可编程只读存储器(Programmable ROM，PROM)、可擦除可编程只读存储器(Erasable PROM，EPROM)、电可擦除可编程只读存储器(Electrically EPROM，EEPROM)或闪存。易失性存储器可以是随机存取存储器(Random Access Memory，RAM)，其用作外部高速缓存。通过示例性但不是限制性说明，许多形式的RAM可用，例如静态随机存取存储器(Static RAM，SRAM)、动态随机存取存储器(Dynamic RAM，DRAM)、同步动态随机存取存储器(Synchronous DRAM，SDRAM)、双倍数据速率同步动态随机存取存储器(Double Data RateSDRAM，DDR SDRAM)、增强型同步动态随机存取存储器(Enhanced SDRAM，ESDRAM)、同步连接动态随机存取存储器(Synchlink DRAM，SLDRAM)和直接内存总线随机存取存储器(DirectRambus RAM，DR RAM)。应注意，本文描述的系统和方法的存储器旨在包括但不限于这些和任意其它适合类型的存储器。
应理解，上述存储器为示例性但不是限制性说明，例如，本申请实施例中的存储器还可以是静态随机存取存储器(static RAM，SRAM)、动态随机存取存储器(dynamic RAM，DRAM)、同步动态随机存取存储器(synchronous DRAM，SDRAM)、双倍数据速率同步动态随机存取存储器(double data rate SDRAM，DDR SDRAM)、增强型同步动态随机存取存储器(enhanced SDRAM，ESDRAM)、同步连接动态随机存取存储器(synch link DRAM，SLDRAM)以及直接内存总线随机存取存储器(Direct Rambus RAM，DR RAM)等等。也就是说，本申请实施例中的存储器旨在包括但不限于这些和任意其它适合类型的存储器。
本申请实施例还提供了一种计算机可读存储介质，用于存储计算机程序。可选的，该计算机可读存储介质可应用于本申请实施例中的电子设备，并且该计算机程序使得计算机执行本申请实施例的各个方法中由电子设备实现的相应流程，为了简洁，在此不再赘述。
本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统、装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
在本申请所提供的几个实施例中，应该理解到，所揭露的系统、装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。
所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。针对这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read-Only Memory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应所述以权利要求的保护范围为准。

Claims (21)

1.一种电源控制方法，其特征在于，应用于控制芯片，所述控制芯片与电源管理芯片之间通过系统电源管理接口协议SPMI总线通信，所述方法包括：
所述控制芯片向所述电源管理芯片发送目标时序，其中，所述目标时序中的时钟信号处于第一电平，所述第一电平用于指示所述SPMI总线的占用，所述目标时序中的数据信号用于指示所述电源管理芯片的输出。
2.根据权利要求1所述的方法，其特征在于，所述方法还包括：
在所述目标时序之后，所述控制芯片将所述SPMI总线上的时钟信号从所述第一电平调整为第二电平，其中，所述第二电平用于指示所述SPMI总线的释放。
3.根据权利要求1或2所述的方法，其特征在于，所述控制芯片向所述电源管理芯片发送目标时序，包括：
所述控制芯片在所述SPMI总线仲裁中赢得仲裁之后向所述电源管理芯片发送所述目标时序。
4.根据权利要求1或2所述的方法，其特征在于，所述目标时序占用的时钟周期的数量小于或等于开始时序SSC占用的时钟周期的数量。
5.根据权利要求1或2所述的方法，其特征在于，
在所述控制芯片获取到用户识别模块SIM卡拔出检测信号的情况下，所述目标时序中的数据信号具体用于指示所述电源管理芯片停止对所述SIM卡供电。
6.根据权利要求1或2所述的方法，其特征在于，
所述控制芯片为基带芯片BBIC。
7.一种电源控制方法，其特征在于，应用于电源管理芯片，所述电源管理芯片与控制芯片之间通过系统电源管理接口协议SPMI总线通信，所述方法包括：
所述电源管理芯片接收所述控制芯片发送的目标时序，其中，所述目标时序中的时钟信号处于第一电平，所述第一电平用于指示所述SPMI总线的占用，所述目标时序中的数据信号用于指示所述电源管理芯片的输出；
所述电源管理芯片根据所述目标时序中的数据信号控制所述电源管理芯片的输出。
8.根据权利要求7所述的方法，其特征在于，
在所述目标时序之后，所述SPMI总线上的时钟信号处于第二电平，其中，所述第二电平用于指示所述SPMI总线的释放。
9.根据权利要求7或8所述的方法，其特征在于，所述目标时序占用的时钟周期的数量小于或等于开始时序SSC占用的时钟周期的数量。
10.一种控制芯片，包括系统电源管理接口协议SPMI主模块，所述SPMI主模块用于与电源管理芯片的SPMI从模块之间通过SPMI总线通信；
所述SPMI主模块用于：向所述SPMI从模块发送目标时序；
其中，所述目标时序中的时钟信号处于第一电平，所述第一电平用于指示所述SPMI总线的占用，所述目标时序中的数据信号用于指示所述电源管理芯片的输出。
11.根据权利要求10所述的控制芯片，其特征在于，
在所述目标时序之后，所述SPMI主模块还用于将所述SPMI总线上的时钟信号从所述第一电平调整为第二电平，其中，所述第二电平用于指示所述SPMI总线的释放。
12.根据权利要求10或11所述的控制芯片，其特征在于，
所述SPMI主模块具体用于：
在所述控制芯片在所述SPMI总线仲裁中赢得仲裁之后，向所述电源管理芯片发送所述目标时序。
13.根据权利要求10或11所述的控制芯片，其特征在于，所述目标时序占用的时钟周期的数量小于或等于开始时序SSC占用的时钟周期的数量。
14.根据权利要求10或11所述的控制芯片，其特征在于，
在所述控制芯片获取到用户识别模块SIM卡拔出检测信号的情况下，所述目标时序中的数据信号具体用于指示所述电源管理芯片停止对所述SIM卡供电。
15.一种电源控制芯片，包括SPMI从模块和电源模块，所述SPMI从模块用于与SPMI主模块之间通过SPMI总线通信；
所述SPMI从模块用于：接收所述SPMI主模块发送的目标时序，其中，所述目标时序中的时钟信号处于第一电平，所述第一电平用于指示所述SPMI总线的占用，所述目标时序中的数据信号用于指示所述电源管理芯片的输出；
所述电源模块用于：根据所述目标时序中的数据信号控制所述电源管理芯片的输出。
16.根据权利要求15所述的电源控制芯片，其特征在于，
在所述目标时序之后，所述SPMI总线上的时钟信号处于第二电平，其中，所述第二电平用于指示所述SPMI总线的释放。
17.根据权利要求15或16所述的电源控制芯片，其特征在于，所述目标时序占用的时钟周期的数量小于或等于开始时序SSC占用的时钟周期的数量。
18.一种电子设备，其特征在于，所述电子设备包括控制芯片和电源管理芯片，其中，所述控制芯片与所述电源管理芯片之间通过SPMI总线通信；
所述控制芯片用于：向所述电源管理芯片发送目标时序，其中，所述目标时序中的时钟信号处于第一电平，所述第一电平用于指示所述SPMI总线的占用；
所述电源管理芯片用于：接收所述控制芯片发送的目标时序，以及根据所述目标时序中的数据信号控制所述电源管理芯片的输出。
19.一种芯片，其特征在于，包括：处理器，用于从存储器中调用并运行计算机程序，使得所述处理器执行如权利要求1至6中任一项所述的方法，或者，使得所述处理器执行如权利要求7至9中任一项所述的方法。
20.一种电子设备，其特征在于，包括：处理器和存储器，所述存储器用于存储计算机程序，所述处理器用于调用并运行所述存储器中存储的计算机程序，执行如权利要求1至6中任一项所述的方法，或者，执行如权利要求7至9中任一项所述的方法。
21.一种计算机可读存储介质，其特征在于，用于存储计算机程序，所述计算机程序使得计算机执行如权利要求1至6中任一项所述的方法，或者，所述计算机程序使得计算机执行如权利要求7至9中任一项所述的方法。
CN202211066111.3A 2022-08-31 2022-08-31 电源控制方法、控制芯片、电源管理芯片和电子设备 Pending CN115396255A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211066111.3A CN115396255A (zh) 2022-08-31 2022-08-31 电源控制方法、控制芯片、电源管理芯片和电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211066111.3A CN115396255A (zh) 2022-08-31 2022-08-31 电源控制方法、控制芯片、电源管理芯片和电子设备

Publications (1)

Publication Number Publication Date
CN115396255A true CN115396255A (zh) 2022-11-25

Family

ID=84123781

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211066111.3A Pending CN115396255A (zh) 2022-08-31 2022-08-31 电源控制方法、控制芯片、电源管理芯片和电子设备

Country Status (1)

Country Link
CN (1) CN115396255A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109215590A (zh) * 2018-09-06 2019-01-15 深圳市华星光电技术有限公司 电源控制系统及显示器
CN111681621A (zh) * 2020-06-04 2020-09-18 Tcl华星光电技术有限公司 一种时序控制器与电源管理芯片的通讯方法及驱动结构
CN113726126A (zh) * 2021-08-25 2021-11-30 Oppo广东移动通信有限公司 一种电源管理电路及其控制方法、系统
WO2022161244A1 (zh) * 2021-01-27 2022-08-04 维沃移动通信有限公司 多主机仲裁方法、装置和可读存储介质
CN114968853A (zh) * 2021-02-22 2022-08-30 荣耀终端有限公司 电源芯片管理方法、系统和电子设备

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109215590A (zh) * 2018-09-06 2019-01-15 深圳市华星光电技术有限公司 电源控制系统及显示器
CN111681621A (zh) * 2020-06-04 2020-09-18 Tcl华星光电技术有限公司 一种时序控制器与电源管理芯片的通讯方法及驱动结构
WO2022161244A1 (zh) * 2021-01-27 2022-08-04 维沃移动通信有限公司 多主机仲裁方法、装置和可读存储介质
CN114968853A (zh) * 2021-02-22 2022-08-30 荣耀终端有限公司 电源芯片管理方法、系统和电子设备
CN113726126A (zh) * 2021-08-25 2021-11-30 Oppo广东移动通信有限公司 一种电源管理电路及其控制方法、系统

Similar Documents

Publication Publication Date Title
US20230246475A1 (en) Electronic device and method for wired and wireless charging in electronic device
KR102216484B1 (ko) 충전 제어 방법 및 그 장치
US11272338B2 (en) Method and device for managing information exchange between a main element, for example a NFC controller, and a set of at least two auxiliary elements
US8307143B2 (en) Interface card system
US6801956B2 (en) Arrangement with a microprocessor
CN112800795B (zh) 一种低功耗检卡控制系统及方法
CN108228509B (zh) 一种usb接口切换装置和电子设备
US20200344094A1 (en) Digital data and power transmission over single-wire bus
US20090075600A1 (en) Implementing hardware/software reset using pc card w_disable line
CN108038532B (zh) 一种智能卡及其控制方法
CN109560581B (zh) 充电处理方法、充电处理电路、电子设备及存储介质
CN111433756B (zh) 一种终端及Type C接口防腐蚀方法
CN201000623Y (zh) 双接口闪存卡
CN112134597B (zh) Nfc设备的检测
CN115396255A (zh) 电源控制方法、控制芯片、电源管理芯片和电子设备
US8036613B2 (en) Communication system and method for operating a communication system
CN114513239B (zh) 天线调谐阻抗的控制方法、电路、装置、设备及存储介质
US10735053B2 (en) Boosted near field communication device
US10209754B2 (en) Communication apparatus, control method for same, and storage medium
KR101544912B1 (ko) 집적 회로 카드 시스템 및 이에 따른 데이터의 전송 방법
CN220962414U (zh) 信息读取电路、芯片及电子设备
JP4976993B2 (ja) データ処理装置及び通信装置
US9075628B2 (en) Electronic system and communication control method for transmitting and receiving data by serial communication
CN211087218U (zh) 陪伴机的开机装置及陪伴机
KR20220141506A (ko) 무선 충전 기능을 갖는 전자 장치 및 그의 제어 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination