CN115394654A - Dddmos器件及其制造方法 - Google Patents

Dddmos器件及其制造方法 Download PDF

Info

Publication number
CN115394654A
CN115394654A CN202211185538.5A CN202211185538A CN115394654A CN 115394654 A CN115394654 A CN 115394654A CN 202211185538 A CN202211185538 A CN 202211185538A CN 115394654 A CN115394654 A CN 115394654A
Authority
CN
China
Prior art keywords
ion implantation
semiconductor substrate
drain region
region
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211185538.5A
Other languages
English (en)
Inventor
邓樟鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202211185538.5A priority Critical patent/CN115394654A/zh
Publication of CN115394654A publication Critical patent/CN115394654A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了一种DDDMOS器件及其制造方法，应用于半导体技术领域。在本发明提供的DDDMOS器件的制造方法中，其在常规的ESD DDDMOS器件结构的基础上，将该器件的漏区的N‑离子注入区采用注入后的区域不相连接的两段式注入方式形成，并在该分割开的两个N‑离子注入区的之间的漏区区域中进行ESD离子注入，从而通过在漏极的外接接触孔的下方不做N‑离子注入而做ESD离子注入的方式改变ESDDDDMOS器件的击穿位置和ESD电流路径，从而降低器件的开启电压，以使多finger的ESDDDDMOS器件开启更均匀，并最终提高了ESDDDDMOS器件的静电保护ESD能力。

Description

DDDMOS器件及其制造方法
技术领域
本发明涉及半导体技术领域，特别涉及一种半DDDMOS器件及其制造方法。
背景技术
在功率电子领域，功率半导体器件作为关键的部件，其性能特征对系统性能的改善起着主要的作用。MOS器件作为一种电压控制型器件，能用很小的稳态电流输入实现器件的开关，控制电路可同时实现集成，因此得到了很好的运用。
DDDMOS作为高压MOS器件的一种，具备很多有竞争力的方面：尺寸小，导通电阻小等等，作为一种性价比很高的器件，在高压集成电路中获得了广泛的运用。下面将以现有N型DDDMOS为例说明DDDMOS的结构，而对应的P型DDDMOS结构和N型DDDMOS的结构是类似的，都是形成于N型外延层上，两者的沟道区、漂移区和源漏的掺杂类型正好相反。
ESD implant常用于提高GGNMOS的ESD(静电保护)能力。通常的做法是在GGNMOS器件的漏端Drain的N+下注入一P+区域。好处是:一可以降低NMOS的BV(Breakdown Voltage缩写，是指绝缘击穿电压)，改善多finger的导通均匀性，二可以改变ESD电流路径，引导ESD电流从表面流向体内，从而提高ESD能力。
然而，由于现有的DDDMOS器件因为在Drain端由较深的N-区域包围，常规的5V ESDimplant技术，在DDDMOS上不适用。因而DDDMOS的均匀导通不理想，导致ESD能力较弱。
发明内容
本发明的目的在于提供一种DDDMOS器件及其制造方法，以通过ESD implant的注入改变ESD DDDMOS的击穿位置和ESD电流路径，从而降低开启电压，让多finger的ESDDDDMOS开启更均匀，并最终提高器件的ESD能力。
第一方面，为解决上述技术问题，本发明提供一种DDDMOS器件的制造方法，包括：
提供一内部形成有深阱的半导体衬底，在所述深阱内形成有漏区以及位于所述漏区两侧的半导体衬底的表面上的栅极结构；
形成至少遮蔽所述漏区的中间部分区域所对应的半导体衬底的硬掩膜层，并以所述硬掩膜层为掩膜，对所述漏区所对应的半导体衬底进行第一次离子注入，以在所述漏区所对应的半导体衬底内的两个边缘区域分别形成一第一离子注入区；
对形成有所述第一离子注入区的漏区所对应的半导体衬底进行第二次离子注入，以在两个所述第一离子注入区的中间所对应的漏区所对应的半导体衬底内形成第二离子注入区。
进一步的，所述深阱可以为P型阱。
进一步的，所述第一次离子注入可以为N-离子注入，且所注入的N型离子具体可以包括磷、砷和锑中的至少一种。
进一步的，所述所述第二次离子注入的注入工艺可以为ESD离子注入工艺，而所述ESD离子注入工艺所注入的离子类型可以为P型离子，所述P型离子具体可以包括硼、铟和镓中的至少一种。
进一步的，在对所述半导体衬底进行第二次离子注入之前，本发明所提供的所述制造方法还可以包括如下步骤：
对所述漏区所对应的半导体衬底进行第三次离子注入，以在所述漏区所对应的半导体衬底内形成N+离子注入区。
进一步的，在形成所述N+离子注入区之后，本发明所提供的所述制造方法还可以包括如下步骤：
对所述第二离子注入区所对应的半导体衬底的顶部进行金属硅化处理，以在所述第二离子注入区所对应的半导体衬底的表面上形成金属硅化物，之后并在该金属硅化物上形成用于电性外接的接触孔。
进一步的，在形成形成至少遮蔽所述漏区的中间部分区域所对应的半导体衬底的硬掩膜层之前，可以先在各个所述栅极结构的侧壁上分别形成侧墙。
进一步的，以所述侧墙和所述栅极结构为掩膜，对所述半导体衬底进行第四次离子注入，以在所述栅极结构两侧的半导体衬底内分别形成源极。
进一步的，在形成所述第一离子注入区之后，且在形成所述第二离子注入区之前，本发明提供的所述制造方法还可以包括去除所述硬掩膜层。
第二方面，基于相同的发明构思，本发明还提供了一种DDDMOS器件，其特征在于，所述DDDMOS器件包括：
一半导体衬底，所述半导体衬底内形成有P型阱，而在所述P型阱内形成有漏区以及位于所述漏区两侧的半导体衬底的表面上的栅极结构；
两个第一离子注入区，位于所述漏区所对应的半导体衬底内的两个边缘区域；
一第二离子注入区，位于两个所述第一离子注入区之间的所述半导体衬底内的漏区内；
金属硅化物，位于所述第二离子注入区所对应的半导体衬底的表面上。
与现有技术相比，本发明技术方案至少具有如下有益效果之一：
在本发明提供的DDDMOS器件的制造方法中，其在常规的ESD DDDMOS器件结构的基础上，将该器件的漏区的N-离子注入区采用注入后的区域不相连接的两段式注入方式形成，并在该分割开的两个N-离子注入区的之间的漏区区域中进行ESD离子注入，从而通过在漏极的外接接触孔的下方不做N-离子注入而做ESD离子注入的方式改变ESD DDDMOS器件的击穿位置和ESD电流路径，从而降低器件的开启电压，以使多finger的ESD DDDMOS器件开启更均匀，并最终提高了ESD DDDMOS器件的静电保护ESD能力。
附图说明
图1为本发明一实施例中的一种DDDMOS器件的制造方法的流程示意图；
图2为本发明一实施例中的DDDMOS器件的结构示意图。
其中，附图标记如下：
100-半导体衬底； 110-金属硅化物；
120-侧墙结构； 251-栅极结构；
D-漏区； S-源极；
101-P型阱； 102-第一离子注入区；
103-第二离子注入区； 104-N+离子注入区；
105-P+离子注入区。
具体实施方式
承如背景技术所述，在现有技术中，ESD implant常用于提高GGNMOS的ESD(静电保护)能力。通常的做法是在GGNMOS器件的漏端Drain的N+下注入一P+区域。好处是:一可以降低NMOS的BV(Breakdown Voltage缩写，是指绝缘击穿电压)，改善多finger的导通均匀性，二可以改变ESD电流路径，引导ESD电流从表面流向体内，从而提高ESD能力。
然而，由于现有的DDDMOS器件因为在Drain端由较深的N-区域包围，常规的5V ESDimplant技术，在DDDMOS上不适用。因而DDDMOS的均匀导通不理想，导致ESD能力较弱。
为此，本发明提供了一种的DDDMOS器件及其制造方法，以通过ESD implant的注入改变ESD DDDMOS的击穿位置和ESD电流路径，从而降低开启电压，让多finger的ESD DDDMOS开启更均匀，并最终提高器件的ESD能力。
以下结合附图和具体实施例对本发明提出的DDDMOS器件及其制造方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其它不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。
如本申请和权利要求书中所示，除非上下文明确提示例外情形，“一”、“一个”、“一种”和/或“该”等词并非特指单数，也可包括复数。一般说来，术语“包括”与“包含”仅提示包括已明确标识的步骤和元素，而这些步骤和元素不构成一个排它性的罗列，方法或者设备也可能包含其他的步骤或元素。在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
下面首先对本发明提供的DDDMOS器件的制造方法进行详细的描述。
具体可以参考图1，并结合图2，图1为本发明一实施例中提供的一种DDDMOS器件的制造方法的流程示意图，图2为本发明一实施例中提供的DDDMOS器件的结构示意图；其中，所述DDDMOS器件的制造方法可以包括如下步骤：
步骤S100，提供一内部形成有深阱的半导体衬底，在所述深阱内形成有漏区以及位于所述漏区两侧的半导体衬底的表面上的栅极结构。
在本实施例中，如图2所示，可以先提供一内部没有形成任何结构的半导体衬底100，其中，所述半导体衬底100可以是本领域公知的任意合适的底材，例如可以是以下所提到的材料中的至少一种：硅(Si)、锗(Ge)、锗硅(SiGe)、碳硅(SiC)、碳锗硅(SiGeC)、砷化铟(InAs)、砷化镓(GaAs)、磷化铟(InP)或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等，或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)，或者还可以为双面抛光硅片(Double Side Polished Wafers，DSP)，也可为氧化铝等的陶瓷基底、石英或玻璃基底等。示例性的，本实施例中半导体衬底100例如为硅晶圆。之后可以对所述半导体衬底100进行P型离子注入，以在该半导体衬底100内形成P型阱101(即为所述深阱)，然后在该P型阱101内划定一区域作为漏区D。之后，可以对该漏区D进行多次离子注入工艺，具体详见步骤S200所描述的内容，以在该漏区D内形成两个结深不同的两个N型离子注入区，从而构成DDDMOS器件的双扩散漏极结构。然后，再在形成的所述漏区D两侧的半导体衬底100的表面上分别形成一栅极结构251，其中，所述栅极结构251具体可以为沿远离所述半导体衬底100的方向上依次堆叠的栅氧化层(未图示)和多晶硅层(未图示)，其中，所述栅氧化层的具体材料可以为二氧化硅。
步骤S200，形成至少遮蔽所述漏区D的中间部分区域所对应的半导体衬底100的硬掩膜层，并以所述硬掩膜层为掩膜，对所述漏区D所对应的半导体衬底100进行第一次离子注入，以在所述漏区D所对应的半导体衬底100内的两个边缘区域分别形成一第一离子注入区102。其中，所述第一次离子注入102可以为N-离子注入，且所注入的N型离子可以包括磷、砷和锑中的至少一种。
在本实施例中，可以利用掩膜技术，先形成一遮蔽所述漏区D的中间部分区域所对应的半导体衬底100，且暴露所述漏区D的两边区域所对应的半导体衬底100的一硬掩膜(未图示)，然后，利用该硬掩膜，对所述漏区D所对应的半导体衬底100进行第一次离子注入，具体为N型轻掺杂离子注入，即，N-型离子注入，以在所述两个栅极结构251之间的所述半导体衬底100内的所述漏区D中形成两个结深较深的相互不连接(二者之间具有间隔)的第一离子注入区102。之后，在利用如下步骤S300形成所述第二离子注入区103。
步骤S300，对形成有所述第一离子注入区102的漏区D所对应的半导体衬底100进行第二次离子注入，以在两个所述第一离子注入区102的中间所对应的漏区D所对应的半导体衬底100内形成第二离子注入区103。其中，所述第二次离子注入的注入工艺具体可以为ESD离子注入工艺，而所述ESD离子注入工艺所注入的离子类型可以为P型离子，所述P型离子可以包括硼、铟和镓中的至少一种。示例性的，本发明形成所述第二离子注入区103的P型离子为硼离子。
在本实施例中，在上述步骤S200形成所述N-型第一离子注入区102之后，可以先利用刻蚀工艺，以去除步骤S200中形成的硬掩膜，然后，在形成新的硬掩膜，并以该新的硬掩膜为掩膜，对该半导体衬底100的所述漏区D进行第二次离子注入，以形成所述第二离子注入区103。具体的，由于本发明的目的是提高现有的DDDMOS器件的ESD能力，因此，为了解决这问题，本发明的发明人首次提出可以在常规的ESD DDDMOS器件结构的基础上，将该器件的漏区的N-离子注入区采用注入后的区域不相连接的两段式注入方式形成，并在该分割开的两个N-离子注入区的之间的漏区区域中进行ESD离子注入，从而通过在漏极的外接接触孔的下方不做N-离子注入而做ESD离子注入的方式改变ESD DDDMOS器件的击穿位置和ESD电流路径，从而降低器件的开启电压，以使多finger的ESD DDDMOS器件开启更均匀，并最终提高了ESD DDDMOS器件的静电保护ESD能力。因此，在本发明的实施例中，在形成所述第二离子注入区103的过程中，其必须是ESD离子注入工艺，才可解决本发明所要解决的技术问题，达到本发明所要达到的技术效果。
进一步的，本发明所提供的器件的制造方法在执行完所述步骤S300在对所述半导体衬底进行第二次离子注入之后，还可以包括如下步骤：
步骤S400，对所述漏区D所对应的半导体衬底100进行第三次离子注入，以在所述漏区D所对应的半导体衬底100内形成N+离子注入区104。从而使结深不同的N-型第二离子注入区103与N+离子注入区104构成DDDMOS器件的双扩散漏极。
步骤S500，对所述第二离子注入区103所对应的半导体衬底100的顶部进行金属硅化处理，以在所述第二离子注入区103所对应的半导体衬底100的表面上形成金属硅化物110，之后并在该金属硅化物110上形成用于电性外接的接触孔(未图示)。显然，在本发明提供的实施例中，所述N+离子注入区104具体形成在所述漏极的金属硅化物110下方正对的区域。
步骤S600，在形成至少遮蔽所述漏区D的中间部分区域所对应的半导体衬底100的硬掩膜层之前，先在各个所述栅极结构251的侧壁上分别形成侧墙120。
步骤S700，以所述侧墙120和所述栅极结构251为掩膜，对所述半导体衬底100进行第四次离子注入，以在所述栅极结构251两侧的半导体衬底100内分别形成源极S。由于在本发明实施例中，形成所述栅极结构251、侧墙结构120以及源极S均是现有技术，本发明再此将不具体累述。
之后，在上述步骤S700形成所述位于所述栅极结构251两侧的半导体衬底100内分别形成源极S之后，本发明提供的所述制造方法还可以包括如下步骤：
步骤S800，对所述半导体衬底100进行第五次离子注入，以在所述半导体衬底100上形成用于电性连接所述P型阱的P+离子注入区，即为电性连接半导体衬底bulk的P+离子注入区105。
此外，基于相同的发明构思，在本发明提供的所述DDDMOS器件的制造方法的基础上，本发明还提供了一种DDDMOS器件，具体可以参考图2，其中，所述DDDMOS器件包括：
一半导体衬底100，所述半导体衬底100内形成有P型阱101，而在所述P型阱101内形成有漏区D以及位于所述漏区D两侧的半导体衬底100的表面上的栅极结构251；
两个第一离子注入区102，位于所述漏区D所对应的半导体衬底100内的两个边缘区域；
一第二离子注入区103，位于两个所述第一离子注入区102之间的所述半导体衬底100内的漏区D内；
金属硅化物，位于所述第二离子注入区103所对应的半导体衬底100的表面上。
综上所述，在本发明提供的DDDMOS器件的制造方法中，其在常规的ESD DDDMOS器件结构的基础上，将该器件的漏区的N-离子注入区采用注入后的区域不相连接的两段式注入方式形成，并在该分割开的两个N-离子注入区的之间的漏区区域中进行ESD离子注入，从而通过在漏极的外接接触孔的下方不做N-离子注入而做ESD离子注入的方式改变ESDDDDMOS器件的击穿位置和ESD电流路径，从而降低器件的开启电压，以使多finger的ESDDDDMOS器件开启更均匀，并最终提高了ESD DDDMOS器件的静电保护ESD能力。
需要说明的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围。
还应当理解的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
此外还应该认识到，此处描述的术语仅仅用来描述特定实施例，而不是用来限制本发明的范围。必须注意的是，此处的以及所附权利要求中使用的单数形式“一个”和“一种”包括复数基准，除非上下文明确表示相反意思。例如，对“一个步骤”或“一个装置”的引述意味着对一个或多个步骤或装置的引述，并且可能包括次级步骤以及次级装置。应该以最广义的含义来理解使用的所有连词。以及，词语“或”应该被理解为具有逻辑“或”的定义，而不是逻辑“异或”的定义，除非上下文明确表示相反意思。此外，本发明实施例中的方法和/或设备的实现可包括手动、自动或组合地执行所选任务。

Claims (10)

1.一种DDDMOS器件的制造方法，其特征在于，至少包括如下步骤：
提供一内部形成有深阱的半导体衬底，在所述深阱内形成有漏区以及位于所述漏区两侧的半导体衬底的表面上的栅极结构；
形成至少遮蔽所述漏区的中间部分区域所对应的半导体衬底的硬掩膜层，并以所述硬掩膜层为掩膜，对所述漏区所对应的半导体衬底进行第一次离子注入，以在所述漏区所对应的半导体衬底内的两个边缘区域分别形成一第一离子注入区；
对形成有所述第一离子注入区的漏区所对应的半导体衬底进行第二次离子注入，以在两个所述第一离子注入区的中间所对应的漏区所对应的半导体衬底内形成第二离子注入区。
2.如权利要求1所述的DDDMOS器件的制造方法，其特征在于，所述深阱为P型阱。
3.如权利要求1所述的DDDMOS器件的制造方法，其特征在于，所述第一次离子注入为N-离子注入，且所注入的N型离子包括磷、砷和锑中的至少一种。
4.如权利要求1所述的DDDMOS器件的制造方法，其特征在于，所述所述第二次离子注入的注入工艺为ESD离子注入工艺，所述ESD离子注入工艺所注入的离子类型为P型离子，所述P型离子包括硼、铟和镓中的至少一种。
5.如权利要求1所述的DDDMOS器件的制造方法，其特征在于，在对所述半导体衬底进行第二次离子注入之后，所述制造方法还包括：
对所述漏区所对应的半导体衬底进行第三次离子注入，以在所述漏区所对应的半导体衬底内形成N+离子注入区。
6.如权利要求5所述的DDDMOS器件的制造方法，其特征在于，在形成所述N+离子注入区之后，所述制造方法还包括：
对所述第二离子注入区所对应的半导体衬底的顶部进行金属硅化处理，以在所述第二离子注入区所对应的半导体衬底的表面上形成金属硅化物，之后并在该金属硅化物上形成用于电性外接的接触孔。
7.如权利要求1所述的DDDMOS器件的制造方法，其特征在于，在形成形成至少遮蔽所述漏区的中间部分区域所对应的半导体衬底的硬掩膜层之前，先在各个所述栅极结构的侧壁上分别形成侧墙。
8.如权利要求7所述的DDDMOS器件的制造方法，其特征在于，以所述侧墙和所述栅极结构为掩膜，对所述半导体衬底进行第四次离子注入，以在所述栅极结构两侧的半导体衬底内分别形成源极。
9.如权利要求1所述的DDDMOS器件的制造方法，其特征在于，在形成所述第一离子注入区之后，且在形成所述第二离子注入区之前，所述制造方法还包括去除所述硬掩膜层。
10.一种基于权利要求1～9任一项所述的DDDMOS器件的制造方法制备而成的DDDMOS器件，其特征在于，所述DDDMOS器件包括：
一半导体衬底，所述半导体衬底内形成有P型阱，而在所述P型阱内形成有漏区以及位于所述漏区两侧的半导体衬底的表面上的栅极结构；
两个第一离子注入区，位于所述漏区所对应的半导体衬底内的两个边缘区域；
一第二离子注入区，位于两个所述第一离子注入区之间的所述半导体衬底内的漏区内；
金属硅化物，位于所述第二离子注入区所对应的半导体衬底的表面上。
CN202211185538.5A 2022-09-27 2022-09-27 Dddmos器件及其制造方法 Pending CN115394654A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211185538.5A CN115394654A (zh) 2022-09-27 2022-09-27 Dddmos器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211185538.5A CN115394654A (zh) 2022-09-27 2022-09-27 Dddmos器件及其制造方法

Publications (1)

Publication Number Publication Date
CN115394654A true CN115394654A (zh) 2022-11-25

Family

ID=84128067

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211185538.5A Pending CN115394654A (zh) 2022-09-27 2022-09-27 Dddmos器件及其制造方法

Country Status (1)

Country Link
CN (1) CN115394654A (zh)

Similar Documents

Publication Publication Date Title
US6512258B2 (en) Semiconductor device and method of manufacturing same
US7345341B2 (en) High voltage semiconductor devices and methods for fabricating the same
US7560755B2 (en) Self aligned gate JFET structure and method
US10777551B2 (en) Integrated semiconductor device and method for manufacturing the same
US20050227448A1 (en) High voltage double diffused drain MOS transistor with medium operation voltage
US6677210B1 (en) High voltage transistors with graded extension
US8847332B2 (en) Laterally diffused metal oxide semiconductor device having halo or pocket implant region
KR100204805B1 (ko) 디엠오에스 트랜지스터 제조방법
CN112825327B (zh) 半导体结构及其形成方法
US5804856A (en) Depleted sidewall-poly LDD transistor
KR20060108493A (ko) 반도체장치 및 그 제조방법
KR20060006171A (ko) 고주파용 모오스 트랜지스터, 이의 형성 방법 및 반도체장치의 제조 방법
KR20210011671A (ko) Ldmos 반도체 소자 및 제조방법
US20220384641A1 (en) Method for manufacturing semiconductor device, and semiconductor device
CN111509044B (zh) 半导体结构及其形成方法
US6885066B2 (en) SOI type MOSFET
US20050186748A1 (en) Method of manufacturing semiconductor device
CN113764502B (zh) 一种ldmos半导体器件及其制造方法
CN115394654A (zh) Dddmos器件及其制造方法
CN115394655A (zh) Dddmos器件及其制造方法
US8435844B2 (en) Semiconductor device manufacturing method
JPH0438834A (ja) Ｍｏｓトランジスタの製造方法
KR100546812B1 (ko) 반도체 소자 제조방법
CN118263329A (zh) 半导体结构及形成方法
KR20000032450A (ko) 반도체 소자 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination