CN115374398A - 一种基于fpga的并行超图构建方法及装置 - Google Patents

一种基于fpga的并行超图构建方法及装置 Download PDF

Info

Publication number
CN115374398A
CN115374398A CN202210849530.8A CN202210849530A CN115374398A CN 115374398 A CN115374398 A CN 115374398A CN 202210849530 A CN202210849530 A CN 202210849530A CN 115374398 A CN115374398 A CN 115374398A
Authority
CN
China
Prior art keywords
vertex
initial
fpga
parallel
adjacent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210849530.8A
Other languages
English (en)
Inventor
周凡
高翔
刘雪松
田翔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Binjiang Research Institute Of Zhejiang University
Original Assignee
Binjiang Research Institute Of Zhejiang University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Binjiang Research Institute Of Zhejiang University filed Critical Binjiang Research Institute Of Zhejiang University
Priority to CN202210849530.8A priority Critical patent/CN115374398A/zh
Publication of CN115374398A publication Critical patent/CN115374398A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/16—Matrix or vector computation, e.g. matrix-matrix or matrix-vector multiplication, matrix factorization
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Analysis (AREA)
  • Data Mining & Analysis (AREA)
  • General Engineering & Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Computing Systems (AREA)
  • Algebra (AREA)
  • Databases & Information Systems (AREA)
  • Software Systems (AREA)
  • Multi Processors (AREA)

Abstract

本发明公开了一种基于FPGA的并行超图构建方法和装置，装置包括通信连接的计算机系统和FPGA；计算机系统被配置成用于向FPGA发送表示普通图的无向邻接矩阵，接收FPGA发送的所有超边并依据所有超边构建超图；FPGA被配置成用于接收无向邻接矩阵并存储后，依据无向邻接矩阵生成每个目标顶点对应的邻接顶点集合，并行依据邻接顶点集合构建每个目标顶点对应的超边，并将所有超边传输至计算机系统。该装置和方法通过FPGA超边的并行计算，将超边构建的时间复杂度转化到空间复杂度来降低运算时间开销，进而实现精确超图的快速构建。

Description

一种基于FPGA的并行超图构建方法及装置
技术领域
本发明属于网络分析和图论分析领域，具体涉及一种基于FPGA的并行超图构建方法及装置。
背景技术
在网络分析领域中，图论是一个非常强大的工具，它可以表征网络中顶点与顶点之间的关系，并可以解决各种各样的组合问题。而超图作为图概念的延伸，可以通过一条超边来包含两个以上的顶点，多条超边组成一张超图，而普通图的一条边只能连接两个顶点。相较于图而言，超图能够表征更高阶的数据信息，因而在复杂的分析任务中具备更好的性能，例如社交网络分析、数据挖掘、生物信息网络分析、图像处理等领域。
常用的构建超图的方法包括直接构造法以及普通图转化法。直接构造法根据目标对象之间的关系进行超图构建，关系可以是距离、相关性、属性等，构造的方法例如k最邻近(kNN，k-Nearest Neighbor)等。这些方法仅考虑了目标顶点与邻域顶点之间的关系，而没有考虑邻域顶点之间的关系，因而超边中可能会混入并不属于超边的顶点，或者遗漏本该属于超边的点，对后续的处理造成影响。但由于其高效的计算性能，目前是最为常用的方法。
普通图转化法是通过算法将已经生成的普通图转化为超图的方法。通过一定关系将各个目标顶点通过二维邻接矩阵的形式进行表示，然后通过搜索的方法将二维邻接矩阵转化为超图矩阵。常用的搜索方法包括深度优先搜索(DFS，Depth First Search)，广度优先搜索(BFS，Breadth First Search)，以及基于这些方法开发的算法等，例如CLIQUES算法。这些算法能很好地得到完备的超边，有助于后续的进一步处理，但是计算复杂度很高，且通常为串行计算，时间开销很大，因此并不是目前最常用的超图构造方法，但其构造的超图性能是优于直接构造法构造的超图。
将普通图转化法的超图计算时间复杂度降低，是一个能够提升超图结构的目标方向。可以考虑的是将串行的计算步骤转化为并行的计算，通过将时间复杂度转化到空间复杂度来降低其时间开销。已经有部分工作是将超图计算的过程通过GPU来实现，可以实现部分加速。现场可编程门阵列(FPGA，Field-Programmable Gate Array)是非常适合应用于并行计算任务，并且其所有的功能均依靠硬件实现，同时具备很高的实时性，在降低运算时间开销方面具有潜力。
发明内容
鉴于上述，本发明的目的是提供一种基于FPGA的并行超图构建方法及装置，通过FPGA超边的并行计算，将超边构建的时间复杂度转化到空间复杂度来降低运算时间开销，进而实现精确超图的快速构建。
为实现上述发明目的，本发明提供以下技术方案：
一种基于FPGA的并行超图构建装置，包括通信连接的计算机系统和FPGA；
所述计算机系统被配置成用于向FPGA发送表示普通图的无向邻接矩阵，接收FPGA发送的所有超边，并依据所有超边构建超图；
所述FPGA被配置成用于接收无向邻接矩阵并存储后，依据无向邻接矩阵生成每个目标顶点对应的邻接顶点集合，依据邻接顶点集合并行构建每个目标顶点对应的超边，并将所有超边传输至计算机系统。
在一个实施例中，所述无向邻接矩阵为N*N大小的二维矩阵，二维矩阵中元素值代表顶点和顶点之间的关联信息，若第i个顶点与第j个顶点关联，则二维矩阵中第i行、第j列的值为1，反之则为0。
在一个实施例中，所述FPGA包括数据存储模块、邻接顶点生成模块、超边计算模块、结果输出模块；
所述数据存储模块用于对接收的无向邻接矩阵进行存储，包括：为N*N大小的无向邻接矩阵构建一个深度为N、位宽为N的存储空间，将无向邻接矩阵的每一行作为一个二进制数据进行存储，即将每个顶点对应的那一行的二进制数据存储在一个地址空间，并标记该地址空间的地址为对应顶点；
所述邻接顶点生成模块用于从数据存储模块中提取存储收据，将每个顶点作为单个目标顶点，并构建每个目标顶点的邻接顶点集合；
所述超边计算模块用于根据N个邻接顶点集合并行构建超边；
所述结果输出模块用于将构建的所有超边按顺序传输至计算机系统。
在一个实施例的邻接顶点生成模块中，从数据存储模块中提取每个地址空间的地址以及二进制数据，其中，地址存储的顶点作为单个目标顶点，将二进制数据中目标顶点位置的数据值置0后的数据作为目标顶点的邻接顶点集合，邻接顶点集合中值为1对应的顶点为邻接顶点。
在一个实施例的超边计算模块中，根据N个邻接顶点集合进行首轮的并行超边构建，包括：以每个目标顶点为起始顶点，执行以下超边构建步骤：
首先，将起始顶点的邻接顶点集合记为AVSinitial,j，并为目标顶点初始化超边集合BCinitial,j和备选集合SSinitial,j，其中，BCinitial,j和SSinitial,j的位宽与AVSinitial,j相等，且所有数值为0；
然后，遍历AVSinitial,j中每个邻接顶点Pi，并执行：获取邻接顶点Pi的邻接顶点集合AVSadjoin,i，将AVSadjoin,i与当前BCinitial,j进行与运算，当与运算结果与BCinitial,j相等，则将BCinitial,j中邻接顶点Pi的对应位置赋值为1，以更新BCinitial,j，否则将SSinitial,j中邻接顶点Pi的对应位置赋值为1，以更新SSinitial,j；
在遍历完AVSinitial,j中所有邻接顶点，将最后更新的BCinitial,j作为目标顶点的超边。
在一个实施例的超边计算模块中，在第k轮并行超边构建结束后，当SSinitial,j中存在数值1时，进行第k+1轮的并行超边构建，包括：针对每个第k轮的AVSinitial,j，将第k轮的AVSinitial,j对应的初始顶点从无向邻接矩阵中去除，同时更新初始顶点对应的邻接顶点Pi的邻接顶点集合AVSadjoin,i，以更新后邻接顶点集合AVSadjoin,i中每个邻接顶点Pi作为第k+1轮的初始顶点，执行第k+1轮的超边构建步骤。
在一个实施例的结果输出模块中，将并行计算的所有超边按照轮次顺序将每轮次构建的超边进行输出，在每个轮次内，按照初始顶点的序号顺序输出。
为实现上述发明目的，实施例还提供了一种基于FPGA的并行超图构建方法，所述并行超图构建方法采用上述并行超图构建装置，包括以下步骤：
所述计算机系统向FPGA发送表示普通图的无向邻接矩阵；
所述FPGA接收无向邻接矩阵并存储后，依据无向邻接矩阵生成每个目标顶点对应的邻接顶点集合，并行依据邻接顶点集合构建每个目标顶点对应的超边，并将所有超边传输至计算机系统；
所述计算机系统接收FPGA发送的所有超边，并依据所有超边构建超图。
与现有技术相比，本发明具有的有益效果至少包括：
基于FPGA的并行处理能力和加速计算能力，在接收无向邻接矩阵并存储后，依据无向邻接矩阵生成每个目标顶点对应的邻接顶点集合，并行依据邻接顶点集合构建每个目标顶点对应的超边，在降低运算时间开销的同时，加速超图的生成。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图做简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动前提下，还可以根据这些附图获得其他附图。
图1是本发明实施例提供的基于FPGA的并行超图构建装置的结构示意图；
图2为本发明实施例提供的普通图的无向邻接矩阵构建原理图；
图3为本发明实施例提供的超边计算模块中生成超边的示例示意图。
具体实施方式
为使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例对本发明进行进一步的详细说明。应当理解，此处所描述的具体实施方式仅仅用以解释本发明，并不限定本发明的保护范围。
为了降低计算机系统根据普通图生成超图的计算开销，以提升计算效率，加速生成超图。实施例提供了一种基于FPGA的并行超图构建方法和装置。
图1是本发明实施例提供的基于FPGA的并行超图构建装置的结构示意图。如图1所示，实施例提供的基于FPGA的并行超图构建装置包括计算机系统和FPGA。
实施例中，计算机系统被配置成用于向FPGA发送表示普通图的无向邻接矩阵和接收FPGA发送的所有超边并依据所有超边构建超图。其中，无向邻接矩阵是由无向普通图转化而来，为N*N大小的二维矩阵，二维矩阵中元素值代表顶点和顶点之间的关联信息，若第i个顶点与第j个顶点关联，则二维矩阵中第i行、第j列的值为1，反之则为0。举例说明，如图2所示，左图是一张无向普通图，其中顶点1,2,3与顶点4相连。转化为无向邻接矩阵为右图，在无向邻接矩阵中，顶点与顶点相连的位置赋1，不相连的位置赋0。除此以外，矩阵对角线的值也赋1，表示顶点自身。计算机系统将转换好的无向邻接矩阵通过网络的方式发送给FPGA。
实施例中，FPGA被配置成用于接收无向邻接矩阵并存储后，依据无向邻接矩阵生成每个目标顶点对应的邻接顶点集合，并行依据邻接顶点集合构建每个目标顶点对应的超边，并将所有超边传输至计算机系统。如图1所示，包括数据存储模块、邻接顶点生成模块、超边计算模块、结果输出模块。
实施例中，数据存储模块用于对接收的无向邻接矩阵进行存储，包括：为N*N大小的无向邻接矩阵构建一个深度为N、位宽为N的存储空间，将无向邻接矩阵的每一行作为一个二进制数据进行存储，即将每个顶点对应的那一行的二进制数据存储在一个地址空间，并标记该地址空间的地址为对应顶点。存储空间可以为RAM空间。在后续的计算过程中将以数据存储格式进行处理。
实施例中，邻接顶点生成模块用于从数据存储模块中提取存储收据，将每个顶点作为单个目标顶点，并构建每个目标顶点的邻接顶点集合。具体地，从数据存储模块中提取每个地址空间的地址以及二进制数据，其中，地址存储的顶点作为单个目标顶点，将二进制数据中目标顶点位置的数据值置0后的数据作为目标顶点的邻接顶点集合，邻接顶点集合中值为1对应的顶点为邻接顶点。举例说明，例如在地址1存储空间里的二进制数为10001001，在邻接顶点生成模块中，得到的目标顶点为1，对应的邻接顶点集合为00001001。搜索过程从所有顶点开始，因此并行生成N个顶点与N个邻接顶点集合。
实施例中，超边计算模块用于并行根据N个邻接顶点集合构建超边。具体地，根据N个邻接顶点集合进行首轮的并行超边构建，包括：以每个目标顶点为起始顶点，执行以下超边构建步骤：
(a)首先，将起始顶点的邻接顶点集合记为AVSinitial,j，并为目标顶点初始化超边集合BCinitial,j和备选集合SSinitial,j，其中，BCinitial,j和SSinitial,j的位宽与AVSinitial,j相等，且所有数值为0；(b)然后，遍历AVSinitial,j中每个邻接顶点Pi，并执行：获取邻接顶点Pi的邻接顶点集合AVSadjoin,i，将AVSadjoin,i与当前BCinitial,j进行与运算，当与运算结果与BCinitial,j相等，则将BCinitial,j中邻接顶点Pi的对应位置赋值为1，以更新BCinitial,j，否则将SSinitial,j中邻接顶点Pi的对应位置赋值为1，以更新SSinitial,j；(c)在遍历完AVSinitial,j中所有邻接顶点，将最后更新的BCinitial,j作为目标顶点的超边，其中，i为邻接顶点的索引，j为初始顶点的索引。
实施例中，SSinitial,j用于判断是否终止超边计算。若SSinitial,j中所有值均为0，则判断可以终止下轮的超边构建。当SSinitial,j中存在数值1时，则进行下一轮并行超边构建。具体地，在超边计算模块中，在第k轮并行超边构建结束后，当SSinitial,j中存在数值1时，进行第k+1轮的并行超边构建，包括：针对每个第k轮的AVSinitial,j，将第k轮的AVSinitial,j对应的初始顶点从无向邻接矩阵中去除，同时更新初始顶点对应的邻接顶点Pi的邻接顶点集合AVSadjoin,i，以更新后邻接顶点集合AVSadjoin,i中每个邻接顶点Pi作第k+1轮的初始顶点，执行第k+1轮的并行超边构建，即执行第k+1轮的上述步骤(a)-步骤(c)中的超边构建步骤。
举例说明，如图3所示，图3左侧是一张无向普通图及其无向邻接矩阵G。以顶点4为目标顶点，右侧是从目标顶点4出发，搜索得到的一条超边集合BCtarget,4。目标顶点4的AVStarget,4为001011110，需要判断值为1的顶点，即邻接顶点3,5,6,7,8是否能构成一个超边，首先从邻接顶点3开始遍历，将邻接顶点3的AVSadjoin,3＝010100011与目标顶点的BCinitial,4＝000100000进行与运算，与运算结果与BCinitial,4＝000100000相等，因此，将BCinitial,4中对应的3号位赋1，即更新BCinitial,4＝001100000；然后遍历到邻接顶点5，邻接顶点5的AVSadjoin,5＝000101000与目标顶点的BCinitial,4＝001100000进行与运算，与运算结果000100000与BCinitial,4＝001100000不相等，将SSinitial,4中对应的5号位赋1，即更新SSinitial,4＝000010000；接下来遍历邻接顶点6,7,8并更新BCinitial,4或SSinitial,4；最后当所有邻接顶点遍历结束，得到的超边BCinitial,4＝001100010。
在第首轮超边构建结束后，k＝1轮的SSinitial,4＝000011100，存在数值为1，则需要进行第k＝2轮的并行超边构建，包括：针对每个第1轮的AVSinitial,4，将第1轮的AVSinitial,4对应的初始顶点从无向邻接矩阵中去除，同时更新初始顶点对应的邻接顶点Pi的邻接顶点集合AVSadjoin,i，假设以邻接顶点3为例，则将初始顶点4删除后，邻接顶点3更新的邻接顶点集合AVSadjoin,3＝011000011，表示邻接顶点3与顶点2、8、9具有连接关系，以更新后邻接顶点集合AVSadjoin,i中每个邻接顶点Pi作为第k+1轮的初始顶点，执行第k+1轮的超边构建步骤，假设以邻接顶点3为初始顶点例，则需要按照步骤(a)-步骤(c)计算初始顶点与对应的邻接顶点2、8、9之前的连边情况。
实施例中，结果输出模块用于将构建的所有超边按顺序传输至计算机系统。由于输出通道只有1个，因此，将并行计算的所有超边按照轮次顺序将每轮次构建的超边进行输出，在每个轮次内，按照初始顶点的序号顺序输出，即依次输出BCinitial,1，BCinitial,2，BCinitial,3，…，BCinitial,N至计算机系统。计算机系统在接收所有超边后，依据所有超边构建超图。
实施例还提供了一种基于FPGA的并行超图构建方法，该并行超图构建方法图1所示的并行超图构建装置，包括以下步骤：
步骤1，计算机系统向FPGA发送表示普通图的无向邻接矩阵；
步骤2，FPGA接收无向邻接矩阵并存储后，依据无向邻接矩阵生成每个目标顶点对应的邻接顶点集合，并行依据邻接顶点集合构建每个目标顶点对应的超边，并将所有超边传输至计算机系统；
步骤3，计算机系统接收FPGA发送的所有超边，并依据所有超边构建超图。
该基于FPGA的并行超图构建方法与上述基于FPGA的并行超图构建装置属于同一个发明构思，每个步骤的具体实现过程和效果详见并行超图构建装置，在此不再赘述。
上述实施例提供的基于FPGA的并行超图构建方法和装置，通过FPGA超边的并行计算，将超边构建的时间复杂度转化到空间复杂度来降低运算时间开销，进而实现精确超图的快速构建。
以上所述的具体实施方式对本发明的技术方案和有益效果进行了详细说明，应理解的是以上所述仅为本发明的最优选实施例，并不用于限制本发明，凡在本发明的原则范围内所做的任何修改、补充和等同替换等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种基于FPGA的并行超图构建装置，其特征在于，包括通信连接的计算机系统和FPGA；
所述计算机系统被配置成用于向FPGA发送表示普通图的无向邻接矩阵，接收FPGA发送的所有超边，并依据所有超边构建超图；
所述FPGA被配置成用于接收无向邻接矩阵并存储后，依据无向邻接矩阵生成每个目标顶点对应的邻接顶点集合，依据邻接顶点集合并行构建每个目标顶点对应的超边，并将所有超边传输至计算机系统。
2.根据权利要求1所述的基于FPGA的并行超图构建装置，其特征在于，所述无向邻接矩阵为N*N大小的二维矩阵，二维矩阵中元素值代表顶点和顶点之间的关联信息，若第i个顶点与第j个顶点关联，则二维矩阵中第i行、第j列的值为1，反之则为0。
3.根据权利要求1所述的基于FPGA的并行超图构建装置，其特征在于，所述FPGA包括数据存储模块、邻接顶点生成模块、超边计算模块、结果输出模块；
所述数据存储模块用于对接收的无向邻接矩阵进行存储，包括：为N*N大小的无向邻接矩阵构建一个深度为N、位宽为N的存储空间，将无向邻接矩阵的每一行作为一个二进制数据进行存储，即将每个顶点对应的那一行的二进制数据存储在一个地址空间，并标记该地址空间的地址为对应顶点；
所述邻接顶点生成模块用于从数据存储模块中提取存储收据，将每个顶点作为单个目标顶点，并构建每个目标顶点的邻接顶点集合；
所述超边计算模块用于根据N个邻接顶点集合并行构建超边；
所述结果输出模块用于将构建的所有超边按顺序传输至计算机系统。
4.根据权利要求2所述的基于FPGA的并行超图构建装置，其特征在于，所述邻接顶点生成模块中，从数据存储模块中提取每个地址空间的地址以及二进制数据，其中，地址存储的顶点作为单个目标顶点，将二进制数据中目标顶点位置的数据值置0后的数据作为目标顶点的邻接顶点集合，邻接顶点集合中值为1对应的顶点为邻接顶点。
5.根据权利要求2所述的基于FPGA的并行超图构建装置，其特征在于，所述超边计算模块中，根据N个邻接顶点集合进行首轮的并行超边构建，包括：以每个目标顶点为起始顶点，执行以下超边构建步骤：
首先，将起始顶点的邻接顶点集合记为AVSinitial,j，并为目标顶点初始化超边集合BCinitial,j和备选集合SSinitial,j，其中，BCinitial,j和SSinitial,j的位宽与AVSinitial,j相等，且所有数值为0；
然后，遍历AVSinitial,j中每个邻接顶点Pi，并执行：获取邻接顶点Pi的邻接顶点集合AVSadjoin,i，将AVSadjoin,i与当前BCinitialt,j进行与运算，当与运算结果与BCinitial,j相等，则将BCinitial,j中邻接顶点Pi的对应位置赋值为1，以更新BCinitial,j，否则将SSinitial,j中邻接顶点Pi的对应位置赋值为1，以更新SSinitial,j；
在遍历完AVSinitial,j中所有邻接顶点，将最后更新的BCinitial,j作为目标顶点的超边。
6.根据权利要求5所述的基于FPGA的并行超图构建装置，其特征在于，所述超边计算模块中，在第k轮并行超边构建结束后，当SSinitial,j中存在数值1时，进行第k+1轮的并行超边构建，包括：针对每个第k轮的AVSinitial,j，将第k轮的AVSinitial,j对应的初始顶点从无向邻接矩阵中去除，同时更新初始顶点对应的邻接顶点Pi的邻接顶点集合AVSadjoin,i，以更新后邻接顶点集合AVSadjoin,i中每个邻接顶点Pi作为第k+1轮的初始顶点，执行第k+1轮的超边构建步骤。
7.根据权利要求3所述的基于FPGA的并行超图构建装置，其特征在于，所述结果输出模块中，将并行计算的所有超边按照轮次顺序将每轮次构建的超边进行输出，在每个轮次内，按照初始顶点的序号顺序输出。
8.一种基于FPGA的并行超图构建方法，其特征在于，所述并行超图构建方法采用权利要求1-7任一项所述的并行超图构建装置，包括以下步骤：
所述计算机系统向FPGA发送表示普通图的无向邻接矩阵；
所述FPGA接收无向邻接矩阵并存储后，依据无向邻接矩阵生成每个目标顶点对应的邻接顶点集合，并行依据邻接顶点集合构建每个目标顶点对应的超边，并将所有超边传输至计算机系统；
所述计算机系统接收FPGA发送的所有超边，并依据所有超边构建超图。
CN202210849530.8A 2022-07-19 2022-07-19 一种基于fpga的并行超图构建方法及装置 Pending CN115374398A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210849530.8A CN115374398A (zh) 2022-07-19 2022-07-19 一种基于fpga的并行超图构建方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210849530.8A CN115374398A (zh) 2022-07-19 2022-07-19 一种基于fpga的并行超图构建方法及装置

Publications (1)

Publication Number Publication Date
CN115374398A true CN115374398A (zh) 2022-11-22

Family

ID=84061610

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210849530.8A Pending CN115374398A (zh) 2022-07-19 2022-07-19 一种基于fpga的并行超图构建方法及装置

Country Status (1)

Country Link
CN (1) CN115374398A (zh)

Similar Documents

Publication Publication Date Title
Ye et al. 3d recurrent neural networks with context fusion for point cloud semantic segmentation
CN108416327B (zh) 一种目标检测方法、装置、计算机设备及可读存储介质
TW201913460A (zh) 芯片裝置及相關産品
CN111323037B (zh) 一种移动机器人新型骨架提取的Voronoi路径规划算法
CN108304926B (zh) 一种适用于神经网络的池化计算装置及方法
CN114638954B (zh) 点云分割模型的训练方法、点云数据分割方法及相关装置
CN112257844B (zh) 一种基于混合精度配置的卷积神经网络加速器及其实现方法
CN109685208B (zh) 一种用于神经网络处理器数据稀梳化加速的方法及装置
CN117725966B (zh) 草图序列重建模型的训练方法、几何模型重建方法及设备
CN114358252A (zh) 目标神经网络模型中的操作执行方法及装置、存储介质
CN112163641B (zh) 一种基于概率多层次图结构的高维数据可视化方法
CN111507430B (zh) 基于矩阵乘法的特征编码方法、装置、设备及介质
CN113256793A (zh) 一种三维数据处理方法及系统
CN110782396B (zh) 一种轻量化的图像超分辨率重建网络和重建方法
CN115374398A (zh) 一种基于fpga的并行超图构建方法及装置
CN113268856A (zh) 基于概率的裂纹表征与重构方法、存储介质及终端设备
CN108520027B (zh) 一种基于cuda框架的gpu加速的频繁项集挖掘方法
CN111402422A (zh) 三维表面重建方法、装置和电子设备
CN111985542B (zh) 代表性图结构模型、视觉理解模型的建立方法及应用
CN113552881B (zh) 一种用于神经网络训练的多路径规划数据集生成方法
CN114445629A (zh) 模型生成、图像分割方法、系统、电子设备及存储介质
CN108764514B (zh) 一种基于并行运算的光伏发电功率预测方法
CN114691345A (zh) 一种适用于slam非线性并行化芯片计算架构及工作方法
CN112818179B (zh) 基于Hybrid存储格式的图遍历访存优化方法、系统及电子设备
CN112068799B (zh) 一种最优带符号二进制快速计算方法以及椭圆曲线标量乘法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination