CN115347009A - 具有单光子雪崩二极管和隔离结构的半导体器件 - Google Patents

具有单光子雪崩二极管和隔离结构的半导体器件 Download PDF

Info

Publication number
CN115347009A
CN115347009A CN202210516302.9A CN202210516302A CN115347009A CN 115347009 A CN115347009 A CN 115347009A CN 202210516302 A CN202210516302 A CN 202210516302A CN 115347009 A CN115347009 A CN 115347009A
Authority
CN
China
Prior art keywords
substrate
isolation structure
deep trench
spad
trench isolation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210516302.9A
Other languages
English (en)
Inventor
J·P·冈比诺
D·T·普莱斯
M·A·苏弗里德格
R·莫里兹森
M·G·凯斯
R·雷特曼
K·麦克斯泰伊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Publication of CN115347009A publication Critical patent/CN115347009A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明涉及具有单光子雪崩二极管和隔离结构的半导体器件。实施例公开了一种成像设备，该成像设备可包括单光子雪崩二极管(SPAD)。为了减轻串扰，可围绕每个SPAD形成隔离结构。该隔离结构可包括部分地或完全地延伸穿过用于SPAD的半导体衬底的前侧深沟槽隔离结构。该隔离结构可包括吸收光子的金属填充物，诸如钨。该隔离结构可包括p型掺杂半导体衬里以减轻暗电流。该隔离结构可包括缓冲层，诸如插置在金属填充物与p型掺杂半导体衬里之间的二氧化硅。该隔离结构可具有渐缩部分，或者可以以两个步骤形成，使得隔离结构具有不同的特性的不同部分。除了金属填充物之外，还可以在该隔离结构中的一些隔离结构中包括附加的填充物，诸如多晶硅或硼磷硅玻璃。

Description

具有单光子雪崩二极管和隔离结构的半导体器件
技术领域
本发明整体涉及成像系统，并且更具体地，涉及包括用于单光子检测的单光子雪崩二极管(SPAD)的成像系统。
背景技术
现代电子设备(诸如蜂窝电话、相机和计算机)常常使用数字图像传感器。图像传感器(有时称为成像器)可由二维图像感测像素的阵列形成。每个像素通常包括光敏元件诸如光电二极管，这些光敏元件接收入射光子(入射光)并把光子转变为电信号。
常规图像传感器可以多种方式受到有限功能的影响。例如，一些常规图像传感器可能无法确定从图像传感器到正在成像的物体的距离。常规图像传感器也可具有低于期望的图像质量和分辨率。
为了提高对入射光的灵敏度，有时可在成像系统中使用单光子雪崩二极管(SPAD)。单光子雪崩二极管可能够进行单光子检测。
本文所述的实施方案就是在这种背景下出现的。
附图说明
图1是根据一个实施方案的示出例示性单光子雪崩二极管像素的电路图。
图2是根据一个实施方案的例示性硅光电倍增器的图示。
图3为根据一个实施方案的具有快速输出端子的例示性硅光电倍增器的图示。
图4为包括微单元阵列的示例性硅光电倍增器的图示。
图5为根据一个实施方案的包括基于SPAD的半导体器件的例示性成像系统的图示。
图6是根据一个实施方案的包括具有金属填充物的前侧浅沟槽的示例性基于SPAD的半导体器件的截面侧视图。
图7是根据一个实施方案的包括具有金属填充物的局部前侧深沟槽的示例性基于SPAD的半导体器件的截面侧视图。
图8是根据一个实施方案的包括具有金属填充物的局部前侧深沟槽的示例性基于SPAD的半导体器件的截面侧视图，该金属填充物通过单独形成的导电材料电连接到金属接触件。
图9是根据一个实施方案的包括前侧深沟槽的示例性基于SPAD的半导体器件的截面侧视图，该前侧深沟槽完全延伸穿过半导体衬底、部分地填充有金属并具有渐缩(tapered)部分。
图10是根据一个实施方案的包括前侧深沟槽的示例性基于SPAD的半导体器件的截面侧视图，该前侧深沟槽完全延伸穿过半导体衬底、局部填充有金属并具有不同宽度的第一部分和第二部分。
图11是根据一个实施方案的包括前侧深沟槽的示例性基于SPAD的半导体器件的截面侧视图，该前侧深沟槽完全延伸穿过半导体衬底、局部填充有金属并具有局部填充有附加非金属填充物材料。
具体实施方式
本技术的实施方案涉及包括单光子雪崩二极管(SPAD)的成像系统。
一些成像系统包括图像传感器，该图像传感器通过将撞击光子转换成在传感器阵列内的像素光电二极管中积聚的(收集的)电子或空穴来感测光。在完成积聚周期之后，收集到的电荷被转换成电压，该电压被提供给传感器的输出端子。在互补金属氧化物半导体(CMOS)图像传感器中，电荷到电压的转换直接在像素本身中完成，并且模拟像素电压通过各种像素寻址和扫描方案被转移到输出端子。模拟像素电压也可随后在片上被转换成数字等同物，并且在数字域中以各种方式进行处理。
另一方面，在单光子雪崩二极管(SPAD)器件(诸如结合图1至图4所述的器件)中，光子检测原理是不同的。光感测二极管偏置在高于其击穿点，并且当入射光子生成电子或空穴时，该载流子会通过正在生成的附加的载流子启动雪崩击穿。雪崩倍增可产生电流信号，该电流信号能够通过与SPAD相关联的读出电路被容易地检测。能够通过将二极管偏置降低于其击穿点来停止(或淬灭)雪崩过程。因此，每个SPAD可包括用于停止雪崩的被动和/或主动淬灭电路。
可以通过两种方法来使用此概念。首先，可只是对到达的光子进行计数(例如，在低光度应用中)。其次，SPAD像素可用于测量从同步光源到场景对象点再返回到传感器的光子飞行时间(ToF)，该光子飞行时间可用于获得场景的三维图像。
图1是示例性SPAD器件202的电路图。如图1所示，SPAD器件202包括与淬灭电路206串联耦接在第一电源电压端子210(例如，接地电源电压端子)和第二电源电压端子208(例如，正电源电压端子)之间的SPAD204。具体地讲，SPAD器件202包括具有连接到电源电压端子210的阳极端子和直接连接到淬灭电路206的阴极端子的SPAD 204。包括与淬灭电阻器206串联连接的SPAD 204的SPAD器件202有时统称为光触发单元或“微小区”。在SPAD器件202的操作期间，电源电压端子208和210可用于将SPAD 204偏置到高于击穿电压的电压(例如，将偏置电压Vbias施加到端子208)。击穿电压是能够施加到SPAD 204的不会导致二极管中的泄漏电流呈指数级增加的最大反向电压。当SPAD 204以这种方式反向偏置在击穿电压之上时，单光子的吸收可通过碰撞电离触发短时间但是相对较大的雪崩电流。
淬灭电路206(有时称为淬灭元件206)可用于将SPAD 204的偏置电压降低到低于击穿电压的水平。将SPAD 204的偏置电压降低到低于击穿电压将停止雪崩过程和对应的雪崩电流。有多种方法来形成淬灭电路206。淬灭电路206可为被动淬灭电路或主动淬灭电路。一旦雪崩启动，被动淬灭电路无需外部控制或监测即可自动淬灭雪崩电流。例如，图1示出了使用电阻器部件来形成淬灭电路206的示例。这是被动淬灭电路的一个示例。
被动淬灭电路的这个示例仅仅是示例性的。主动淬灭电路也可用于SPAD器件202中。主动淬灭电路可减少SPAD器件202复位所花费的时间。这可允许SPAD器件202以比使用被动淬灭电路时更快的速率检测入射光，从而改善SPAD器件的动态范围。主动淬灭电路可调节SPAD淬灭电阻。例如，在检测到光子之前，将淬灭电阻设置为较高的值，然后一旦检测到光子并且雪崩淬灭，就将淬灭电阻最小化以减少恢复时间。
SPAD器件202还可包括读出电路212。有多种方式形成读出电路212以从SPAD器件202获得信息。读出电路212可包括对到达的光子进行计数的脉冲计数电路。另选地或除此之外，读出电路212可包括用于测量光子飞行时间(ToF)的飞行时间电路。光子飞行时间信息可用于执行深度感测。在一个示例中，光子可由模拟计数器计算以形成作为对应像素电压的光强度信号。也可以通过将光子飞行时间转换为电压来获得ToF信号。包括在读出电路212中的模拟脉冲计数电路的示例仅是示例性的。如果需要，读出电路212可包括数字脉冲计数电路。如果需要，读出电路212还可包括放大电路。
图1中读出电路212耦接到二极管204和淬灭电路206之间的节点的示例仅是例示性的。读出电路212可耦接到端子208或SPAD器件的任何所需部分。在一些情况下，淬灭电路206可被认为与读出电路212成一整体。
因为SPAD器件可检测单个入射光子，所以SPAD器件可有效地成像具有低光水平的场景。每个SPAD可检测在给定时间段内接收的光子的数量(例如，使用包括计数电路的读出电路)。然而，如上所述，每当接收到光子并且开始雪崩电流时，必须在准备好检测另一个光子之前对SPAD器件进行淬灭和复位。当入射光水平增加时，复位时间变得限制于SPAD器件的动态范围(例如，一旦入射光水平超过给定水平，则在复位时立即触发SPAD器件)。
可将多个SPAD器件分组在一起以帮助增加动态范围。图2是SPAD器件202的例示性组220的电路图。SPAD器件的组或阵列有时可被称为硅光电倍增器(SiPM)。如图2所示，硅光电倍增器220可包括在第一电源电压端子208和第二电源电压端子210之间并联耦接的多个SPAD器件。图2示出了并联耦接的N个SPAD器件202(例如，SPAD器件202-1，SPAD器件202-2，SPAD器件202-3，SPAD器件202-4，…，SPAD器件202-N)。在给定的硅光电倍增器220中可包括多于两个的SPAD器件，多于十个的SPAD器件，多于一百个的SPAD器件，多于一千个的SPAD器件等。
每个SPAD器件202在本文中有时可被称为SPAD像素202。尽管未在图2中明确示出，用于硅光电倍增器220的读出电路可测量来自硅光电倍增器中全部SPAD像素的组合输出电流。以此方式配置，可增加包括SPAD像素的成像系统的动态范围。当接收到入射光子时，不保证每个SPAD像素具有触发的雪崩电流。SPAD像素可具有在接收到入射光子时触发雪崩电流的相关联概率。存在在光子到达二极管时产生电子的第一概率，然后是电子触发雪崩电流的第二概率。光子触发雪崩电流的总概率可称为SPAD的光子检测效率(PDE)。因此，在硅光电倍增器中将多个SPAD像素分组在一起允许更准确地测量传入的入射光。例如，如果单个SPAD像素的PDE为50％并且在某个时间段内接收到一个光子，则不会检测到光子的可能性为50％。利用图2的硅光电倍增器220，四个SPAD像素中的两个可能将检测光子，从而改善所提供的时间段的图像数据。
图2的示例仅是示例性的，其中所述多个SPAD像素202共享硅光电倍增器220中的公共输出。就包括具有用于所有SPAD像素的公共输出的硅光电倍增器的成像系统而言，成像系统在成像场景时可能不具有任何分辨率(例如，硅光电倍增器可仅检测单个点处的光子通量)。可能有利的是使用SPAD像素在阵列上获得图像数据，以允许成像场景的更高分辨率的再现。在诸如这些情况下，单成像系统中的SPAD像素可具有逐个像素读出能力。另选地，可在成像系统中包括硅光电倍增器的阵列(每个硅光电倍增器包括多于一个的SPAD像素)。来自每个像素或来自每个硅光电倍增器的输出可用于生成成像场景的图像数据。该阵列可能够在线阵列(例如，具有单行多列或单列多行的阵列)或具有多于十个、多于一百个或多于一千个的行和/或列的阵列中进行独立检测(无论是在硅光电倍增器中使用单个SPAD像素还是多个SPAD像素)。
如上所述，虽然SPAD像素有多个可能的用例，但是用于检测入射光的基础技术是相同的。使用SPAD像素的器件的所有上述示例统称为基于SPAD的半导体器件。包括具有公共输出的多个SPAD像素的硅光电倍增器可被称为基于SPAD的半导体器件。具有逐个像素读出能力的SPAD像素阵列可被称为基于SPAD的半导体器件。具有逐个硅光电倍增器读出能力的硅光电倍增器阵列可被称为基于SPAD的半导体器件。
图3示出了硅光电倍增器30。如图3所示，SiPM 30具有电容耦接到每个阴极端子31的第三端子35，以便提供来自SPAD 33的雪崩信号的快速读出。当SPAD 33发射电流脉冲时，在阴极31处产生的电压变化的一部分将经由互电容耦接到第三(“快速”)输出端子35中。使用第三端子35进行读出避免了由于与偏置淬灭电阻器的顶部端子的偏置电路相关联的相对较大的RC时间常数而导致的受损瞬态性能。
本领域的技术人员应当理解，硅光电倍增器包括如图4所示的主总线44和次总线45。次总线45可直接连接到每个单独的微小区25。然后将次总线45耦接到主总线44，所述主总线连接到与端子37和35相关联的接合焊盘。通常，次总线45在微小区25的列之间竖直延伸，而主总线44邻近微小区25的外行水平地延伸。
图5示出了具有基于SPAD的半导体器件的成像系统10。成像系统10可以是电子设备，诸如数字相机、计算机、蜂窝电话、医疗设备或其它电子设备。成像系统10可以是车辆上的成像系统(有时称为车载成像系统)。成像系统10可用于LIDAR应用。成像系统10有时可被称为基于SPAD的成像系统。
成像系统10可包括一个或多个基于SPAD的半导体器件14(有时称为半导体器件14、器件14、基于SPAD的图像传感器14或图像传感器14)。一个或多个透镜28可任选地覆盖每个半导体器件14。在操作期间，透镜28(有时称为光学器件28)可将光聚焦到基于SPAD的半导体器件14上。基于SPAD的半导体器件14可包括将光转换成数字数据的SPAD像素。基于SPAD的半导体器件可具有任意数量的SPAD像素(例如，数百、数千、数百万或更多)。在一些基于SPAD的半导体器件中，每个SPAD像素可由相应的滤色器元件和/或微透镜覆盖。
基于SPAD的半导体器件14可包括诸如控制电路50的电路。用于基于SPAD的半导体器件的控制电路可形成在芯片上(例如，在与SPAD器件相同的半导体衬底上)或芯片外(例如，在与SPAD器件不同的半导体衬底上)。控制电路可控制基于SPAD的半导体器件的操作。例如，控制电路可操作基于SPAD的半导体器件内的主动淬灭电路，可控制提供给每个SPAD的偏置电压供应端子208的偏置电压，可控制/监测耦接到SPAD器件的读出电路等。
基于SPAD的半导体器件14可任选地包括附加电路，诸如逻辑门、数字计数器、时间数字转换器、偏置电路(例如，源极跟随器负载电路)、采样和保持电路、相关双采样(CDS)电路、放大器电路、模拟-数字(ADC)转换器电路、数据输出电路、存储器(例如，缓冲电路)、地址电路等。上述电路中的任何电路都可被认为是图5的控制电路50的一部分。
可将来自基于SPAD的半导体器件14的图像数据提供给图像处理电路16。图像处理电路16可用于执行图像处理功能，诸如自动聚焦功能、深度感测、数据格式化、调整白平衡和曝光、实现视频图像稳定、脸部检测等。例如，在自动聚焦操作期间，图像处理电路16可处理由SPAD像素采集的数据，以确定将感兴趣的对象聚焦所需的透镜移动(例如，透镜28的移动)的幅度和方向。图像处理电路16可以处理由SPAD像素采集的数据，以确定场景的深度图。在一些情况下，控制电路50中的一些或全部可与图像处理电路16整体地形成。
成像系统10可为用户提供许多高级功能。例如，在计算机或高级移动电话中，可为用户提供运行用户应用的能力。为了实现这些功能，成像系统可包括输入输出设备22，诸如小键盘、按钮、输入输出端口、操纵杆和显示器。附加的存储和处理电路，诸如易失性和非易失性存储器(例如，随机存取存储器、闪存存储器、硬盘驱动器、固态驱动器等)、微处理器、微控制器、数字信号处理器、专用集成电路和/或其它处理电路，也可包括在成像系统中。
输入输出设备22可包括与基于SPAD的半导体器件结合工作的输出设备。例如，发光部件52可包括在成像系统中以发射光(例如，红外线或任何其他期望类型的光)。发光部件52可为激光器、发光二极管或任何其他期望类型的发光部件。半导体器件14可测量从对象的光反射，以在LIDAR(光检测和测距)方案中测量到对象的距离。用于控制基于SPAD的半导体器件的操作的控制电路50也可任选地用于控制发光部件52的操作。图像处理电路16可在处理来自基于SPAD的半导体器件的数据时使用来自发光部件的光脉冲的已知时间(或已知图案)。
光子被吸收的可能性(例如，吸收百分比)随着半导体深度的增加而增加。为了提高基于SPAD的半导体器件的灵敏度，因此期望增加半导体衬底的厚度。然而，制造考虑和其他设计因素可能会阻止或阻碍半导体衬底的厚度达到目标吸收百分比的程度。为了在不增加半导体衬底厚度的情况下增加吸收百分比，基于SPAD的半导体器件中可包括光散射结构。散射结构可以散射入射光(例如，使用填充半导体衬底中的沟槽的低折射率材料)，从而增加穿过半导体衬底的光的路径长度并增加入射光被半导体吸收的概率。散射入射光(使用折射和/或衍射)以增加路径长度可尤其有助于较高波长的入射光。散射入射光可以提高吸收效率，但也可使得基于SPAD的半导体器件易受串扰的影响。可围绕每个SPAD包括隔离结构以防止在相邻微小区之间发生串扰。本文所述的基于SPAD的半导体器件可用于感测近红外光或任何其他期望类型的光。
图6为具有散射结构和隔离结构的示例性基于SPAD的半导体器件的截面侧视图。基于SPAD的半导体器件14包括SPAD 204。每个SPAD可以被认为是相应SPAD器件、SPAD像素或微小区(例如，图1中的微小区202)的一部分。图6中的基于SPAD的半导体器件14是背侧照明式(BSI)器件(例如，入射光穿过衬底的背表面)。SPAD 204可通过隔离结构诸如隔离结构252与相邻的SPAD隔离。
如图6所示，可在衬底254(例如，由诸如硅的材料形成的半导体衬底)中形成在后表面256和前表面258之间延伸的SPAD 204。衬底254可以由p型掺杂半导体层(例如，p型掺杂外延硅)形成。SPAD 204由p型掺杂半导体层254、p型掺杂深富集层302和n型掺杂区304形成。该p型掺杂富集层302有时可被称为p+掺杂区(例如，p+区302)。该n型掺杂区304有时可以被称为n+掺杂区304、阴极区304、n+层304、n+区304等。应注意，如果需要，本文描绘的p型区和n型区的掺杂类型可以颠倒。
如图6所示，衬底254可以附接到互连和布线层306。互连和布线层306可包括各种导电层、绝缘(介电)层以及用于连接不同导电层的导电通孔。该互连和布线层306可以在制造期间附接到处理晶圆308。
互连和布线层306(有时称为导电互连层306、互连层306、布线层306、金属化层306、接触模块306等)包括多个导电(金属)层以及介电层312。在图6的示例中，包括介电层312-1、312-2、312-3、312-4、312-5、312-6和312-7。介电层312-2和312-6可由氮化硅形成。介电层312-4、312-5和312-7可由二氧化硅形成。这些示例仅仅是例示性的。通常，每个介电层可以由任何期望的材料(例如，有机或无机材料)形成。
一个或多个多晶硅电阻器314可以形成在互连和布线层306中。例如，多晶硅电阻器可以是SPAD 204的淬灭电路的一部分。
导电通孔316可以延伸穿过一个或多个介电层312以电连接图像传感器14内的不同部件。如图6所示，导电通孔可以连接金属化层306内的不同金属层310。另外，导电通孔可以向SPAD内的阳极/阴极接触件提供信号。
N型掺杂区304可用作SPAD 204的阴极接触件。换句话说，在n+区304处终止的导电通孔(使得导电通孔直接接触n+区304)可以为SPAD提供阴极电压。SPAD 204还可包括p+型掺杂区318(有时称为阳极区318、p+区318、p+层318等)。p+型掺杂区318可用作SPAD 204的阳极接触件。换句话说，在p+区318处终止的导电通孔(使得导电通孔直接接触p+区318)可以为SPAD提供阳极电压。
浅沟槽隔离部(STI)320可以将阳极区318与阴极区304分离。STI 320可以通过蚀刻衬底254中的前侧沟槽(例如，从表面258朝向表面256)然后用隔离材料填充该沟槽而形成。该隔离材料可以是氧化物(例如，二氧化硅)或任何其它期望的材料。
隔离结构可被包括在基于SPAD的半导体器件14中，以防止相邻SPAD之间的串扰。图6示出了可以用于形成隔离结构252的结构的示例。
如图6所示，隔离结构252可包括具有一种或多种填充材料的沟槽。可从衬底的前侧(例如，从前表面258朝向后表面256)蚀刻沟槽。隔离结构252可包括沟槽中的吸光填充物322。吸光填充物322可以由诸如钨的金属形成，并且因此有时可以被称为金属填充物322或钨填充物322。金属填充物322吸收入射光子并改善SPAD 204与相邻SPAD之间的隔离。
在隔离结构252中邻近金属填充物322(例如，在金属填充物和衬底之间)形成缓冲层324。缓冲层324可以是任何期望的材料(例如，二氧化硅)，并且可以与金属填充物322的材料和围绕隔离结构252的材料(例如，硅)两者兼容。如果需要，也可以在沟槽中包括高介电常数层。
在图6中，用于隔离结构252的沟槽是浅沟槽。作为示例，该沟槽的深度与STI 320的沟槽相同。隔离结构252可以形成围绕包括SPAD 204的微单元的部分或完整环。SPAD 204可被隔离结构252横向包围。隔离结构252插置在SPAD 204与相邻SPAD之间。
图6还示出了可以如何形成穿过衬底254的硅通孔326。硅通孔(TSV)326可以形成在基于SPAD的半导体器件的边缘处(例如，以提供基于SPAD的半导体器件的接触件)。如图6所示，除围绕SPAD 204之外，隔离结构252可以围绕硅通孔326而形成。在硅通孔326周围包括隔离结构252可以改善硅通孔的电隔离并且为硅通孔提供湿气屏障。该隔离结构252可以形成围绕硅通孔326的部分或完整环。TSV 326可被隔离结构252横向包围。
散射结构270也可形成于衬底254中。散射结构270可被配置为(例如，使用填充衬底254中的沟槽的低折射率材料)散射入射光，从而增加光穿过半导体衬底的路径长度并增加入射光被半导体吸收的概率。(使用折射和/或衍射)散射入射光以增加路径长度可尤其有助于较高波长的入射光(例如，近红外光)。
填充光散射结构270的沟槽(例如，缓冲层264和钝化层262)的材料可具有比衬底254低的折射率(例如，低0.1以上、低0.2以上、低0.3以上、低0.5以上、低1.0以上、低1.5以上、低2.0以上等的折射率)。沟槽中的低折射率材料引起入射光的折射散射。
散射结构270散射入射光，从而增加了光穿过半导体衬底的路径长度，并增加了入射光被半导体吸收的概率。隔离结构252帮助防止散射光到达相邻的SPAD并引起串扰。除了防止这些主要发射(例如，来自入射光的光子)的串扰之外，隔离结构252还可防止由次级发射(例如，当SPAD中发生雪崩时产生的光子)引起的串扰。
可使用背侧沟槽(例如，从表面256朝向表面258延伸的沟槽)来形成散射结构。可由高介电常数涂层262和缓冲层264来填充背侧沟槽。高介电常数涂层262(有时称为高k涂层262或钝化层262)可减小暗电流。作为一个示例，钝化涂层可以是氧化物涂层(例如，氧化铝、氧化铪、氧化钽等)。介电层264(有时称为缓冲层)可形成在钝化层262上方。缓冲层264可由二氧化硅或另外的期望的材料形成。
光散射结构各自具有高度272(有时称为深度)和宽度274。光散射结构还具有节距276(例如，每个光散射结构之间的中心到中心的间隔)。通常，每个散射结构的高度272可小于5微米、小于3微米、小于2微米、小于1微米、小于0.5微米、小于0.1微米、大于0.01微米、大于0.5微米、大于1微米、在1和2微米之间、在0.5和3微米之间、在0.3微米和10微米之间等。每个散射结构的宽度274可小于5微米、小于3微米、小于2微米、小于1微米、小于0.5微米、小于0.1微米、大于0.01微米、大于0.5微米、大于1微米、在1和2微米之间、在0.5和3微米之间、在0.3微米和10微米之间等。节距276可小于5微米、小于3微米、小于2微米、小于1微米、小于0.5微米、小于0.1微米、大于0.01微米、大于0.5微米，大于1微米、在1和2微米之间、在0.5和3微米之间、在0.3微米和10微米之间等。宽度274与节距276的比率可以被称为衬底的占空比或蚀刻百分比。占空比(蚀刻百分比)指示在每对散射结构之间存在多少未蚀刻的衬底以及衬底的上表面有多少被蚀刻以形成光散射结构。该比率可为100％(例如，每个散射结构紧邻周围的散射结构)、小于100％、小于90％、小于70％、小于60％、大于50％、大于70％、介于(包括)50％和100％之间等。半导体衬底的厚度可为大于4微米、大于6微米、大于8微米、大于10微米、大于12微米、小于12微米、介于4和10微米之间、介于5和20微米之间、小于10微米、小于6微米、小于4微米、小于2微米、大于1微米等。
在图6的示例中，散射结构270具有倾斜侧壁(例如，与背表面256非正交且不平行的侧壁)。散射结构可以是金字塔形的，或者可以具有沿着纵向轴线延伸的三角形截面(例如，三角棱镜)。非正交角度可以大于10度、大于30度、大于60度、小于80度、在20度和70度之间等。图6的倾斜侧壁的示例仅是示例性的。如果需要，散射结构可以具有竖直侧壁(正交于表面256)。
可以选择散射结构270的布置和尺寸以针对特定的基于SPAD的半导体器件优化入射光的转换。
可在SPAD 204之上任选地形成一个或多个微透镜。在一个示例中，SPAD 204可以被具有环形形状(例如，具有中心开口的环形状)的第一微透镜和填充第一微透镜的开口的第二微透镜覆盖。该微透镜可将光聚焦朝向光散射结构270和SPAD 204。该示例仅仅是示例性的，并且如果需要，可使用其他微透镜布置(例如，单个环形微透镜、具有带有球形曲率的上表面的单个微透镜、两个圆柱形微透镜等)。
光散射结构可以具有均匀的密度(每单位面积的光散射结构的数量)。另选地，光散射结构可以具有不均匀的密度。以这种方式布置具有密度不均匀的光散射结构可以帮助以最佳方式将光引导至SPAD 204。通常，蚀刻衬底254(例如，以形成光散射结构)可导致基于SPAD的半导体器件中的暗电流增加。因此，在可能的情况下可以省略光散射结构以最小化暗电流，同时仍然优化吸收。省略光散射结构可以包括将光散射结构的密度减小到非零幅值或在微小区的特定区域中完全省略光散射结构(例如，减小到零密度)。
通常，每个微小区(和对应的SPAD)可以被任何期望的一个或多个微透镜覆盖。然而，在微透镜设计和用于微小区的光散射结构的布置之间可能存在相关性。微透镜可在衬底的第一区域上比在衬底的第二区域上聚焦更多的光。因此，光散射结构在衬底的第一区域中可以具有比衬底的第二区域更大的密度(例如，对于散射结构，更高百分比的衬底被蚀刻)(以更有效地散射光)。衬底的第二区域(具有较低密度的散射结构)可以不具有散射结构(例如，散射结构被完全省略)，或者可以具有较低的非零密度的散射结构。不同密度之间的过渡可以是逐渐的或立即的。
在图6中，隔离结构252包括位于浅前侧沟槽中的金属填充物。这个示例仅仅为例示性的。存在用于隔离结构252的许多其它可能的布置。图7-图11示出了可用于隔离结构的附加布置。应注意，为简单起见，对公共部件的描述(已经结合图6描述)在图7-图11的描述中省略。然而，对公共部件的描述仍然适用于后续附图。
在图7中，隔离结构252具有与图6相似的布置。然而，代替在前侧浅沟槽中形成金属填充物322，图7中的金属填充物322形成于前侧深沟槽中。如图7所示，金属填充物322和缓冲层324形成在前侧深沟槽中以形成隔离结构252。
另外，隔离结构252可包括p型掺杂衬里328。该p型掺杂衬里可以由半导体衬底的与隔离结构252的沟槽相邻的掺杂部分形成。该p型掺杂衬里可抑制暗电流。另外，如图7所示，p型掺杂衬里328(有时称为p+衬里328或掺杂衬里328)与p+层318相邻并与其直接接触而形成。以此方式，p+衬里328和p+层318共同形成SPAD 204的阳极部分。因此，半导体衬底的阳极接触件包括p+衬里328和p+区318两者。在一些情况下(即，使用不同的命名法)，p+衬里328和p+区域318可统称为用作隔离结构的阳极接触件和衬里两者的单个p+区。以这种方式将阳极接触件更深地延伸到半导体衬底中提高了SPAD 204的性能(通过更好地成形SPAD的有源区域)。
除了由于p+衬里328的存在引起的改进性能之外，隔离结构252还可以提供相对于图6的布置改进的隔离。在图7中，半导体衬底254具有总厚度332，并且用于隔离结构252的沟槽以深度330延伸到衬底中。深度330可以是总厚度332的至少40％、总厚度332的至少50％、总厚度332的至少60％、总厚度332的至少70％、总厚度332的至少80％、总厚度332的20％和90％之间。然而，深度330可以小于总厚度332的100％。隔离结构的较大深度意味着吸光填充物322进一步穿透到衬底中，从而改进隔离。
用于形成缓冲层324的材料可以具有比用于形成半导体衬底254的材料低的折射率。这导致高角度的光从缓冲层反射(而不是穿过缓冲层并被吸光填充物322吸收)。以这种方式反射高角度光可以减少入射光的不希望的吸收。缓冲层324的折射率可以低于半导体衬底254的折射率超过0.1、超过0.2、超过0.3、超过0.5、超过1.0、超过1.5、超过2.0等。
在图6和图7中，吸光填充物322延伸穿过金属化层306中的一些(除半导体衬底254之外)。在图6和图7中，吸光材料从金属层310延伸穿过介电层312以到达半导体衬底254。然而，在图6中，吸光填充物在隔离结构的被介电层312包围的部分和隔离结构的被STI 320包围的部分两者中是均匀的。类似地，在图7中，吸光填充物在隔离结构的被介电层312包围的部分和隔离结构的被p+区318和半导体衬底254包围的部分两者中是均匀的。然而，这些示例仅仅是例示性的。
在图6和图7的示例中，形成隔离结构252的沟槽可以以与导电通孔310分开的蚀刻步骤来形成。考虑图6的示例。对于这种基于SPAD的半导体器件，在单个蚀刻步骤中，用于隔离结构252的沟槽可以穿过介电层312(例如，312-1、312-2和312-3)和STI 320的一部分而形成。随后，缓冲层324可以沉积到沟槽中。接下来，可以在第二蚀刻步骤中蚀刻用于导电通孔316的沟槽。最后，用于隔离结构252和导电通孔316两者的金属填充物沉积到沟槽中。因此，用于形成金属填充物322和导电通孔316的材料可以是相同的。
为了形成图7的基于SPAD的半导体器件，可以穿过介电层312(例如，312-1、312-2和312-3)形成用于隔离结构252的沟槽。接下来，可以执行(例如，硼或另一种p型掺杂剂的)p型植入以形成p+衬里328。在退火步骤之后，缓冲层324可以形成于用于隔离结构252的深沟槽中。接下来，可以在第二蚀刻步骤中蚀刻用于导电通孔316的沟槽。最后，用于隔离结构252和导电通孔316两者的金属填充物沉积到沟槽中。因此，用于形成金属填充物322和导电通孔316的材料可以是相同的。
在图8中，隔离结构252的金属填充物322以两个步骤来沉积。因此，隔离结构包括金属填充物322-1的第一部分和金属填充物322-2的第二部分。隔离结构的布置以其他方式与图7中相同。然而，金属填充物部分322-1的宽度可以不同于金属填充物部分322-2的宽度(如图8的示例中所示)。金属填充物部分322-2的宽度可以与导电通孔316的宽度相同，以便于制造。
为了形成图8的基于SPAD的半导体器件，可以形成深沟槽并填充缓冲层324。还可以在该阶段处在沟槽中形成牺牲层(例如，牺牲性多晶硅，其将被稍后去除并用金属填充物替代)。此外，可以执行(例如，硼或另一种p型掺杂剂的)p型植入以形成p+衬里328。在形成介电层312中的一些以及互连和布线层306的金属层310之后，可以执行蚀刻以在用于导电通孔316的介电层中形成沟槽，以在用于隔离结构252的介电层中形成沟槽，以及从半导体衬底254中的深沟槽移除牺牲性多晶硅。然后，沟槽可以填充有金属填充物(例如，钨)。
图6-图8中的具有仅部分地延伸到半导体衬底254中的前侧隔离结构的示例仅仅是说明性的。在另一种可能的布置中，隔离结构可以完全延伸穿过半导体衬底。该隔离结构可以部分地填充有金属、吸光填充物(例如，钨)并且可部分地填充有不同的材料。
如图9所示，隔离结构252具有穿过半导体衬底的深度330，该深度等于半导体衬底的总厚度332。该隔离结构可以具有吸收光以防止相邻SPAD之间串扰的金属填充物322(例如，钨)。金属填充物322可以被缓冲层324(例如，二氧化硅)包围。p型掺杂衬里328还可以被包括在隔离结构252中。
该隔离结构可具有第一部分252-1和第二部分252-2。金属填充物322仅包含在第二部分252-2中。在第一部分252-1中，用于形成缓冲层324的相同材料用于填充沟槽。因此，金属填充物332在衬底254中具有小于衬底254的总厚度的深度334。深度334可以是总厚度332的至少40％、总厚度332的至少50％、总厚度332的至少60％、总厚度332的至少70％、总厚度332的至少80％、总厚度332的20％和90％之间。然而，深度334可以小于总厚度332的100％。深度336可构成总半导体厚度的剩余部分。
为了制造图9所示类型的器件，可以在半导体衬底254中形成前侧深沟槽(例如，从表面258朝向后表面)。然后可以执行p型掺杂植入以形成p型衬里328。接下来，用于缓冲层324的材料可沉积在沟槽中。随后，金属填充物322可沉积在沟槽中。然后可以蚀刻导电通孔316的沟槽并填充金属填充物。最后，半导体衬底可以从背侧减薄(例如，蚀刻、研磨、切割等)以露出深沟槽隔离结构。在减薄之前，用于隔离结构252的前侧深沟槽可以仅部分地延伸穿过半导体衬底的总厚度。在减薄之后，用于隔离结构252的前侧深沟槽“露出”并延伸穿过半导体衬底254的总厚度。
具有完全的沟槽(完全延伸穿过衬底254)可消除相邻SPAD之间的电串扰。仅用金属填充物322部分地填充前侧沟槽可以确保在制造期间金属填充物322在衬底减薄工艺期间未暴露/被接触。另外，在半导体衬底254的整个厚度上包括缓冲层324可以改善SPAD效率(由于在该缓冲层界面处的全内反射将入射光保持在给定SPAD区域内)。
在图9的示例中，用于隔离结构252的沟槽在部分252-1中逐渐变细。换句话说，沟槽在位于部分252-1与部分252-2之间的界面处具有最大厚度。沟槽在后表面256处具有最小厚度。沟槽宽度在部分252-1上的最大厚度与最小厚度之间逐渐减小。在部分252-1中提供具有渐缩结构的沟槽可防止钨进入沟槽中太深。
在图10中，隔离结构252同样具有部分252-1和252-2(类似于图9)。然而，图10中的不同部分252-1和252-2可以在单独的步骤中形成，这意味着不同部分具有不同的性质。例如，如图10所示，部分252-1中的总沟槽宽度可以小于部分252-2中的总沟槽宽度。作为另一示例，衬里328的掺杂剂的浓度在部分252-1中可与部分252-2不同。这可用于例如在部分252-1(更靠近后表面256)中具有比在部分252-2中低的掺杂浓度。在部分252-1中具有较低的掺杂浓度对于传感器性能可能是有利的。
为了制造图10所示类型的器件，可以在半导体衬底254中执行前侧深沟槽的局部蚀刻(例如，从表面258朝向后表面)。此沟槽可接纳第一p型掺杂植入物以形成部分252-1的p型衬里328。然后，该沟槽可填充有用于缓冲层324的材料(例如，二氧化硅)，之后是沿沟槽的侧壁进行定向蚀刻以形成氧化物间隔物。接下来，可以执行第二前侧深沟槽蚀刻步骤以形成用于隔离结构的部分252-2的沟槽。作为一个示例，第二沟槽可具有比第一沟槽大的宽度。此沟槽可接纳第二p型掺杂植入物以形成部分252-2的p型衬里328。接下来，用于缓冲层324的材料可沉积在部分252-2的沟槽中。随后，金属填充物322可沉积在沟槽中。然后可以蚀刻导电通孔316的沟槽并填充金属填充物。最后，半导体衬底可以从背侧减薄(例如，蚀刻、研磨、切割等)。在减薄之前，用于隔离结构252的前侧深沟槽可以仅部分地延伸穿过半导体衬底的总厚度。在减薄之后，用于隔离结构252的前侧深沟槽延伸穿过半导体衬底254的总厚度。用于形成图10的隔离结构的两步工艺可以允许对隔离结构252的设计更多的优化。
在图9和图10中，用于填充隔离结构部分252-1的材料与用于隔离结构部分252-2中的缓冲层324的材料相同。这个示例仅仅为例示性的。在图11所示的另一种可能的布置中，隔离结构可以在部分252-1中具有不同的填充物材料。第一部分252-1具有第一填充物338，而第二部分252-2具有第二填充物322。
第二填充物322可以是吸光填充物，如钨，类似于先前讨论的。填充物材料338可以是多晶硅、硼磷硅玻璃(BPSG)或另一种期望材料。缓冲层324仍可形成于隔离结构的部分252-1和252-2两者中。
为了制造图11所示类型的器件，可以在半导体衬底254中形成前侧深沟槽(例如，从前表面258朝向后表面)。然后可以执行p型掺杂植入以形成p型衬里328。接下来，用于缓冲层324的材料可沉积在沟槽中。如果需要，也可以在沟槽中形成另外的衬里(例如，氮化硅)。随后，第一填充物338可沉积在沟槽中。第一填充物层338的示例包含多晶硅或掺杂的二氧化硅层，诸如BPSG。在沉积之后，可以蚀刻第一填充物，使得仅针对沟槽的期望部分(例如，部分252-1)包含第一填充物。在部分地去除第一填充物之后，可以在沟槽中(例如，在部分252-2中)形成第二填充物322。然后可以蚀刻导电通孔316的沟槽并填充金属填充物。最后，半导体衬底可以从背侧减薄(例如，蚀刻、研磨、切割等)。在减薄之前，用于隔离结构252的前侧深沟槽可以仅部分地延伸穿过半导体衬底的总厚度。在减薄之后，用于隔离结构252的前侧深沟槽延伸穿过半导体衬底254的总厚度。
应当注意，在图6-图11的布置中的任一个布置中，金属填充物322可以根据需要保持接地电压或另一偏置电压。电连接到金属填充物的金属层310可提供用于金属填充物322的偏置电压。
根据一个实施方案，半导体器件可包括衬底、形成在该衬底中的单光子雪崩二极管以及该衬底中插置在单光子雪崩二极管和相邻单光子雪崩二极管之间的前侧深沟槽隔离结构。该前侧深沟槽隔离结构可包括沟槽中的金属填充物，并且该沟槽可具有p型掺杂半导体衬里。
根据另一实施方案，该前侧深沟槽隔离结构可从衬底的前表面完全穿过衬底延伸到衬底的后表面。
根据另一实施方案，该金属填充物在衬底中可具有小于衬底的总厚度的深度。
根据另一实施方案，该前侧深沟槽隔离结构可以具有第一宽度的第一部分和不同于第一宽度的第二宽度的第二部分。
根据另一实施方案，该p型掺杂半导体衬里可在第一部分中具有第一掺杂浓度并且在第二部分中具有不同于第一掺杂浓度的第二掺杂浓度。
根据另一实施方案，该第一部分可与衬底的后表面相邻，该第二部分可与衬底的前表面相邻，第一宽度可小于第二宽度，并且第一掺杂浓度可小于第二掺杂浓度。
根据另一实施方案，该金属填充物可形成在第二部分中而不是第一部分中。
根据另一实施方案，前侧深沟槽隔离结构可包括插置在金属填充物和衬底之间的缓冲层。
根据另一实施方案，该沟槽可具有与衬底的前表面相邻的渐缩部分，不在该渐缩部分中形成金属填充物，并且用于形成缓冲层的材料可形成在渐缩部分中。
根据另一实施方案，该金属填充物可部分地填充沟槽，并且另外的填充物可部分地填充沟槽。
根据另一实施方案，金属填充物和附加填充物可具有界面，该金属填充物可形成在衬底的前表面与该界面之间，并且另外的填充物可以形成在衬底的后表面与该界面之间。
根据另一实施方案，附加填充物可包括钨。
根据另一实施方案，附加填充物可包括硼磷硅玻璃。
根据另一实施方案，前侧深沟槽隔离结构可从衬底的前表面朝着衬底的后表面延伸穿过衬底，并且前侧深沟槽隔离结构可不完全延伸穿过衬底。
根据另一实施方案，前侧深沟槽隔离结构可包括插置在金属填充物和p型掺杂半导体衬里之间的缓冲层。
根据另一实施方案，该缓冲层可包含二氧化硅。
根据另一实施方案，半导体器件还可包括在衬底中偏置到阳极电压的p型掺杂区，该p型掺杂半导体衬里可电连接到该p型掺杂区，并且该p型掺杂半导体衬里和该p型掺杂区可以共同用作单光子雪崩二极管的阳极接触件。
根据一个实施方案，半导体器件可包括衬底、形成在该衬底中的单光子雪崩二极管，以及该衬底中插置在单光子雪崩二极管和相邻单光子雪崩二极管之间的深沟槽隔离结构，以及该衬底中与p型掺杂半导体衬里相邻的p型掺杂区。该深沟槽隔离结构可包括p型掺杂半导体衬里和p型掺杂区，并且p型掺杂半导体衬里可形成该单光子雪崩二极管的阳极接触件。
根据另一实施方案，半导体器件还可包括：衬底中的n型掺杂区，该n型掺杂区形成用于单光子雪崩二极管的阴极接触件；和插置在p型掺杂区与n型掺杂区之间的浅沟槽隔离部。
根据一个实施方案，半导体器件可包括：具有前表面和后表面的半导体衬底、形成在该半导体衬底中的单光子雪崩二极管，以及该半导体衬底中插置在单光子雪崩二极管和相邻单光子雪崩二极管之间的深沟槽隔离结构。该深沟槽隔离结构可从前表面到后表面完全延伸穿过半导体衬底，该深沟槽隔离结构可具有p型掺杂半导体衬里，该深沟槽隔离结构可具有与前表面相邻的具有第一填充物的第一部分，该深沟槽隔离结构可具有与后面相邻的具有第二填充物的第二部分，并且第二填充物可具有与第一填充物不同的材料。
前述内容仅仅是对本发明原理的例示性说明，并且本领域技术人员可以进行多种修改。上述实施方案可单个实施或以任意组合方式实施。

Claims (10)

1.一种半导体器件，包括：
衬底；
单光子雪崩二极管，所述单光子雪崩二极管形成在所述衬底中；以及
位于所述衬底中的前侧深沟槽隔离结构，所述前侧深沟槽隔离结构插置在所述单光子雪崩二极管与相邻单光子雪崩二极管之间，其中所述前侧深沟槽隔离结构包括沟槽中的金属填充物，并且其中所述沟槽具有p型掺杂半导体衬里。
2.根据权利要求1所述的半导体器件，其中所述前侧深沟槽隔离结构从所述衬底的前表面到所述衬底的后表面完全延伸穿过所述衬底，其中所述金属填充物在所述衬底中具有小于所述衬底的总厚度的深度，其中所述前侧深沟槽隔离结构具有第一宽度的第一部分和不同于所述第一宽度的第二宽度的第二部分，其中所述p型掺杂半导体衬里在所述第一部分中具有第一掺杂浓度并且在所述第二部分中具有不同于所述第一掺杂浓度的第二掺杂浓度，其中所述第一部分与所述衬底的所述后表面相邻，其中所述第二部分与所述衬底的所述前表面相邻，其中所述第一宽度小于所述第二宽度，其中所述第一掺杂浓度小于所述第二掺杂浓度，并且其中所述金属填充物形成在所述第二部分中而不是所述第一部分中。
3.根据权利要求1所述的半导体器件，其中所述前侧深沟槽隔离结构从所述衬底的前表面到所述衬底的后表面完全延伸穿过所述衬底，其中所述金属填充物在所述衬底中的深度小于所述衬底的总厚度，其中所述前侧深沟槽隔离结构包括插置在所述金属填充物与所述衬底之间的缓冲层，其中所述沟槽具有与所述衬底的所述前表面相邻的渐缩部分，其中没有金属填充物形成在所述渐缩部分中，并且其中用于形成所述缓冲层的材料形成在所述渐缩部分中。
4.根据权利要求1所述的半导体器件，其中所述前侧深沟槽隔离结构从所述衬底的前表面到所述衬底的后表面完全延伸穿过所述衬底，其中所述金属填充物部分地填充所述沟槽,并且其中附加的填充物部分地填充所述沟槽。
5.根据权利要求4所述的半导体器件，其中所述金属填充物和所述附加的填充物具有界面，其中所述金属填充物形成于所述衬底的所述前表面与所述界面之间，并且其中所述附加的填充物形成于所述衬底的所述后表面与所述界面之间。
6.根据权利要求4所述的半导体器件，其中所述附加的填充物包括选自由以下组成的组中的材料：多晶硅和硼磷硅玻璃。
7.根据权利要求1所述的半导体器件，其中所述前侧深沟槽隔离结构从所述衬底的前表面朝着所述衬底的后表面延伸穿过所述衬底，其中所述前侧深沟槽隔离结构不完全延伸穿过所述衬底，其中所述前侧深沟槽隔离结构包括插置在所述金属填充物与所述p型掺杂半导体衬里之间的缓冲层，并且其中所述缓冲层包含二氧化硅。
8.根据权利要求1所述的半导体器件，还包括：
位于所述衬底中的被偏置到阳极电压的p型掺杂区，其中所述p型掺杂半导体衬里电连接到所述p型掺杂区，并且其中所述p型掺杂半导体衬里和所述p型掺杂区共同用作所述单光子雪崩二极管的阳极接触件。
9.一种半导体器件，包括：
衬底；
单光子雪崩二极管，所述单光子雪崩二极管形成在所述衬底中；以及
位于所述衬底中的深沟槽隔离结构，所述深沟槽隔离结构插置在所述单光子雪崩二极管与相邻单光子雪崩二极管之间，其中所述深沟槽隔离结构包括p型掺杂半导体衬里；以及
位于所述衬底中的与所述p型掺杂半导体衬里相邻的p型掺杂区，其中所述p型掺杂区和所述p型掺杂半导体衬里形成所述单光子雪崩二极管的阳极接触件。
10.一种半导体器件，包括：
半导体衬底，所述半导体衬底具有前表面和后表面；
单光子雪崩二极管，所述单光子雪崩二极管形成在所述半导体衬底中；以及
位于所述半导体衬底中的深沟槽隔离结构，所述深沟槽隔离结构插置在所述单光子雪崩二极管与相邻单光子雪崩二极管之间，其中所述深沟槽隔离结构从所述前表面到所述后表面完全延伸穿过所述半导体衬底，其中所述深沟槽隔离结构具有p型掺杂半导体衬里，其中所述深沟槽隔离结构具有与所述前表面相邻的具有第一填充物的第一部分，其中所述深沟槽隔离结构具有与所述后表面相邻的具有第二填充物的第二部分，并且其中所述第二填充物是与所述第一填充物不同的材料。
CN202210516302.9A 2021-05-13 2022-05-12 具有单光子雪崩二极管和隔离结构的半导体器件 Pending CN115347009A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/302,836 US12034025B2 (en) 2021-05-13 2021-05-13 Semiconductor devices with single-photon avalanche diodes and isolation structures
US17/302,836 2021-05-13

Publications (1)

Publication Number Publication Date
CN115347009A true CN115347009A (zh) 2022-11-15

Family

ID=83806084

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210516302.9A Pending CN115347009A (zh) 2021-05-13 2022-05-12 具有单光子雪崩二极管和隔离结构的半导体器件

Country Status (3)

Country Link
US (2) US12034025B2 (zh)
CN (1) CN115347009A (zh)
DE (1) DE102022110299A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1399075B1 (it) 2010-03-23 2013-04-05 St Microelectronics Srl Metodo di rilevazione di posizioni di fotoni che impingono su un fotodiodo a valanga geiger-mode, relativi fotodiodi a valanga geiger-mode e processo di fabbricazione
KR20240010101A (ko) 2017-03-22 2024-01-23 소니 세미컨덕터 솔루션즈 가부시키가이샤 촬상 장치 및 신호 처리 장치
US11855105B2 (en) 2019-03-29 2023-12-26 Sony Semiconductor Solutions Corporation Solid-state imaging device and electronic device
WO2022019116A1 (ja) * 2020-07-21 2022-01-27 ソニーセミコンダクタソリューションズ株式会社 受光素子および電子機器

Also Published As

Publication number Publication date
US20220367534A1 (en) 2022-11-17
US20240321924A1 (en) 2024-09-26
DE102022110299A1 (de) 2022-11-17
US12034025B2 (en) 2024-07-09

Similar Documents

Publication Publication Date Title
US11837670B2 (en) Semiconductor devices with single-photon avalanche diodes, light scattering structures, and multiple deep trench isolation structures
WO2020202880A1 (ja) アバランシェフォトダイオードセンサおよびセンサ装置
CN213716903U (zh) 半导体器件及硅光电倍增管
US20240105753A1 (en) Semiconductor devices with single-photon avalanche diodes and light spreading lenses
US12113138B2 (en) Semiconductor devices with single-photon avalanche diodes and light scattering structures
US20240105748A1 (en) Semiconductor packages with an array of single-photon avalanche diodes split between multiple semiconductor dice
US11984519B2 (en) Semiconductor devices with single-photon avalanche diodes and hybrid isolation structures
CN116266613A (zh) 由多个微透镜覆盖的单光子雪崩二极管
US12034025B2 (en) Semiconductor devices with single-photon avalanche diodes and isolation structures
US11870000B2 (en) Semiconductor packages with single-photon avalanche diodes and prisms
CN212693089U (zh) 半导体器件及硅光电倍增器
US12027633B2 (en) Scattering structures for single-photon avalanche diodes
US20240055537A1 (en) Semiconductor Devices with Single-Photon Avalanche Diodes, Light Scattering Structures, and Multiple Isolation Structures
CN113206112A (zh) 半导体器件及其形成方法
US20240145504A1 (en) Improved seals for semiconductor devices with single-photon avalanche diode pixels
US20230268358A1 (en) Image sensor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination