CN115345106B - 电子器件的Verilog-A模型构建方法、系统及设备 - Google Patents
电子器件的Verilog-A模型构建方法、系统及设备 Download PDFInfo
- Publication number
- CN115345106B CN115345106B CN202210826328.3A CN202210826328A CN115345106B CN 115345106 B CN115345106 B CN 115345106B CN 202210826328 A CN202210826328 A CN 202210826328A CN 115345106 B CN115345106 B CN 115345106B
- Authority
- CN
- China
- Prior art keywords
- verilog
- electronic device
- template
- predicted
- model
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000010276 construction Methods 0.000 title description 9
- 238000000034 method Methods 0.000 claims abstract description 60
- 238000004422 calculation algorithm Methods 0.000 claims abstract description 52
- 238000012216 screening Methods 0.000 claims abstract description 32
- 238000010801 machine learning Methods 0.000 claims description 56
- 230000006399 behavior Effects 0.000 claims description 29
- 238000007637 random forest analysis Methods 0.000 claims description 26
- 238000005070 sampling Methods 0.000 claims description 25
- 238000012549 training Methods 0.000 claims description 22
- 238000004590 computer program Methods 0.000 claims description 3
- 238000012546 transfer Methods 0.000 claims description 3
- 230000008901 benefit Effects 0.000 abstract description 7
- 238000004088 simulation Methods 0.000 description 27
- 230000008569 process Effects 0.000 description 17
- 238000010586 diagram Methods 0.000 description 8
- 230000003542 behavioural effect Effects 0.000 description 7
- 238000004364 calculation method Methods 0.000 description 7
- 230000014509 gene expression Effects 0.000 description 7
- 230000035772 mutation Effects 0.000 description 7
- 238000005457 optimization Methods 0.000 description 7
- 238000013473 artificial intelligence Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 230000002068 genetic effect Effects 0.000 description 5
- 230000013011 mating Effects 0.000 description 5
- 210000000349 chromosome Anatomy 0.000 description 4
- 238000011156 evaluation Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 238000003066 decision tree Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000012795 verification Methods 0.000 description 3
- 238000013136 deep learning model Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 238000000342 Monte Carlo simulation Methods 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910002056 binary alloy Inorganic materials 0.000 description 1
- 210000004027 cell Anatomy 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005094 computer simulation Methods 0.000 description 1
- 238000013480 data collection Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 108090000623 proteins and genes Proteins 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000010845 search algorithm Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000012706 support-vector machine Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/38—Circuit design at the mixed level of analogue and digital signals
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Abstract
本发明公开了一种电子器件的Verilog‑A模型构建方法、系统及设备。电子器件的Verilog‑A模型构建方法，包括：基于电子器件的行为属性，从Verilog‑A模板库里筛选出对应的Verilog‑A模板；基于筛选出的Verilog‑A模板以及电子器件的实际输入输出值，确定Verilog‑A模板的待预测参数；基于所述待预测参数的初始值，电子器件的实际输入值，确定电子器件的预测输出值，并采用进化算法，基于预测输出值和实际输出值，迭代确定待预测参数的目标值；基于待预测参数的目标值以及Verilog‑A模板，构建Verilog‑A目标模型，以基于Verilog‑A目标模型对电子器件的行为进行仿真。采用本发明构建电子器件的Verilog‑A模型，具有速度快、精度高的优点。
Description
技术领域
本发明涉及电子器件仿真技术领域，尤其涉及一种电子器件的Verilog-A模型构建方法、系统及设备。
背景技术
Verilog-A是一种标准化的、支持模拟和混合信号设计的硬件描述语言，为工业界广泛采用。Verilog-A模型与仿真器的固有模型类似，但对于Verilog-A模型，用户可以自行编写模型方程式，因此自由度比较高，可以用于描述新的半导体器件或者多物理器件，也可以用于描述模拟功能模块，替代由晶体管组成的电路图，以减少仿真耗时。
随着模拟和混合信号芯片复杂度的不断升高，而产品周期却持续缩减，越来越多设计部门要求和强调系统级别的全局仿真，以保证流片的成功率和芯片的性能。然而晶体管组成的电路图的全局仿真耗时过长，通常采用Verilog-A模型替代部分甚至全部模块，以提高仿真速度。因此，在各个模拟功能模块完成设计后，需要在仿真验证的基础上编写Verilog-A行为模型，以支持系统级别的仿真验证。可靠高效的Verilog-A模型对系统仿真至关重要。
现有的Verilog-A模型编写，采用人工的方式，一方面是受限于编写人员的经验，编写的时间比较长。另一方面涉及到模型精度的问题，对Verilog-A参数的调整，需要不断的迭代调整参数，要得到理想，比较优的结果，需要比较长的时间，一个普通设计师需要大概4-8小时的时间，时间耗费长且精度无法保证。
发明内容
本发明实施例提供一种电子器件的Verilog-A模型构建方法、系统及设备，用以解决现有技术中Verilog-A模型构建效率低的问题。
根据本发明实施例的电子器件的Verilog-A模型构建方法，包括：
基于电子器件的行为属性，从Verilog-A模板库里筛选出对应的Verilog-A模板；
基于筛选出的Verilog-A模板以及所述电子器件的实际输入输出值，确定所述Verilog-A模板的待预测参数；
基于所述待预测参数的初始值，所述电子器件的实际输入值，确定所述电子器件的预测输出值，并采用进化算法，基于所述预测输出值和实际输出值，迭代确定所述待预测参数的目标值；
基于所述待预测参数的目标值以及所述Verilog-A模板，构建Verilog-A目标模型，以基于所述Verilog-A目标模型对所述电子器件的行为进行仿真。
根据本发明的一些实施例，所述基于所述待预测参数的初始值，所述电子器件的实际输入值，确定所述电子器件的预测输出值，包括：
构建机器学习预测模型；
获取多个机器学习预测模型样本，所述机器学习预测模型样本包括Verilog-A模板的待预测参数样本值、输入样本值和对应的输出样本值；
基于所述多个机器学习预测模型样本，训练所述机器学习预测模型；
将所述电子器件的实际输入值和所述待预测参数的初始值输入训练后的机器学习预测模型，以输出所述电子器件的预测输出值。
根据本发明的一些实施例，所述构建机器学习预测模型，包括：
基于随机森林算法，构建机器学习预测模型。
根据本发明的一些实施例，所述获取多个机器学习预测模型样本，包括：
设置多个预测参数样本值，并将多个所述预测参数样本值依次代入所述Verilog-A模板，以构建多个Verilog-A样本模型；
设置Verilog-A模板的输入样本值，并将所述输入样本值依次输入多个所述Verilog-A样本模型，以依次输出对应的输出样本值。
根据本发明的一些实施例，所述设置多个预测参数样本值，包括：
确定预测参数样本区间，并结合拉丁超立方抽样方法，获取多个预测参数样本值。
根据本发明的一些实施例，所述行为属性包括：器件类型、和/或输入输出关系波形类型、和/或输入输出类型、和/或输出值区间范围。
根据本发明的一些实施例，所述基于电子器件的行为属性，从Verilog-A模板库里筛选出对应的Verilog-A模板，包括：
基于电子器件的器件类型，从Verilog-A模板库里筛选出第一级Verilog-A模板集；
基于所述电子器件的输入输出关系波形类型，从所述第一级Verilog-A模板集中筛选出第二级Verilog-A模板集；
基于所述电子器件的输入输出类型和输出值区间范围，从所述第二级Verilog-A模板集中筛选出Verilog-A模板；
当所述电子器件的输入输出关系波形类型为类正弦波时，基于所述电子器件的输入输出关系波形调整所述Verilog-A模板。
根据本发明实施例的电子器件的Verilog-A模型构建系统，包括：
筛选单元，用于基于电子器件的行为属性，从Verilog-A模板库里筛选出对应的Verilog-A模板；
参数确定单元，用于基于筛选出的Verilog-A模板以及所述电子器件的实际输入输出值，确定所述Verilog-A模板的待预测参数；
计算单元，用于基于所述待预测参数的初始值，所述电子器件的实际输入值，确定所述电子器件的预测输出值，并采用进化算法，基于所述预测输出值和实际输出值，迭代确定所述待预测参数的目标值；
构建单元，用于基于所述待预测参数的目标值以及所述Verilog-A模板，构建Verilog-A目标模型，以基于所述Verilog-A目标模型对所述电子器件的行为进行仿真。
根据本发明实施例的电子器件的Verilog-A模型构建设备，包括：存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序，所述计算机程序被所述处理器执行时实现如上所述的电子器件的Verilog-A模型构建方法的步骤。
根据本发明实施例的计算机可读存储介质，所述计算机可读存储介质上存储有信息传递的实现程序，所述程序被处理器执行时实现如上所述的电子器件的Verilog-A模型构建方法的步骤。
采用本发明实施例，通过构建模板，然后利用人工智能实现模板参数的预测，相对于人工编码的方式，具有速度快、精度高的优点，解决了现有技术中Verilog-A模型编写效率低、精度差的问题。而且支持多模板库，可实现多Verilog-A模型生成，可针对性得生成最优参数。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂，以下特举本发明的具体实施方式。
附图说明
通过阅读下文实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。在附图中：
图1是本发明实施例中电子器件的Verilog-A模型构建方法流程图；
图2是本发明实施例中参数采集流程图；
图3是本发明实施例中随机森林训练流程图；
图4是本发明实施例中预测流程图；
图5是本发明实施例中预测频率对比图。
具体实施方式
下面将参照附图更详细地描述本发明的示例性实施例。虽然附图中显示了本发明的示例性实施例，然而应当理解，可以以各种形式实现本发明而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本发明，并且能够将本发明的范围完整的传达给本领域的技术人员。另外，在一些实例中，并未详细示出公知的方法、结构和技术，以便不模糊对本说明书的理解。
本发明实施例提出一种电子器件的Verilog-A模型构建方法，Verilog-A模型用于对电子器件的行为进行仿真。
根据本发明实施例的电子器件的Verilog-A模型构建方法，包括：
基于电子器件的行为属性，从Verilog-A模板库里筛选出对应的Verilog-A模板；可以理解，本发明构建了一个Verilog-A模板库，Verilog-A模板库里有大量Verilog-A模板。Verilog-A模板库中的Verilog-A模板与电子器件的行为属性一一对应。可以根据电子器件的行为属性，唯一选择一个Verilog-A模板。用户可以根据待仿真的电子器件，从Verilog-A模板库中选择对应的Verilog-A模板。Verilog-A模板与Verilog-A模型的区别就是，Verilog-A模板中参数值没有设置。
基于筛选出的Verilog-A模板以及所述电子器件的实际输入输出值，确定所述Verilog-A模板的待预测参数；Verilog-A模板中有多个参数值，但其中部分参数值可以通过电子器件的实际输入输出值直接计算出来，另一部分则无法直接计算获得，无法直接计算获得的这部分参数值就作为待预测参数，需要进行预测获得。
基于所述待预测参数的初始值，所述电子器件的实际输入值，确定所述电子器件的预测输出值，并采用进化算法，基于所述预测输出值和实际输出值，迭代确定所述待预测参数的目标值；
可以理解，根据待预测参数的初始值以及电子器件的实际输入值，就可以获得一个预测输出值。进化算法就可以基于预测输出值对比实际输出值，调整待预测参数的取值，使得预测输出值靠近实际输出值。经过进化算法调整后的待预测参数的值可以结合电子器件的实际输入值，又获得一个新的预测输出值，该新的预测输出值相比于上一个预测输出值更靠近实际输出值。然后进化算法又根据该新的预测输出值与实际输出值，二次调整待预测参数的取值。重复该步骤，不断迭代，就可以获得一个待预测参数的目标值，该目标值对应的预测输出值基本与实际输出值相等。
基于所述待预测参数的目标值以及所述Verilog-A模板，构建Verilog-A目标模型，以基于所述Verilog-A目标模型对所述电子器件的行为进行仿真。
采用本发明实施例，通过构建模板，然后利用人工智能实现模板参数的预测，相对于人工编码的方式，具有速度快、精度高的优点，解决了现有技术中Verilog-A模型编写效率低、精度差的问题。而且支持多模板库，可实现多Verilog-A模型生成，可针对性得生成最优参数。
在上述实施例的基础上，进一步提出各变型实施例，在此需要说明的是，为了使描述简要，在各变型实施例中仅描述与上述实施例的不同之处。
根据本发明的一些实施例，所述基于所述待预测参数的初始值，所述电子器件的实际输入值，确定所述电子器件的预测输出值，包括：
将待预测参数的初始值代入到Verilog-A模板中，以构建一个Verilog-A初始模型，然后再将电子器件的实际输入值输入该Verilog-A初始模型，以输出预测输出值。
根据本发明的一些实施例，所述基于所述待预测参数的初始值，所述电子器件的实际输入值，确定所述电子器件的预测输出值，包括：
获取多个机器学习预测模型样本，所述机器学习预测模型样本包括Verilog-A模板的待预测参数样本值、输入样本值和对应的输出样本值；
构建机器学习预测模型；该机器学习预测模型的输入是进化算法中，迭代生成的参数，此参数输入机器学习，得到此参数对应的预测值，将预测值输入进化算法评估函数，以确定当前参数效果，确定下次参数调整方向，或终止。
基于所述多个机器学习预测模型样本，训练所述机器学习预测模型；
将所述电子器件的实际输入值和所述待预测参数的初始值输入训练后的机器学习预测模型，以输出所述电子器件的预测输出值。
基于所述待预测参数的初始值，所述电子器件的实际输入值，确定所述电子器件的预测输出值，并采用进化算法，基于所述预测输出值和实际输出值，迭代确定所述待预测参数的目标值，包括：
将所述电子器件的进化算法中迭代生成的值输入训练后的机器学习预测模型，以输出所述电子器件此时对应的预测值。
机器学习预测模型的训练过程是提前训练好的，每个Verilog-A模板对应有一个机器学习预测模型。在选择好Verilog-A模板后，可以直接利用其对应的机器学习预测模型结合进化算法，根据其实际输入值和实际输出值，确定出待预测参数的目标值。由此，将该待预测参数的目标值结合至Verilog-A模板，构建形成Verilog-A目标模型。
根据本发明的一些实施例，所述构建机器学习预测模型，包括：
基于随机森林算法，构建机器学习预测模型。
根据本发明的一些实施例，所述获取多个机器学习预测模型样本，包括：
设置多个预测参数样本值，并将多个所述预测参数样本值依次代入所述Verilog-A模板，以构建多个Verilog-A样本模型；需要说明的是，一个Verilog-A模板对应需要多个预测参数样本值，由此，N个预测参数样本值结合一个Verilog-A模板，可以构建形成N个Verilog-A样本模型。
具体的，编写多个Verilog-A模板，每个模板生成多组参数，每组生成的参数，通过Verilog-A电路仿真，得到对应的目标值(频率值)，分别将每组参数和仿真后的目标值(频率值)作为输入值、输出值，训练随机森林，以此构建多个Verilog-A随机森林模型。
设置Verilog-A模板的输入样本值，并将所述输入样本值依次输入多个所述Verilog-A样本模型，以依次输出对应的输出样本值。
根据本发明的一些实施例，所述设置多个预测参数样本值，包括：
确定预测参数样本区间，并结合拉丁超立方抽样方法，获取多个预测参数样本值。
采用拉丁超立方抽样方法，可以在数据量小的情况下，样本比在整个样本空间中完全随机，具体更好的样本空间覆盖性，所以在数据量比较小的时候，也能得到比较好的效果。
根据本发明的一些实施例，所述行为属性包括：器件类型、和/或输入输出关系波形类型、和/或输入输出类型、和/或输出值区间范围。
可以理解，行为属性包括器件类型、输入输出关系波形类型、输入输出类型、输出值区间范围中的至少一个。
器件类型表示电子器件的种类，如压控振荡器(VCO)、运放等均表示器件类型。
输入输出关系波形类型表示电子器件的输入输出关系图的波形类型，如波形类型可以为方波、三角波、或正弦波。例如，压控振荡器(VCO)的输入为电压，输出为功率，电压与功率的关系图呈正弦波。
输入输出类型表示电子器件的输入类型和输出类型。例如，压控振荡器(VCO)的输入类型为电压，输出类型为功率。
输出值区间范围表示电子器件的输出值位于哪个区间范围内。例如，针对压控振荡器(VCO)而言，其输出值区间范围指的是功率取值范围。
例如，所述行为属性包括：器件类型、输入输出关系波形类型、输入输出类型、以及输出值区间范围；
在从Verilog-A模板库里筛选出对应的Verilog-A模板的过程中，首先，基于电子器件的器件类型，从Verilog-A模板库里筛选出第一级Verilog-A模板集；然后，基于所述电子器件的输入输出关系波形类型，从所述第一级Verilog-A模板集中筛选出第二级Verilog-A模板集；最后，基于所述电子器件的输入输出类型和输出值区间范围，从所述第二级Verilog-A模板集中筛选出Verilog-A模板。
根据本发明的一些实施例，所述基于电子器件的行为属性，从Verilog-A模板库里筛选出对应的Verilog-A模板，包括：
基于电子器件的器件类型，从Verilog-A模板库里筛选出第一级Verilog-A模板集；
基于所述电子器件的输入输出关系波形类型，从所述第一级Verilog-A模板集中筛选出第二级Verilog-A模板集；
基于所述电子器件的输入输出类型和输出值区间范围，从所述第二级Verilog-A模板集中筛选出Verilog-A模板；
当所述电子器件的输入输出关系波形类型为类正弦波时，基于所述电子器件的输入输出关系波形调整所述Verilog-A模板。
由于，Verilog-A模板库里设置的Verilog-A模板都是按照标准波形提前设置的，而有的电子器件的输入输出波形并不完全是标准的正弦波，只是与正弦波相类似。此时，为了更精确的构建该电子器件的Verilog-A模型，就可以对Verilog-A模板进行调整。
下面参照图1-图5以一个具体的实施例详细描述根据本发明实施例的电子器件的Verilog-A模型构建方法。值得理解的是，下述描述仅是示例性说明，而不是对本发明的具体限制。凡是采用本发明的相似结构及其相似变化，均应列入本发明的保护范围。
图1为本发明实施例的电子器件的Verilog-A模型构建方法流程图。图中，VA为Verilog-A的简称。机器学习替代模型、机器学习模型均表示机器学习预测模型。数据采集指的就是待预测参数采集。
参照图1所示，本发明实施例的电子器件的Verilog-A模型构建方法，通过Verilog-A模板、数据训练、提取参数等流程配合得到。首先，构建Verilog-A模板，并确定待预测参数；在待预测参数的适用范围内采样得到一系列的Verilog-A样本模型；对每个Verilog-A样本模型进行仿真，训练建立由Verilog-A样本模型参数、输入到输出的机器学习预测模型；有Verilog-A建模需求时，首先根据实际电路选定Verilog-A模板，然后根据实际电路仿真结果，在训练好的机器学习预测模型基础上，配合进化算法进行参数预估，快速获得Verilog-A行为模型参数。
本发明实施例采用多模板，并对同一模板，采集多组训练数据，匹配不同的适用范围，进行多个随机森林模型训练的方式，程序中预设多种Verilog-A模板，比如压控振荡器(VCO)，运放等。以VCO举例，首先，编写一个VCO模板，确定哪些参数可以直接从原理图仿真的数据获取，哪些参数需要根据采样的数据，结合预测流程进行预测。由于实际的VCO支持的频率范围不同，因此采样数据的时候，通过中心频点的偏移，采样不同的数据。多范围数据进行人工智能模型训练。针对其他器件，如运放等，与VCO流程基本一致。采用预训练模型的方式，在用户使用的时候，跳过训练的流程，可以增强用户体验，减少用户操作耗时。
在待预测参数的适用范围内采样得到一系列的Verilog-A样本模型的过程中，首先需要在待预测参数的适用范围内采样得到一系列的待预测参数，然后将一系列的待预测参数代入Verilog-A模板中得到一系列的Verilog-A样本模型。在待预测参数的适用范围内采样得到一系列的待预测参数的过程中，本发明实施例所用到的数据采集是基于拉丁超立方抽样，拉丁超立方抽样是蒙特卡洛模拟法的一种。拉丁超立方(Latinhypercubesampling,LHS)抽样方法属于分层抽样技术，常用于计算机实验和蒙特卡洛积分。分层抽样先将取值空间，比如[0,1]做N等分，得到[0,1/N],[1/N,2/N],...,[(N-1)/N,N]这N个子层，在每层中随机选取采样点，并打乱采样值的顺序，防止出现有规律的场面，保持了样本间的独立性。它改进了采样策略，能够做到以较小的采样规模获得较高的采样精度，通过此种方式进行采样，能够在数据量比较小的情况下，通过随机森林得到比较优异的效果。
如图2所示，通过拉丁超立方抽样，得到需要随机生成的参数的值。跟Verilog-A给定的模板组合后，生成Verilog-A模型。根据这个模型和用户选择的电压范围，仿真得到具体的频率范围。仿真具体流程是通过基于Linux的shell命令行模式，调用OCEAN命令跑仿真流程，获取对应的频率，将参数、电压和其对应的频率，保存成csv文件，作为深度学习模型的训练数据。
在配合进化算法进行参数提取的时候，根据子代(具体的Verilog-A参数)和电压列表，调用仿真流程，获取到具体的频率，再跟目标频率进行比较，由于Tran仿真流程是一个耗时的流程，因此，进化算法中调用此操作，无疑是一个耗时的，很低效的流程，因此我们采用随机采样预训练机器学习模型的方法进行替换，通过子代(具体的Verilog-A参数)和电压列表，直接通过预测获取频率，这样能显著降低整体流程耗时，提高整体效率。
机器学习预测模型的构建是基于随机森林算法实现的。
Bagging是一种集成算法，集成学习的大致思路是训练多个弱模型打包起来组成一个强模型，其中的弱模型可以是决策树、SVM等模型，其中随机森林中用的是决策树，算法的一般流程为，给定训练集和目标，Bagging方法重复从训练集中，有放回地采样，然后在这些样本上训练树模型。在训练结束后，对未知样本X的预测，可以通过对X上所有单个回归树的预测，通过平均来实现。这种方法在不增加偏置的情况下，降低了方差，从而实现了相对决策树更好的性能。
随机森林是一种改进的Bagging方案，在学习过程中，每次选择特征的随机子集，这样做的原因是bootstrap抽样导致的树的相关性：如果有一些特征预测目标值的能力很强，那么这些特征就会被许多树选择，就导致树的强相关性。图3所示为随机森林训练流程图。
为提高不同频段下的Verilog-A模型参数的预测效果，预先训练多个不同的频率范围的随机森林模型。预测的时候，先计算目标数据的中心频率，然后，寻找中心频率最接近的随机森林回归模型进行预测。
在根据实际电路选定Verilog-A模板的过程中，就是根据实际电路的行为属性，从Verilog-A模板库里筛选出对应的Verilog-A模板。行为属性包括：器件类型、和/或输入输出关系波形类型、和/或输入输出类型、和/或输出值区间范围。
在基于输入输出关系波形类型确定模板过程中，用户可以通过界面选择一种波形，如方波、三角波、或正弦波，不同的波形分别对应不同的Verilog-A模板。
波形选择后，如果是正弦波，程序会根据用户输入的电压、频率关系，通过傅里叶积分对正弦波进行优化，具体优化流程为程序通过傅里叶积分计算得到谐波分量，修改Verilog-A模板，将对应的正弦波表达式，叠加上相对应的正弦波分量，生成最终的波形表达式。
下面是选择正弦波时的具体流程，方波、三角波可以跳过波形的分析。
在对原理图分析的时候，通过ocean命令进行Tran仿真，仿真后，解析psf文件夹中的tran.tran.tran文件，通过读取二进制，获取到对应波形的离散时域电压点数据。
傅里叶积分是一种用“有限逼近无限”的思想，展开定义在这个数轴上的非周期函数。已知时域的表达式，可以通过公式求出各个分量的表达式。傅里叶级数展开形式和各项系数计算表达式，如下所示：
input＝(p1,p2,…,pn,v)
output＝f
基于转换之后的数学方程式，优化相对应器件的正弦波的Verilog-A模型中波形输出的部分。即将相对应的数学表达式，修改成Verilog-A对应的语法格式，并进行替换，在正弦波基波的基础上，叠加上谐波，使Verilog-A模型生成的波形，更符合实际的波形输出。
进化算法(EvolutionaryAlgorithm,EA)是人工智能中进化计算的子集。进化算法启发自生物的演化机制，模拟繁殖、突变、遗传重组、自然选择等演化过程。而遗传算法(GeneticAlgorithm,GA)是计算数学中用于解决最优化的搜索算法，是进化算法的一种。遗传算法通常实现方式为一种计算机模拟。
对于一个最优化问题，一定数量的候选解(个体)可抽象表示为染色体或基因串。染色体一般被表达为简单的字符串或数字符串，也有其他的依赖特殊问题的表示方法，这个过程被称为编码。
算法先随机生成一定数量的个体，有时候操作者可以干预这个随机产生过程，以提高初始种群质量。在每一代中，会评价每一个个体，并通过适应度函数得到适应度数值。按照适应度排序种群个体，适应度高的排在前面，这里的“高”是相对于初始种群的低适应度而言。下一步是产生下一代个体并组成种群，这个过程通过选择和繁殖完成，其中繁殖包括交叉操作(crossover)和突变(mutation)。选择则是根据新个体的适应度进行，但同时并不意味着完全以适应度高低为导向(防止快速收敛到局部最优，而非全局最优)。作为折中，遗传算法依据为适应度越高，被选择的机会越高；适应度低的，被选择的机会越低。初始数据可以通过这样的选择过程组成一个相对优化的群体，之后，被选择的个体进入交配过程，一般的遗传算法都有一个交配概率，这个交配概率反应两个被选中的个体进行交配的概率。交配父母的染色体相互交换，从而产生两个新的染色体。再下一步就是突变，通过突变产生新的“子”个体，一般遗传算法都有一个固定的突变常数，代表发生突变的概率。
经过这一系列的操作(选择、交配和突变)后，产生的新一代个体不同于初始的一代，并一代一代向增加整体适应度的方向发展。因为总是选择相对较优的个体产生下一代，适应度低的个体逐渐被淘汰。这样的过程不断地重复，周而复始，直到满足终止条件。比如进化次数限制、计算时间限制、个体满足最优值等。
在本发明实施例中，将用户输入的电压和频率对作为优化目标(得到的参数，计算得到的电压和频率对跟这个目标足够接近)，进化算法通过给定一组Verilog-A模型参数，以及给定的一组电压，得到一组频率值。通过这组电压、频率对跟优化目标进行比较后，产生新的一组Verilog-A模型参数，重复上述步骤，重复迭代，直到迭代次数达到预设的值。其中，通过Verilog-A参数和电压得到频率的过程，通过深度学习模型预测得到。流程结束后，得到的优化参数，则为最终Verilog-A模型的需要的参数，结合模板和通过数学工具计算得到的值(比如电压范围等)，组合生成最终的Verilog-A模型。
例如，进化算法使用的是NSGAIII算法，将每一个电压频率对分别作为优化目标，目标的优劣判断为预测的值与目标的值差值的平方尽量小，最终目标是找到一组参数，使得每个目标，在不使其他结果更差的前提下，使自身差值平方和最小，这个结果的解集即为帕累托最优解集。选择所有目标的结果和最小的一组，作为最终结果，参见图4所示。
在随机森林配合进化算法进行参数预估的时候，采用降维的方式，将Verilog-A模型中，涉及到的能够通过直接计算得到的参数，直接进行计算，比如VCO的Verilog-A模型预估的时候，中心电压和中心频率，以及波形的中心电压和幅值，可以直接在数据采集的时候获取，这样就在一定程度上提高了模型预估的准确性。
本发明实施例主要是把随机森林和进化算法相结合，其中随机森林预测是进化算法中的一个子流程，进化算法中的子代，作为随机森林的输入，预测产生的值与目标值的差值平方和的和，作为进化算法子代是否优的评估，不断优化迭代，直到迭代次数达到预设值。这种做法，因为数学结果的可评估性，比如VCO的Verilog-A模型的预测中，随机森林作为进化算法的子流程，高效实现了Verilog-A模型所需的参数的预测。
本发明实施例一方面将参数降维，提高Verilog-A模型参数预测的准确性，另一方面采用多步骤的方式，将能计算的参数提前进行计算，并在最终根据模板Verilog-A生成具体Verilog-A的时候将缓存的数据提取，建立标准的Verilog-A模型，比如VCO的Verilog-A模型建立的时候，在对原始数据采样的时候，中心电压和中心频率，以及波形的中心电压和幅值会先记录下来，然后在数据采集的时候获取。采用此多步骤，进一步提高了Verilog-A模型的精度。
本发明实施例的关键之处在于：
1.模板、训练、提参的流程与系统：生成Verilog-A行为模板模型，确定模板模型关键参数；在参数的适用范围采样得到一系列的Verilog-A模型；对每个VA模型进行仿真，在仿真结果上测量的性能指标；训练建立由Verilog-A行为模型参数到仿真性能指标的机器学习预测模型；有Verilog-A建模需求时，首先根据实际电路选定模板，然后根据实际电路仿真结果，在训练好的机器学习预测模型基础上进行优化，快速获得Verilog-A行为模型参数。
2.预先选定Verilog-A行为模板模型并采样和训练生成的机器学习预测模型。
3.提参时采用机器学习预测模型替代仿真评估VA模型的性能指标。
4.根据VA模板的具体情况，分步骤提取模型参数，降低机器学习模型的维度，提高预测的精度。
5.采用随机森林作为机器学习预测模型。
6.采用进化算法进行优化，即参数预测。
7.采用拉丁超立方抽样(LHS)的方式，在数据量较少的时候，能得到较高的覆盖率。
8.支持多种输出波形，引入傅里叶分析，模拟正弦波失真行为。
本发明实施例的有益效果表现在：
采用拉丁超立方抽样的方式，在数据量比较少的时候，也能够通过配合随机森林，得到比较准确的预测值。
随机森林预测效果的提升，同步体现在进化算法得到的值，更接近于实际的Verilog-A模型的值。同时，本发明通过降维的方式，一部分的值，不是通过预测，而是通过对原始数据进行采集，比如VCO可以得到中心电压、中心频率、波形的电压范围、幅值等，因为是通过数学计算的方式，不同于预测存在偏差，准确性比较高，相对少的预估参数数量，进一步提高了最终生成的Verilog-A模型的精度。
减少Verilog-A模型生成的工作量，一方面减少建模的时间，一方面提高准确性。通过人工进行参数的设置，需要不停得迭代，计算，验证，一个普通设计师所需的手动建模时间需要4-8小时，而采用本方法，通过人工智能自动预测。在提前建立好Verilog-A模板库，以及已经训练好随机森林的模型的前提下，只需要获取到目标电路的电压和频率的对应关系，点击几个按键，等待几分钟的时间，就可产生所对应的Verilog-A模型。根据现有的测试结果，预测得到一个VCO的模型，所需的时间为八分钟左右，加上电压和频率对的获取，如果将电路网表文件，复制到指定路径，也可以通过软件提供的小功能，自动进行tran仿真，并产生相对应的电压频率对。两个相加的总时间，也远远小于手动建模所需最短的4小时。
下面为VCOVerilog-A预测示例。
Verilog-A参数分成两部分，一部分在获取原始波形数据的时候直接获取，比如vc、vcen、vamp，Vc为中心点的电压，可以直接取电压频率对中，最小电压和最大电压的平均值；Vcen是VCO稳定振荡时的平均电压；Vamp是VCO稳定振荡时的振幅。
另一部分根据电压频率对，通过随机森林和进化算法进行拟合曲线，得出参数，比如vco_gain1、vco_gain2、vco_gain3。
在进化算法进行参数提取的时候，理论上，可以根据子代的参数，调用Tran仿真流程，以及给定的电压，进行频率的计算，具体流程为a.根据原理图仿真获取第一部分参数b.通过进化算法生成另外一部分参数的时候，调用Tran仿真，获取到频率c.根据得到的频率和目标频率进行子代评估。此种方式比较耗时，我们在进化算法频率获取这一步，用机器学习模型(随机森林)来代替。即将跑耗时的Tran仿真，提前到数据采集这一步。
最后，对原理图仿真，直接得到一部分参数，通过进化算法提取参数，得到另一部分参数，配合Verilog-A目标，替换参数后，得到如下示例。
以下为Verilog-A模型示例代码：
预测后，产生的频率百分比误差，如图5所示，其中“Origin”是原理图仿真得到的电压频率关系，“Predict”是通过进化算法评估得到的电压频率关系，“Verilog-A”是预测得到参数后，生成Verilog-A模型得到的电压频率关系。例子中，误差在1％以内。
需要说明的是，以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
根据本发明实施例的电子器件的Verilog-A模型构建系统，包括：
筛选单元，用于基于电子器件的行为属性，从Verilog-A模板库里筛选出对应的Verilog-A模板；
参数确定单元，用于基于筛选出的Verilog-A模板以及所述电子器件的实际输入输出值，确定所述Verilog-A模板的待预测参数；
计算单元，用于基于所述待预测参数的初始值，所述电子器件的实际输入值，确定所述电子器件的预测输出值，并采用进化算法，基于所述预测输出值和实际输出值，迭代确定所述待预测参数的目标值；
可以理解，计算单元，通过所述电子器件的实际输出值，确定所述电子器件对应Verilog-A模型的参数值，采用进化算法，将电子器件实际输出值，作为目标，迭代确定所述待预测参数的目标值。
构建单元，用于基于所述待预测参数的目标值以及所述Verilog-A模板，构建Verilog-A目标模型，以基于所述Verilog-A目标模型对所述电子器件的行为进行仿真。
采用本发明实施例，通过构建模板，然后利用人工智能实现模板参数的预测，相对于人工编码的方式，具有速度快、精度高的优点，解决了现有技术中Verilog-A模型编写效率低、精度差的问题。而且支持多模板库，可实现多Verilog-A模型生成，可针对性得生成最优参数。
在上述实施例的基础上，进一步提出各变型实施例，在此需要说明的是，为了使描述简要，在各变型实施例中仅描述与上述实施例的不同之处。
根据本发明的一些实施例，所述基于所述待预测参数的初始值，所述电子器件的实际输入值，确定所述电子器件的预测输出值，包括：
构建机器学习预测模型；
获取多个机器学习预测模型样本，所述机器学习预测模型样本包括Verilog-A模板的待预测参数样本值、输入样本值和对应的输出样本值；
基于所述多个机器学习预测模型样本，训练所述机器学习预测模型；
将所述电子器件的实际输入值和所述待预测参数的初始值输入训练后的机器学习预测模型，以输出所述电子器件的预测输出值。
根据本发明的一些实施例，所述构建机器学习预测模型，包括：
基于随机森林算法，构建机器学习预测模型。
根据本发明的一些实施例，所述获取多个机器学习预测模型样本，包括：
设置多个预测参数样本值，并将多个所述预测参数样本值依次代入所述Verilog-A模板，以构建多个Verilog-A样本模型；
设置Verilog-A模板的输入样本值，并将所述输入样本值依次输入多个所述Verilog-A样本模型，以依次输出对应的输出样本值。
根据本发明的一些实施例，所述设置多个预测参数样本值，包括：
确定预测参数样本区间，并结合拉丁超立方抽样方法，获取多个预测参数样本值。
根据本发明的一些实施例，所述行为属性包括：器件类型、和/或输入输出关系波形类型、和/或输入输出类型、和/或输出值区间范围。
根据本发明的一些实施例，所述基于电子器件的行为属性，从Verilog-A模板库里筛选出对应的Verilog-A模板，包括：
基于电子器件的器件类型，从Verilog-A模板库里筛选出第一级Verilog-A模板集；
基于所述电子器件的输入输出关系波形类型，从所述第一级Verilog-A模板集中筛选出第二级Verilog-A模板集；
基于所述电子器件的输入输出类型和输出值区间范围，从所述第二级Verilog-A模板集中筛选出Verilog-A模板；
当所述电子器件的输入输出关系波形类型为类正弦波时，基于所述电子器件的输入输出关系波形调整所述Verilog-A模板。
根据本发明实施例的电子器件的Verilog-A模型构建设备，包括：存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序，所述计算机程序被所述处理器执行时实现如上所述的电子器件的Verilog-A模型构建方法的步骤。
需要说明的是，本实施例所述处理器可以是手机，计算机，服务器，空调器，或者网络设备等。
根据本发明实施例的计算机可读存储介质，所述计算机可读存储介质上存储有信息传递的实现程序，所述程序被处理器执行时实现如上所述的电子器件的Verilog-A模型构建方法的步骤。
需要说明的是，本实施例所述计算机可读存储介质包括但不限于为：ROM、RAM、磁盘或光盘等。所述处理器可以是手机，计算机，服务器，空调器，或者网络设备等。
需要说明的是，尽管在此所述的一些实施例包括其它实施例中所包括的某些特征而不是其它特征，但是不同实施例的特征的组合意味着处于本发明的范围之内并且形成不同的实施例。描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。例如，在权利要求书中，所要求保护的实施例的任意之一都可以以任意的组合方式来使用。
术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
不应将位于括号之内的任何参考符号构造成对权利要求的限制。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。单词第一、第二、以及第三等的使用是用于区别类似的对象，不表示任何顺序。可将这些单词解释为名称。
“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。字符“/”一般表示前后关联对象是一种“或”的关系。
Claims (8)
1.一种电子器件的Verilog-A模型构建方法，其特征在于，包括：
基于电子器件的行为属性，从Verilog-A模板库里筛选出对应的Verilog-A模板；
基于筛选出的Verilog-A模板以及所述电子器件的实际输入输出值，确定所述Verilog-A模板的待预测参数；
基于所述待预测参数的初始值，所述电子器件的实际输入值，确定所述电子器件的预测输出值，并采用进化算法，基于所述预测输出值和实际输出值，迭代确定所述待预测参数的目标值；
基于所述待预测参数的目标值以及所述Verilog-A模板，构建Verilog-A目标模型，以基于所述Verilog-A目标模型对所述电子器件的行为进行仿真；
所述行为属性包括：器件类型、和/或输入输出关系波形类型、和/或输入输出类型、和/或输出值区间范围；
所述基于电子器件的行为属性，从Verilog-A模板库里筛选出对应的Verilog-A模板，包括：
基于电子器件的器件类型，从Verilog-A模板库里筛选出第一级Verilog-A模板集；
基于所述电子器件的输入输出关系波形类型，从所述第一级Verilog-A模板集中筛选出第二级Verilog-A模板集；
基于所述电子器件的输入输出类型和输出值区间范围，从所述第二级Verilog-A模板集中筛选出Verilog-A模板；
当所述电子器件的输入输出关系波形类型为类正弦波时，基于所述电子器件的输入输出关系波形调整所述Verilog-A模板。
2.如权利要求1所述的方法，其特征在于，所述基于所述待预测参数的初始值，所述电子器件的实际输入值，确定所述电子器件的预测输出值，包括：
构建机器学习预测模型；
获取多个机器学习预测模型样本，所述机器学习预测模型样本包括Verilog-A模板的待预测参数样本值、输入样本值和对应的输出样本值；
基于所述多个机器学习预测模型样本，训练所述机器学习预测模型；
将所述电子器件的实际输入值和所述待预测参数的初始值输入训练后的机器学习预测模型，以输出所述电子器件的预测输出值。
3.如权利要求2所述的方法，其特征在于，所述构建机器学习预测模型，包括：
基于随机森林算法，构建机器学习预测模型。
4.如权利要求2所述的方法，其特征在于，所述获取多个机器学习预测模型样本，包括：
设置多个预测参数样本值，并将多个所述预测参数样本值依次代入所述Verilog-A模板，以构建多个Verilog-A样本模型；
设置Verilog-A模板的输入样本值，并将所述输入样本值依次输入多个所述Verilog-A样本模型，以依次输出对应的输出样本值。
5.如权利要求4所述的方法，其特征在于，所述设置多个预测参数样本值，包括：
确定预测参数样本区间，并结合拉丁超立方抽样方法，获取多个预测参数样本值。
6.一种电子器件的Verilog-A模型构建系统，其特征在于，包括：
筛选单元，用于基于电子器件的行为属性，从Verilog-A模板库里筛选出对应的Verilog-A模板；
参数确定单元，用于基于筛选出的Verilog-A模板以及所述电子器件的实际输入输出值，确定所述Verilog-A模板的待预测参数；
计算单元，用于基于所述待预测参数的初始值，所述电子器件的实际输入值，确定所述电子器件的预测输出值，并采用进化算法，基于所述预测输出值和实际输出值，迭代确定所述待预测参数的目标值；
构建单元，用于基于所述待预测参数的目标值以及所述Verilog-A模板，构建Verilog-A目标模型，以基于所述Verilog-A目标模型对所述电子器件的行为进行仿真；
所述行为属性包括：器件类型、和/或输入输出关系波形类型、和/或输入输出类型、和/或输出值区间范围；
所述基于电子器件的行为属性，从Verilog-A模板库里筛选出对应的Verilog-A模板，包括：
基于电子器件的器件类型，从Verilog-A模板库里筛选出第一级Verilog-A模板集；
基于所述电子器件的输入输出关系波形类型，从所述第一级Verilog-A模板集中筛选出第二级Verilog-A模板集；
基于所述电子器件的输入输出类型和输出值区间范围，从所述第二级Verilog-A模板集中筛选出Verilog-A模板；
当所述电子器件的输入输出关系波形类型为类正弦波时，基于所述电子器件的输入输出关系波形调整所述Verilog-A模板。
7.一种电子器件的Verilog-A模型构建设备，其特征在于，包括：存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序，所述计算机程序被所述处理器执行时实现如权利要求1至5中任一项所述的电子器件的Verilog-A模型构建方法的步骤。
8.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有信息传递的实现程序，所述程序被处理器执行时实现如权利要求1至5中任一项所述的电子器件的Verilog-A模型构建方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210826328.3A CN115345106B (zh) | 2022-07-14 | 2022-07-14 | 电子器件的Verilog-A模型构建方法、系统及设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210826328.3A CN115345106B (zh) | 2022-07-14 | 2022-07-14 | 电子器件的Verilog-A模型构建方法、系统及设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115345106A CN115345106A (zh) | 2022-11-15 |
| CN115345106B true CN115345106B (zh) | 2023-10-17 |
Family
ID=83948586
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210826328.3A Active CN115345106B (zh) | 2022-07-14 | 2022-07-14 | 电子器件的Verilog-A模型构建方法、系统及设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115345106B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116702678B (zh) * | 2023-08-02 | 2024-01-30 | 华南理工大学 | 一种融合深度学习和群智能算法的dtco优化方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104915515A (zh) * | 2015-06-26 | 2015-09-16 | 武汉大学 | 一种基于bp神经网络的gfet建模方法 |
| CN105468828A (zh) * | 2015-11-19 | 2016-04-06 | 杭州电子科技大学 | 一种ⅲ-ⅴ族hemt表面势基集约型模型的建模方法 |
| WO2021101669A1 (en) * | 2019-11-19 | 2021-05-27 | efabless corporation | Systems and methods for assembling and developing an soc efficiently using templates and designer input data |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11321510B2 (en) * | 2019-09-30 | 2022-05-03 | University Of Florida Research Foundation, Incorporated | Systems and methods for machine intelligence based malicious design alteration insertion |
-
2022
- 2022-07-14 CN CN202210826328.3A patent/CN115345106B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104915515A (zh) * | 2015-06-26 | 2015-09-16 | 武汉大学 | 一种基于bp神经网络的gfet建模方法 |
| CN105468828A (zh) * | 2015-11-19 | 2016-04-06 | 杭州电子科技大学 | 一种ⅲ-ⅴ族hemt表面势基集约型模型的建模方法 |
| WO2021101669A1 (en) * | 2019-11-19 | 2021-05-27 | efabless corporation | Systems and methods for assembling and developing an soc efficiently using templates and designer input data |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115345106A (zh) | 2022-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Hakhamaneshi et al. | BagNet: Berkeley analog generator with layout optimizer boosted with deep neural networks | |
| CN110366734B (zh) | 优化神经网络架构 | |
| Leung et al. | Tuning of the structure and parameters of a neural network using an improved genetic algorithm | |
| CN112232511B (zh) | 面向多任务的预训练语言模型自动压缩方法及平台 | |
| KR102141709B1 (ko) | 엔지니어링 빅데이터 기반의 설계 전문가 시스템 및 그 설계 방법 | |
| CN112530516B (zh) | 一种代谢途径预测方法、系统、终端设备及可读存储介质 | |
| CN112634992A (zh) | 分子性质预测方法及其模型的训练方法及相关装置、设备 | |
| CN115345106B (zh) | 电子器件的Verilog-A模型构建方法、系统及设备 | |
| CN117334271B (zh) | 一种基于指定属性生成分子的方法 | |
| CN116629431A (zh) | 一种基于变分模态分解和集成学习的光伏发电量预测方法及装置 | |
| CN118428567B (zh) | 一种基于强化学习的木质家具板材切割优化方法及装置 | |
| CN118365221A (zh) | 一种基于节点亲密度的可解释性开源项目推荐方法 | |
| Zhou et al. | A particle filtering framework for randomized optimization algorithms | |
| CN116910210A (zh) | 基于文档的智能问答模型训练方法、装置及其应用 | |
| CN116705197A (zh) | 一种合成及逆合成分子图预测模型的处理方法和装置 | |
| Kocacoban et al. | Fast online learning in the presence of latent variables | |
| CN116054144A (zh) | 分布式光伏接入的配电网重构方法、系统及存储介质 | |
| CN115169521A (zh) | 一种保持预测顺序和结构依赖关系的图神经网络解释方法 | |
| Kavipriya et al. | Adaptive weight deep convolutional neural network (AWDCNN) classifier for predicting student’s performance in job placement process | |
| CN112732889A (zh) | 一种基于合作网络的学者检索方法和装置 | |
| CN116680390B (zh) | 一种词汇联想推荐方法及系统 | |
| CN118230809A (zh) | 基因因果关系预测方法、装置及电子设备 | |
| CN117151247B (zh) | 机器学习任务建模的方法、装置、计算机设备和存储介质 | |
| CN107301154A (zh) | 基于差分进化算法的分数阶希尔伯特变换阶次优化方法 | |
| US20240012881A1 (en) | Information processing method, information processing apparatus, and non-transitory computer-readable storage medium |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |