CN115343588A - 功率晶体管测试系统和测试方法 - Google Patents

Abstract

本发明提供一种功率晶体管的测试系统和测试方法，功率晶体管测试系统包括：第一驱动模块，第二驱动模块，等效寄生参数模块，供电电源，第一电感，第二电感，第一开关，第二开关，第一NMOS管，第二NMOS管；功率晶体管测试系统还包括温控装置，第三NMOS管，第三驱动模块，第四NMOS管及第四驱动模块；功率晶体管的测试系统可以测试功率晶体管或并联晶体管的体二极管反向恢复特性、大电流开启和大电流关断特性或直通上电耐抗短路特性，也可以测试高低温对上述特性的影响；本发明的功率晶体管的测试系统的电路参数可调整，可测试可调参数对功率晶体管特性的影响；位于下半桥的晶体管，不易受外界干扰，方便测试。

Description

功率晶体管测试系统和测试方法

技术领域

本发明涉及芯片封测领域，特别是涉及一种功率晶体管的测试系统和测试方法。

背景技术

功率半导体是电子装置中电能转换与电路控制的核心，主要用于改变电子装置中电压和频率、直流交流转换等。功率半导体可以分为功率IC和功率分立器件两大类，其中功率分立器件主要包括二极管、晶闸管、晶体管等产品，晶体管又主要包括MOSFET、IGBT等。功率半导体被广泛应用于工业控制、消费电子、新能源、轨道交通、智能电网、变频家电等领域。针对不同的市场领域及拓扑结构对功率器件的要求不同，功率器件的参数是基于一定的外部环境测试得来，为了评估功率器件在实际应用中的开启过程、导通过程、关闭过程、二极管反向恢复特性、抗短路能力等特性，迫切需求一种功率晶体管测试系统。

传统二极管测试系统示意图如图1所示，反向恢复特性波形图如图2所示，栅源电压Vgs第一个脉冲使下管导通，电源电压VDD加在负载电感上，负载电感电流上升；第一个脉冲结束时下管关断，负载电流由上管二极管续流；第二个脉冲时下管再次导通，上管二极管进入反向恢复，反向恢复电流Irr流过下管，示波器可以观察到上管二极管反向恢复电流Irr、上管栅源电源Vgs。应用环境中的寄生电感、寄生电阻及驱动电路参数等对二级管反向恢复特性有明显的影响。但传统二极管反向恢复测试系统，无法改变应用环境的等效寄生电感、等效寄生电阻、驱动电路参数，且被测二极管特性晶体管被固定在上管，源极电位变化较大，示波器测试Vgs电压等共模干扰较大。因此如何提出一种能够改变电路参数且方便测试干扰较小的功率晶体管测试系统已成为本领域技术人员亟待解决的问题之一。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种功率晶体管的测试系统和测试方法，用于解决现有技术中不能改变电路的参数，测试干扰大的问题。

为实现上述目的及其他相关目的，本发明提供一种功率晶体管的测试系统，所述功率晶体管测试系统包括：第一驱动模块，第二驱动模块，等效寄生参数模块，供电电源，第一开关，第二开关，第一电感，第二电感，第一NMOS管和第二NMOS管；

所述第一NMOS管、所述第二NMOS管和所述等效寄生参数模块串联后并联于所述供电电源的两端；

所述第一驱动模块连接于所述第一NMOS管的栅极，用于控制所述第一NMOS管的状态；

所述第一开关和所述第一电感串联后并联于所述第一NMOS管的源极和漏极之间；

所述第二驱动模块连接于所述第二NMOS管的栅极，用于控制所述第二NMOS管的状态；

所述第二开关和所述第二电感串联后并联于所述第二NMOS管的源极和漏极之间。

可选地，所述功率晶体管测试系统还包括第三NMOS管，第三驱动模块，第四NMOS管及第四驱动模块；

所述第三NMOS管的漏极和所述第一NMOS管的漏极连接，所述第三NMOS管的源极和所述第一NMOS管的源极连接；所述第四NMOS管的漏极和所述第二NMOS管的漏极连接，所述第四NMOS管的源极和所述第二NMOS管的源极连接；

所述第三NMOS管与所述第一NMOS管的尺寸及材料均相同，所述第四NMOS管与所述第二NMOS管的尺寸及材料均相同。

可选地，各驱动模块包括驱动芯片及驱动电路；所述驱动芯片提供驱动信号；所述驱动电路连接于所述驱动芯片的输出端，基于所述驱动信号驱动对应晶体管的栅极。

可选地，所述驱动电路包括第一电阻，第一二极管，第二电阻和第一电容；

所述第一电阻的第一端连接于所述驱动芯片的输出端，第二端连接于对应NMOS管的栅极；所述第二电阻的第一端连接于所述第一电阻的第一端，第二端连接所述第一二极管的阴极；所述第一二极管的阳极连接所述第一电阻的第二端；所述第一电容的一端连接于对应NMOS管的栅极，另一端连接于对应NMOS管的源极。

可选地，所述等效寄生参数模块包括等效寄生电感和等效寄生电阻，所述等效寄生电感与所述等效寄生电阻串联。

可选地，所述功率晶体管测试系统还包括温控装置，所述温控装置包括加热模块或制冷模块中的至少一种，分别用来对各晶体管进行温度控制。

可选地，各NMOS管为碳化硅功率晶体管或氮化稼功率晶体管。

本发明还提供一种功率晶体管的测试方法，用于测试功率晶体管的体二极管反向恢复特性，基于第一NMOS管的漏源电压，漏极电流和栅源电压获取所述第一NMOS管的体二极管的反向恢复特性，包括以下步骤：

S11：截止第一NMOS管，导通第二NMOS管，闭合第一开关，断开第二开关，流过所述第二NMOS管、第一电感及等效寄生参数模块的电流上升；

S12：截止所述第二NMOS管，流经所述第一电感上的电流通过所述第一NMOS管的体二极管续流；

S13：导通所述第二NMOS管，所述第一NMOS管的体二极管进入反向恢复状态；

S14：截止所述第二NMOS管，流经所述第一电感的电流由所述第一NMOS管的体二极管续流。

本发明还提供一种功率晶体管的测试方法，用于测试功率晶体管的大电流开启与关断特性，基于第一NMOS管的漏源电压，漏极电流和栅源电压获取所述第一NMOS管的大电流开启与关断特性，包括以下步骤：

S21：导通第一NMOS管，截止第二NMOS管，闭合第二开关，断开第一开关，流过等效寄生参数模块，所述第一NMOS管和第二电感的电流上升；

S22：截所述止第一NMOS管，流经第二电感的电流通过所述第二NMOS管的体二极管续流，所述第一NMOS管经历大电流挂断过程；

S23：导通所述第一NMOS管，所述第一NMOS管经历大电流开启过程。

本发明还提供一种功率晶体管的测试方法，通过调整步骤S31和S32之间的时间间隔来测试功率晶体管的直通上电耐短路特性，基于第一NMOS管和第二NMOS管的漏源电压，漏极电流及栅源电压获取所述第一NMOS管和所述第二NMOS管的直通上电的耐短路特性，包括以下步骤：

S31：导通第一NMOS管及第二NMOS管，断开第一开关和第二开关，电流流经所述第一NMOS管，所述第二NMOS管和等效寄生参数模块；

S32：截止所述第一NMOS管，截止所述第二NMOS管。

可选地，通过设置与第一NMOS管并联的第三NMOS管，与第二NMOS管并联的第四NMOS管，所述第三NMOS管与所述第一NMOS管的状态相同，所述第四NMOS管与所述第二NMOS管的状态相同，以此获取并联NMOS管的特性。

可选地，所述功率晶体管的测试方法还包括：通过对等效寄生参数模块，第一驱动模块，第二驱动模块，供电电源，第一电感，第二电感中的至少一个参数进行调整来检测调整的参数对NMOS管特性的影响。

可选地，所述功率晶体管的的测试方法还包括：先将待测NMOS管温度调整至预设温度，再进行NMOS管特性的测试步骤，以测试高低温对NMOS管特性的影响。

可选地，所述第一NMOS管设置于下半桥，所述第二NMOS管设置于上半桥。

如上所述，本发明的功率晶体管的测试系统和测试方法，具有以下有益效果：

1.本发明的功率晶体管的测试系统的电路参数均可调整，可以测试可调参数对功率晶体管特性的影响；

2.本发明的功率晶体管的测试系统的位于下半桥中的晶体管，不易受外界干扰，从而方便测量。

附图说明

图1显示为现有技术的功率晶体管测试系统示意图；

图2显示为现有技术中的功率晶体管的反向恢复特性的波形示意图；

图3显示为本发明的功率晶体管测试系统方框图；

图4显示为本发明的功率晶体管测试系统示意图；

图5显示为本发明的功率晶体管测试系统的测试波形示意图；

图6显示为本发明的并联功率晶体管的测试系统方框图；

图7显示为本发明的并联功率晶体管测试系统示意图；

图8显示为现有技术中电机控制器电路拓扑示意图。

元件标号说明

1 第一驱动模块

11 驱动芯片

12 驱动电路

2 第二驱动模块

3 等效寄生参数模块

4 第三驱动模块

5 第四驱动模块

6 温控装置

S11～S14；S21～S23；S31～S32 步骤

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

请参阅图3～图8。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

实施例一

本实施例提供一种功率晶体管测试系统，如图3所示，包括：第一驱动模块1，第二驱动模块2，等效寄生参数模块3，供电电源VDD，第一开关S1，第二开关S2，第一电感L1，第二电感L2，第一NMOS管Q1，第二NMOS管Q2。

如图4所示，所述第一NMOS管Q1、所述第二NMOS管Q2和所述等效寄生参数模块3串联后并联于所述供电电源VDD的两端。

具体地，在本实施例中，所述等效寄生参数模块3包括等效寄生电感L3和等效寄生电阻R3，所述等效寄生电感L3、所述等效寄生电阻R3、所述第一NMOS管Q1和所述第二NMOS管Q2相串联。作为示例，所述第二NMOS管Q2的源极连接于所述第一NMOS管Q1的漏极；所述第一NMOS管Q1的源极通过所述等效寄生电阻R3与所述供电电源VDD的负极连接，所述第二NMOS管Q2的漏极通过所述等效寄生电感L3与所述供电电源VDD的正极连接。在实际使用中，所述第一NMOS管Q1、所述第二NMOS管Q2和所述等效寄生参数模块3串联即可，具体相对位置关系不限，包括但不限于所述第一NMOS管Q1与所述第二NMOS管Q2的位置互换。

需要说明的是，所述等效寄生电阻R3的阻值可调，所述等效寄生电感L3的电感值可调，所述等效寄生参数模块3包括但不限于本实施例所列举，任意可能影响到晶体管特性的寄生参数模块均满足该实施例，在此不一一列举。

如图4所示，所述第一驱动模块1连接于所述第一NMOS管Q1的栅极，用于控制所述第一NMOS管Q1的状态；所述第二驱动模块2连接于所述第二NMOS管Q2的栅极，用于控制所述第二NMOS管Q2的状态。

如图4所示，作为示例，各驱动模块的结构相同，均包括驱动芯片11及驱动电路12；所述驱动芯片11提供驱动信号；所述驱动电路12连接于所述驱动芯片11的输出端，基于所述驱动信号驱动对应NMOS管的栅极。

如图4所示，在本实施例中，所述驱动电路12包括第一电阻R1，第一二极管D1，第二电阻R2和第一电容C1。

所述第一电阻R1的第一端连接于所述驱动芯片11的输出端，第二端连接于对应NMOS管的栅极；所述第二电阻R2的第一端连接于所述第一电阻R1的第一端，第二端连接所述第一二极管D1的阴极；所述第一二极管D1的阳极连接所述第一电阻R1的第二端；所述第一电容C1的一端连接于对应NMOS管的栅极，另一端连接于对应NMOS管的源极。

需要说明的是，在实际应用中，任意可驱动晶体管的电路结构均适用于本发明，不以本实施例为限；各个驱动模块之间的对应器件(包括第一电阻R1，第一二极管D1，第二电阻R2和第一电容C1)的参数大小值可以相同也可以不同，在此也不做限定，任意能够满足测试需求的各器件的参数大小均适用于本发明。

如图4所示，所述第一开关S1和所述第一电感L1串联后并联于所述第一NMOS管Q1的源极和漏极之间；所述第二开关S2和所述第二电感L2串联后并联于所述第二NMOS管Q2的源极和漏极之间。

如图3所示，所述功率晶体管测试系统还包括温控装置6，所述温控装置6包括加热模块或制冷模块中的至少一种，分别用来对各晶体管进行温度控制；从而可以测试高低温对功率晶体管特性的影响。

具体地，各晶体管为碳化硅功率晶体管或氮化稼功率晶体管。

需要说明的是，各晶体管的材料包括但不限于本实施例所列举，任意材料的功率晶体管均满足该发明。

需要说明的是，如图3所示的功率晶体管测试系统中，所述第一NMOS管Q1和/或所述第二NMOS管Q2均可作为待测管，但优选地，第一NMOS管Q1的源极为零电位点，不易受到外界的干扰，所以第一NMOS管Q1优选为待测管；作为示例，如图3所示的功率晶体管测试系统可以用来测试第一NMOS管Q1的体二极管反向恢复特性，第一NMOS管Q1的大电流开启和大电流关断特性和第一NMOS管Q1和第二NMOS管Q2的直通上电耐短路特性。

实施例二

如图6及图7所示，本实施例提供一种功率晶体管测试系统，与实施例一的不同之处在于，所述功率晶体管测试系统还包括第三NMOS管Q3，第三驱动模块4，第四NMOS管Q4及第四驱动模块5。

具体地，所述第三NMOS管Q3的漏极和所述第一NMOS管Q1的漏极连接，所述第三NMOS管Q3的源极和所述第一NMOS管Q1的源极连接；所述第四NMOS管Q4的漏极和所述第二NMOS管Q2的漏极连接，所述第四NMOS管Q4的源极和所述第二NMOS管Q2的源极连接。

所述第三NMOS管Q3与所述第一NMOS管Q1的尺寸及材料均相同，所述第四NMOS管Q4与所述第二NMOS管Q2的尺寸及材料均相同。

需要说明的是，所述第三驱动模块4及所述第四驱动模块5的结构与所述第一驱动模块1、所述第二驱动模块2的结构相同，在此不一一赘述。所述第三驱动模块4及所述第四驱动模块5中所述第一电阻R1，所述第二电阻R2的阻值可调，所述第一电容C1和所述第二电容C2的容值可调；所述第一电感L1和所述第二电感L2的电感值可调，所述供电电源VDD输出的电压和电流可调；从而可以测试上面参数中的至少一个对功率晶体管或并联晶体管特性的影响。

如图6和图7所示的并联功率晶体管测试系统中，优选地将下半桥的晶体管作为待测管，可以用来测试并联功率晶体管的特性；当测试并联晶体管的特性时，所述第一NMOS管Q1的状态和所述第三NMOS管Q3的状态相同，所述第二NMOS管Q2的状态和所述第四NMOS管Q4的状态相同。

本实施例的功率晶体管测试系统的其他结构及功能与实施例一相同，在此不一一赘述。

实施例三

本实施例公开一种用于测试功率晶体管体二极管的反向恢复特性的测试方法，基于实施例一中的图3和图4对应的功率晶体管测试系统实现，在该实施例中，第一NMOS管Q1为被测管，第二NMOS管Q2为驱动管，该测试包括以下步骤：

S11：在t0时刻，将第一开关S1闭合，第二开关S2断开，通过控制驱动芯片11使得第一NMOS管Q1截止，通过控制驱动芯片11使得第二NMOS管Q2导通；此时通过等效寄生电感L3，等效寄生电阻R3和第一电感L1的电流上升；t0到t1的时间间隔长短决定此电流大小，时间间隔越长电流越大。

S12：在t1时刻，通过控制驱动芯片21使得第二NMOS管Q2截止，流经第一电感L1电流通过第一NMOS管Q1的体二极管进行续流，该电流缓慢减小；

S13：在t2时刻，通过控制第二驱动芯片21使得第二NMOS管Q2再次导通；第一NMOS管Q1的体二极管进入到反向恢复状态，反向恢复电流流过第二NMOS管Q2；如图5所示，反向恢复过程中较大的第一NMOS管Q1漏电流变化率与等效寄生电感L3及第一NMOS管Q1管脚寄生电感结合会产生高的Vds1电压尖峰，及高的Vgs1电压尖峰，此Vds1电压尖峰容易造成第一NMOS管Q1雪崩击穿损坏，Vgs1电压尖峰容易使第一NMOS管Q1误开启及击穿第一NMOS管Q1的栅极氧化层等；

S14：通过控制驱动芯片11使得第二NMOS管Q2截止，流经所述第一电感L1的电流通过所述第一NMOS管Q1的体二极管续流，该电流缓慢减小。

如图5所示为第一NMOS管Q1的体二极管的反向恢复特性的波形图，基于第一NMOS管的漏源电压，漏极电流和栅源电压获取所述第一NMOS管的体二极管的反向恢复特性。

本发明的用于测试功率晶体管体二极管的反向恢复特性的测试方法还包括：当测试高低温对第一NMOS管Q1的体二极管的反向恢复特性时，先通过调节第一温控装置6使第一NMOS管Q1温度达到预设值，再进行上面的测试步骤。

本发明的用于测试功率晶体管体二极管的反向恢复特性的测试方法还包括：当测试外界参数变化对第一NMOS管Q1的体二极管的反向恢复特性的影响时，可以根据需要调整所述第一驱动模块1和第二驱动模块2中的驱动电路12中的器件、所述第一电感L1、所述第二电感L2、所述等效寄生电感L3、所述等效寄生电阻R3、供电电源VDD中的至少一个参数。

需要说明的是，当需要测试并联晶体管的体二极管反向恢复特性时，可基于实施例二中图7所示的功率晶体管测试系统进行实现，所述第一NMOS管Q1的状态和所述第三NMOS管Q3的状态相同，所述第二NMOS管Q2的状态和所述第四NMOS管Q4的状态相同；同理，也可以测试各个驱动电路12、等效寄生参数模块3、供电电源VDD中的至少一个参数对并联晶体管的体二极管反向恢复特性的影响。

进一步需要说明的是，在实际使用中，第一NMOS管Q1与第二NMOS管Q2的位置可互换，即对位于上半桥的NMOS管进行体二极管反向恢复特性测试。但更优选地，将第一NMOS管Q1设置于下半桥，下半桥晶体管的源极为零电位点，不易受到外界的干扰，所以示波器更容易准确抓取下半桥晶体管的栅源电压Vgs、漏源电压Vds、漏极电流Id等参数，通过这些参数可以分析得到第一NMOS管Q1的体二极管的反向恢复特性及第一NMOS管Q1和第三NMOS管Q3并联的体二极管的反向恢复特性。

实施例四

本实施例公开一种用于测试功率晶体管的大电流开启与关断特性的测试方法，基于实施例一中的图3和图4功率晶体管测试系统实现，在该实施例中，第一NMOS管Q1为被测管，第二NMOS管Q2为续流管，该测试包括以下步骤：

S21：在t0时刻，第一开关S1断开，第二开关S2闭合，通过控制驱动芯片11使得第一NMOS管Q1导通，通过控制驱动芯片11使得第二NMOS管Q2截止，电源电压VDD加在第二电感L2、等效寄生电感L3、等效寄生电阻R3上，电流逐渐上升，t0到t1的时间间隔长短决定电流大小，时间间隔越长电流越大。

S22：在t1时刻，通过控制驱动芯片11的使得第一NMOS管Q1截止，流经第二电感L2的电流通过第二NMOS管Q2的体二极管续流，第一NMOS管Q1经历大电流关断过程，其中第一电阻R1、第二电阻R2、第一电容C1的参数大小控制关断过程的速度。

S23：在t2时刻，通过控制驱动芯片11使得第一NMOS管Q1导通，第一NMOS管Q1经历大电流开启过程，其中第一电阻R1、第一电容C1的参数大小控制开启过程速度。

本发明的用于测试功率晶体管的大电流开启与关断特性的测试方法还包括：当测试高低温对晶体管的大电流开启与关断特性时，先通过调节温控装置6使待测晶体管温度达到预设值，再进行上面的测试步骤。

本发明的用于测试功率晶体管的大电流开启与关断特性的测试方法还包括：当测试外界参数对第一NMOS管Q1的大电流开启与关断特性的影响时，可以根据需要调整所述第一驱动模块1和第二驱动模块2中的驱动电路12中的器件、所述第一电感L1、所述第二电感L2、所述等效寄生电感L3、所述等效寄生电阻R3、供电电源VDD中的至少一个参数；同理，也可以测试各个驱动电路12、等效寄生参数模块3、供电电源VDD中的至少一个参数对并联晶体管的大电流开启与关断特性的影响。

需要说明的是，当需要测试并联晶体管的大电流开启与关断特性时，可基于实施例二中图7所示的功率晶体管测试系统进行实现，所述第一NMOS管Q1的状态和所述第三NMOS管Q3的状态相同，所述第二NMOS管Q2的状态和所述第四NMOS管Q4的状态相同。

进一步需要说明的是，同理第一NMOS管Q1与第二NMOS管Q2的位置可互换。但更优选地，因为第一NMOS管Q1在下半桥，第一NMOS管Q1的源极为零电位点，不易受到外界的干扰，所以示波器更容易准确抓取第一NMOS管Q1的栅源电压Vgs、漏源电压Vds、漏极电流Id等参数，通过这些参数可以分析得到第一NMOS管Q1的大电流开启与关断特性及第一NMOS管Q1和第三NMOS管Q3并联的大电流开启与关断特性。

实施例五

在如图8所示的电机控制器等全桥拓扑应用中，上半桥的两个晶体管Q2A和Q2B的漏极相连，源极通过电感L连接，下半桥的两个晶体管Q1A和A1B的源极相连，漏极通过电感L连接，两个桥臂之间有短路概率，L被短路相当于上下桥直通。本实施例公开一种用于测试功率晶体管的直通上电耐短路特性的测试方法，基于实施例一中图3和图4的功率晶体管测试系统实现，在该实施例中，该测试包括以下步骤：

S31：在t0时刻，第一开关S1和第二开关S2均断开，通过控制驱动芯片11使得第一NMOS管Q1导通，使得第二NMOS管Q2导通，流过第一NMOS管Q1与第二NMOS管Q2的电流主要由第一NMOS管Q1、第二NMOS管Q2导通内阻与等效寄生电感L3、等效寄生电阻R3控制；

S32：在t1时刻，通过控制驱动芯片11使得第一NMOS管Q1截止，通过控制驱动芯片11使得第二NMOS管Q2截止。

需要说明的是，t1到t0时长即为第一NMOS管Q1与第二NMOS管Q2的耐短路时长，通过不断地调整t1时长和供电电压VDD的电压和电流，通过示波器读取所述第一NMOS管Q1和所述第二NMOS管Q2的栅源电压Vgs、漏源电压Vds、漏极电流Id等参数可以得到第一NMOS管Q1与第二NMOS管Q2耐短路电压、耐短路电流及耐短路时长。

本发明的用于测试功率晶体管的直通上电耐短路特性的测试方法还包括：当测试高低温对直通上电耐短路特性的时，先通过调节温控装置6使所述第一NMOS管Q1和所述第二NMOS管Q2温度达到预设值，再进行上面的测试步骤。

本发明的用于测试功率晶体管的直通上电耐短路特性的测试方法还包括：当测试外界参数对第一NMOS管Q1的大电流开启与关断特性的影响时，可以根据需要调整所述第一驱动模块1和第二驱动模块2中的驱动电路12中的器件、所述第一电感L1、所述第二电感L2、所述等效寄生电感L3、所述等效寄生电阻R3、供电电源VDD中的至少一个参数；同理，也可以测试各个驱动电路12、等效寄生参数模块3、供电电源VDD中的至少一个参数对并联晶体管的直通上电耐短路特性的影响。

需要说明的是，当需要测试并联晶体管的直通上电耐短路特性时，可基于实施例二中图7所示的功率晶体管测试系统进行实现，所述第一NMOS管Q1的状态和所述第三NMOS管Q3的状态相同，所述第二NMOS管Q2的状态和所述第四NMOS管Q4的状态相同。

综上所述，本发明提供一种功率晶体管的测试系统和测试方法，所述功率晶体管测试系统包括：第一驱动模块1，第二驱动模块2，等效寄生参数模块3，供电电源VDD，第一电感L1，第二电感L2，第一开关S1，第二开关S2，第一NMOS管Q1，第二NMOS管Q2；各驱动模块包括驱动芯片11和驱动电路12，驱动芯片11输出驱动信号，通过所述驱动电路12输出至对应晶体管，控制对应晶体管的状态；所述功率晶体管测试系统还包括第三NMOS管Q3，第三驱动模块4，第四NMOS管Q4，第四驱动模块5；所述功率晶体管测试系统还包括温控装置6用来对晶体管进行加热或制冷，可以测试可调参数中的至少一个对功率晶体管或并联功率晶体管的体二极管反向恢复特性、大电流开启和大电流关断特性或直通上电耐抗短路特性的影响，也可以测试高低温对上述特性的影响；本发明的功率晶体管的测试系统的电路参数可调整，可以测试可调参数对功率晶体管特性的影响；本发明的功率晶体管的测试系统中的下半桥支路中的晶体管，不易受外界干扰，方便测量。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅示例性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (14)

1.一种功率晶体管测试系统，其特征在于，所述功率晶体管测试系统包括：第一驱动模块，第二驱动模块，等效寄生参数模块，供电电源，第一开关，第二开关，第一电感，第二电感，第一NMOS管和第二NMOS管；

所述第一NMOS管、所述第二NMOS管和所述等效寄生参数模块串联后并联于所述供电电源的两端；

所述第一驱动模块连接于所述第一NMOS管的栅极，用于控制所述第一NMOS管的状态；

所述第一开关和所述第一电感串联后并联于所述第一NMOS管的源极和漏极之间；

所述第二驱动模块连接于所述第二NMOS管的栅极，用于控制所述第二NMOS管的状态；

所述第二开关和所述第二电感串联后并联于所述第二NMOS管的源极和漏极之间。

2.根据权利要求1所述的功率晶体管测试系统，其特征在于：所述功率晶体管测试系统还包括第三NMOS管，第三驱动模块，第四NMOS管及第四驱动模块；

所述第三NMOS管的漏极和所述第一NMOS管的漏极连接，所述第三NMOS管的源极和所述第一NMOS管的源极连接；所述第四NMOS管的漏极和所述第二NMOS管的漏极连接，所述第四NMOS管的源极和所述第二NMOS管的源极连接；

所述第三NMOS管与所述第一NMOS管的尺寸及材料相同，所述第四NMOS管与所述第二NMOS管的尺寸及材料相同。

3.根据权利要求1或2任一项所述的功率晶体管测试系统，其特征在于：各驱动模块包括驱动芯片及驱动电路；所述驱动芯片提供驱动信号；所述驱动电路连接于所述驱动芯片的输出端，基于所述驱动信号驱动对应NMOS管的栅极。

4.根据权利要求3所述的功率晶体管测试系统，其特征在于：所述驱动电路包括第一电阻，第一二极管，第二电阻和第一电容；

所述第一电阻的第一端连接于所述驱动芯片的输出端，第二端连接于对应NMOS管的栅极；所述第二电阻的第一端连接于所述第一电阻的第一端，第二端连接所述第一二极管的阴极；所述第一二极管的阳极连接所述第一电阻的第二端；所述第一电容的一端连接于对应NMOS管的栅极，另一端连接于对应NMOS管的源极。

5.根据权利要求1所述的功率晶体管测试系统，其特征在于：所述等效寄生参数模块包括等效寄生电感和等效寄生电阻，所述等效寄生电感与所述等效寄生电阻串联。

6.根据权利要求1或2任一项所述的功率晶体管测试系统，其特征在于：所述功率晶体管测试系统还包括温控装置，所述温控装置包括加热模块或制冷模块中的至少一种，分别用来对各NMOS管进行温度控制。

7.根据权利要求1或2任一项所述的功率晶体管测试系统，其特征在于：各NMOS管为碳化硅功率晶体管或氮化稼功率晶体管。

8.一种功率晶体管的测试方法，基于权利要求1-7任一项所述的功率晶体管测试系统实现，其特征在于，用于测试功率晶体管的体二极管反向恢复特性，基于第一NMOS管的漏源电压，漏极电流和栅源电压获取所述第一NMOS管的体二极管的反向恢复特性，包括以下步骤：

S11：截止所述第一NMOS管，导通第二NMOS管，闭合第一开关，断开第二开关，流过所述第二NMOS管、第一电感及等效寄生参数模块的电流上升；

S12：截止所述第二NMOS管，流经所述第一电感上的电流通过所述第一NMOS管的体二极管续流；

S13：导通所述第二NMOS管，所述第一NMOS管的体二极管进入反向恢复状态；

S14：截止所述第二NMOS管，流经所述第一电感的电流由所述第一NMOS管的体二极管续流。

9.一种功率晶体管的测试方法，基于权利要求1-7任一项所述的功率晶体管测试系统实现，其特征在于，用于测试功率晶体管的大电流开启与关断特性，基于第一NMOS管的漏源电压，漏极电流和栅源电压获取所述第一NMOS管的大电流开启与关断特性，包括以下步骤：

S21：导通所述第一NMOS管，截止第二NMOS管，闭合第二开关，断开第一开关，流过等效寄生参数模块，所述第一NMOS管和第二电感的电流上升；

S22：截止所述第一NMOS管，流经所述第二电感的电流通过所述第二NMOS管的体二极管续流，所述第一NMOS管经历大电流挂断过程；

S23：导通所述第一NMOS管，所述第一NMOS管经历大电流开启过程。

10.一种功率晶体管的测试方法，基于权利要求1-7任一项所述的功率晶体管测试系统实现，其特征在于，通过调整步骤S31和S32之间的时间间隔来测试功率晶体管的直通上电耐短路特性，基于第一NMOS管和第二NMOS管的漏源电压，漏极电流及栅源电压获取所述第一NMOS管和所述第二NMOS管的直通上电的耐短路特性，包括以下步骤：

S31：导通所述第一NMOS管及所述第二NMOS管，断开第一开关及第二开关，电流流经所述第一NMOS管，所述第二NMOS管和等效寄生参数模块；

S32：截止所述第一NMOS管及所述第二NMOS管。

11.根据权利要求8-10任一项所述的功率晶体管的测试方法，其特征在于：通过设置与第一NMOS管并联的第三NMOS管，与第二NMOS管并联的第四NMOS管，所述第三NMOS管与所述第一NMOS管的状态相同，所述第四NMOS管与所述第二NMOS管的状态相同，以此获取并联NMOS管的特性。

12.根据权利要求8-10任一项所述的功率晶体管的测试方法，其特征在于：所述功率晶体管的测试方法还包括：通过对等效寄生参数模块，第一驱动模块，第二驱动模块，供电电源，第一电感，第二电感中的至少一个参数进行调整来检测调整的参数对NMOS管特性的影响。

13.根据权利要求8-10任一项所述的功率晶体管的测试方法，其特征在于：所述功率晶体管的测试方法还包括：先将待测NMOS管温度调整至预设温度，再进行功率晶体管特性的测试步骤，以测试高低温对NMOS管特性的影响。

14.根据权利要求8-10任一项所述的功率晶体管的测试方法，其特征在于：所述第一NMOS管设置于下半桥，所述第二NMOS管设置于上半桥。

Images