CN115333503A - 数字衰减器 - Google Patents

Abstract

本发明提供一种数字衰减器，所述数字衰减器包括依次级联的多个开关内嵌式衰减结构，对应的衰减动态范围大；每个衰减结构采用开关内嵌式衰减结构，每个衰减结构的参考态信号通路与衰减态信号通路分别由不同的单刀单掷开关切换控制，即参考态或者衰减态只有部分单刀单掷开关接入通路，相比于基于单刀双掷开关的选通式衰减结构，其接入通路的开关数量减少，对应的插入损耗降低；在每个衰减结构中，单刀单掷开关采用恒定偏置电压设计，能提高衰减结构的工作稳定性，并进一步降低了衰减结构的插入损耗；在每个衰减结构中，单刀单掷开关采用栅衬底射频悬浮设计，能避免射频信号通过栅极和衬底发生泄漏，进一步保证了衰减器在高频段下的工作性能。

Description

数字衰减器

技术领域

本发明涉及无线通信技术领域，尤其涉及一种数字衰减器。

背景技术

数字衰减器是一种控制信号幅度的电路，作为无线通信系统中的关键模块,用于实现自动增益及发射机功率控制，广泛应用于通信、基站以及仪器仪表等领域。

随着新一代无线通信设备向高性能、高集成度和小型化方向发展，对衰减器各方面的性能提出了更高的要求，衰减器的主要指标有：工作频率、插入损耗、衰减步进、衰减动态范围、衰减误差、回波损耗、衰减切换时间、线性度、附加相移等。然而这些指标存在相互制约的关系，想要全面兼顾难度较大。比如衰减动态范围越大，需级联的衰减位就越多，必然会增大系统的插入损耗；工作频率越高，受寄生效应的影响越大，必然会影响衰减误差、附加相移等性能。因此需要对各项指标进行折中。

传统的微波衰减器主要采用砷化镓(GaAs)工艺设计和制造，能实现高频段、高衰减精度的电路。但该工艺成本高、集成度低、兼容性差，需要额外的驱动芯片，不满足通用芯片低成本、集成一体化的需求，限制了其应用范围。近年来，随着硅基工艺的不断进步，晶体管的性能不断提升，因其集成度高、成品率高、成本低的特点，硅基工艺衰减器的设计成为了研发重点。但是硅基器件的寄生效应大，严重制约器件的频率响应，影响衰减器的高频插入损耗，所以基于硅基工艺的超宽带高精度低插入损耗衰减器成为了设计难点。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种基于硅基工艺的超宽带高精度低插入损耗衰减器技术方案，用于解决上述技术问题。

为实现上述目的和其它目的，本发明所提供的详细技术方案如下。

一种数字衰减器，包括依次级联的多个开关内嵌式衰减结构，每个所述开关内嵌式衰减结构的参考态信号通路与衰减态信号通路分别由不同的单刀单掷开关切换控制，所述单刀单掷开关采用恒定偏置电压设计及栅衬底射频悬浮设计。

可选地，所述数字衰减器包括依次级联的六个所述开关内嵌式衰减结构，第一个所述开关内嵌式衰减结构、第二个所述开关内嵌式衰减结构及第三个所述开关内嵌式衰减结构分别包括桥T型结构，第四个所述开关内嵌式衰减结构、第五个所述开关内嵌式衰减结构及第六个所述开关内嵌式衰减结构分别包括π型结构。

可选地，第一个所述开关内嵌式衰减结构包括第一电阻、第二电阻、第三电阻、第四电阻、第一单刀单掷开关及第二单刀单掷开关，所述第一单刀单掷开关包括第一NMOS管，所述第二单刀单掷开关包括第二NMOS管，所述第一NMOS管的漏极作为第一个所述开关内嵌式衰减结构的输入端，所述第一NMOS管的源极作为第一个所述开关内嵌式衰减结构的输出端，所述第一NMOS管的栅极接第一控制信号，所述第一电阻的一端接所述第一NMOS管的漏极，所述第一电阻的另一端接所述第一NMOS管的源极，所述第二电阻的一端接所述第一NMOS管的漏极，所述第二电阻的另一端经串接的所述第三电阻后接所述第一NMOS管的源极，所述第二NMOS管的漏极接所述第二电阻与所述第三电阻的公共端，所述第二NMOS管的源极经串接的所述第四电阻后接地，所述第二NMOS管的栅极接所述第一控制信号的反相信号。

可选地，第四个所述开关内嵌式衰减结构包括第五电阻、第六电阻、第七电阻、第三单刀单掷开关、第四单刀单掷开关及第五单刀单掷开关，所述第三单刀单掷开关包括第三NMOS管，所述第四单刀单掷开关包括第四NMOS管，所述第五单刀单掷开关包括第五NMOS管，所述第三NMOS管的漏极作为第四个所述开关内嵌式衰减结构的输入端，所述第三NMOS管的源极作为第四个所述开关内嵌式衰减结构的输出端，所述第三NMOS管的栅极接第四控制信号，所述第五电阻的一端接所述第三NMOS管的漏极，所述第五电阻的另一端接所述第三NMOS管的源极，所述第四NMOS管的漏极接所述第三NMOS管的漏极，所述第四NMOS管的源极经串接的所述第六电阻后接地，所述第四NMOS管的栅极接所述第四控制信号的反相信号，所述第五NMOS管的漏极接所述第三NMOS管的源极，所述第五NMOS管的源极经串接的所述第七电阻后接地，所述第五NMOS管的栅极接所述第四控制信号的反相信号。

可选地，第六个所述开关内嵌式衰减结构包括第八电阻、第九电阻、第十电阻、第十一电阻、第十二电阻、第十三电阻、第六单刀单掷开关、第七单刀单掷开关、第八单刀单掷开关、第九单刀单掷开关、第十单刀单掷开关及第十一单刀单掷开关，所述第六单刀单掷开关包括第六NMOS管，所述第七单刀单掷开关包括第七NMOS管，所述第八单刀单掷开关包括第八NMOS管，所述第九单刀单掷开关包括第九NMOS管，所述第十单刀单掷开关包括第十NMOS管，所述第十一单刀单掷开关包括第十一NMOS管，所述第六NMOS管的漏极作为第六个所述开关内嵌式衰减结构的输入端，所述第六NMOS管的栅极接第六控制信号，所述第八电阻的一端接所述第六NMOS管的漏极，所述第八电阻的另一端接所述第六NMOS管的源极，所述第七NMOS管的漏极接所述第六NMOS管的漏极，所述第七NMOS管的源极经串接的所述第九电阻后接地，所述第七NMOS管的栅极接所述第六控制信号的反相信号，所述第八NMOS管的漏极接所述第六NMOS管的源极，所述第八NMOS管的源极经串接的所述第十电阻后接地，所述第八NMOS管的栅极接所述第六控制信号的反相信号，所述第九NMOS管的漏极接所述第六NMOS管的源极，所述第九NMOS管的源极作为第六个所述开关内嵌式衰减结构的输出端，所述第九NMOS管的栅极接所述第六控制信号，所述第十一电阻的一端接所述第九NMOS管的漏极，所述第十一电阻的另一端接所述第九NMOS管的源极，所述第十NMOS管的漏极接所述第九NMOS管的漏极，所述第十NMOS管的源极经串接的所述第十二电阻后接地，所述第十NMOS管的栅极接所述第六控制信号的反相信号，所述第十一NMOS管的漏极接所述第九NMOS管的源极，所述第十一NMOS管的源极经串接的所述第十三电阻后接地，所述第十一NMOS管的栅极接所述第六控制信号的反相信号。

可选地，所述第一NMOS管、所述第二NMOS管、所述第三NMOS管、所述第四NMOS管、所述第五NMOS管、所述第六NMOS管、所述第七NMOS管、所述第八NMOS管、所述第九NMOS管、所述第十NMOS管及所述第十一NMOS管分别采用恒定偏置电压设计，均满足如下条件：

其源极的直流工作电压设置为零伏，其漏极的直流工作电压设置为零伏；当其导通时，其栅极被偏置到正电压，其衬底被偏置到零伏；当其关断时，其栅极和衬底分别被偏置到负电压。

可选地，所述数字衰减器还包括电源管理模块，所述电源管理模块提供所述正电压和所述负电压。

可选地，所述第一NMOS管、所述第二NMOS管、所述第三NMOS管、所述第四NMOS管、所述第五NMOS管、所述第六NMOS管、所述第七NMOS管、所述第八NMOS管、所述第九NMOS管、所述第十NMOS管及所述第十一NMOS管分别采用栅衬底射频悬浮设计，均满足如下条件：

其栅极上串接有第一大电阻，其衬底上串接有第二大电阻，所述第一大电阻的电阻值及所述第二大电阻的电阻值结合插入损耗和切换时间折中选择。

可选地，第一个所述开关内嵌式衰减结构的衰减量为AdB，第二个所述开关内嵌式衰减结构的衰减量为2AdB，第三个所述开关内嵌式衰减结构的衰减量为4AdB，第四个所述开关内嵌式衰减结构的衰减量为8AdB，第五个所述开关内嵌式衰减结构的衰减量为16AdB，第六个所述开关内嵌式衰减结构的衰减量为32AdB，所述数字衰减器的衰减步进为AdB，所述数字衰减器的衰减动态范围为0～63AdB，其中，A的取值为0.25或者0.5。

如上所述，本发明的数字衰减器，至少具有以下有益效果：

数字衰减器包括依次级联的多个开关内嵌式衰减结构，对应的衰减动态范围大；每个衰减结构采用开关内嵌式衰减结构，每个衰减结构的参考态信号通路与衰减态信号通路分别由不同的单刀单掷开关切换控制，即参考态或者衰减态只有部分单刀单掷开关接入通路，相比于基于单刀双掷开关的选通式衰减结构，其接入通路的开关数量减少，对应的插入损耗降低；在每个衰减结构中，单刀单掷开关采用恒定偏置电压设计，能提高衰减结构的工作稳定性，并进一步降低了衰减结构的插入损耗；在每个衰减结构中，单刀单掷开关采用栅衬底射频悬浮设计，能避免射频信号通过栅极和衬底发生泄漏，进一步保证了衰减器在高频段下的工作性能。

附图说明

图1显示为现有技术一中衰减器的电路图。

图2-图3显示为现有技术二中衰减器的电路图。

图4显示为本发明一可选实施例中衰减器的电路图。

图5-图6显示为图4中开关管恒定偏置电压设计的补充电路图。

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

请参阅图1至图6。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。

如前述在背景技术中所述的，发明人研究发现，现有的衰减器一般采用两种结构：

1)、如图1所示，现有技术一是采用分布式衰减结构，两个变阻器R之间相隔λ/4的距离，用λ/4的传输线TL连接，以匹配变阻器R的输入输出阻抗，通常变阻器R采用PIN二极管或者MOS开关来设计，可通过改变变阻器R的数目来控制衰减器的衰减量，在参考态时，由于信号通路上没有级联开关和电阻，仅有一些传输线TL，所以分布式衰减器的插入损耗很小；但是，随着衰减动态范围的增大，现有技术一采用的变阻器R和λ/4传输线TL的数量会线性增加，会大大增加芯片面积，提高芯片成本，考虑到芯片面积和成本，一般采用现有技术一的电路用于设计小衰减动态范围的衰减器。

2)、如图2所示，现有技术二采用单刀双掷(SPDT，single-pole-double-throw)开关选通式衰减结构，控制开关到参考态时，如图2所示，信号仅通过一段传输线，其幅度不被衰减；控制开关到衰减态时，如图3所示，信号通过衰减网络，实现衰减；信号在参考态和衰减态都会经过单刀双掷开关，且结构对称，因此，衰减附加相移较小，同时该结构可用于衰减量较大的设计；但是，单个衰减位的信号通路需串联两个单刀双掷开关，插入损耗较大，若多个该结构的衰减位级联，插入损耗将累积得更大，输入/输出均有单刀双掷开关，会占用较大的芯片面积，增加芯片成本。

因此，现有技术中衰减器的多种指标存在相互制约的关系，想要全面兼顾难度较大。比如衰减动态范围越大，需级联的衰减位就越多，必然会增大系统的插入损耗；工作频率越高，受寄生效应的影响越大，必然会影响衰减误差、附加相移等性能。因此，需要对各项指标进行折中考虑。

同时，传统的微波衰减器主要采用砷化镓(GaAs)工艺设计和制造，能实现高频段、高衰减精度的电路。但该工艺成本高、集成度低、兼容性差，需要额外的驱动芯片，不满足芯片低成本、集成一体化的需求，限制了其应用范围。近年来，随着硅基工艺的不断进步，晶体管的性能不断提升，因其集成度高、成品率高、成本低的特点，硅基工艺衰减器的设计成为了研发重点。但是硅基器件的寄生效应大，严重制约器件的频率响应，所以基于硅基工艺的超宽带高精度衰减器成为了设计难点。

基于此，发明人在本发明提出一种基于硅基工艺的超宽带高精度衰减器技术方案：基于依次级联的多个开关内嵌式衰减结构设计数字衰减器，以增大衰减器的衰减动态范围；每个衰减结构采用开关内嵌式衰减结构，每个衰减结构的参考态信号通路与衰减态信号通路分别由不同的单刀单掷开关切换控制，以减少接入通路的开关数量，降低插入损耗；在每个衰减结构中，单刀单掷开关采用恒定偏置电压设计，以提高衰减结构的工作稳定性，并进一步降低衰减结构的插入损耗；在每个衰减结构中，单刀单掷开关采用栅衬底射频悬浮设计，以避免射频信号通过栅极和衬底发生泄漏，进一步提高衰减器在高频段下的工作稳定性。

如图4所示，本发明提供一种数字衰减器，其包括依次级联的多个开关内嵌式衰减结构，每个开关内嵌式衰减结构的参考态信号通路与衰减态信号通路分别由不同的单刀单掷开关切换控制，单刀单掷开关采用恒定偏置电压设计及栅衬底射频悬浮设计。

详细地，如图4所示，在本发明的一可选实施例中，所述数字衰减器包括依次级联的六个开关内嵌式衰减结构，第一个开关内嵌式衰减结构1、第二个开关内嵌式衰减结构2及第三个开关内嵌式衰减结构3分别包括桥T型结构，第四个开关内嵌式衰减结构4、第五个开关内嵌式衰减结构5及第六个开关内嵌式衰减结构6分别包括π型结构。

更详细地，如图4所示，第一个开关内嵌式衰减结构1包括第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第一单刀单掷开关及第二单刀单掷开关，第一单刀单掷开关包括第一NMOS管M1，第二单刀单掷开关包括第二NMOS管M2，第一NMOS管M1的漏极作为第一个开关内嵌式衰减结构1的输入端，第一NMOS管M1的源极作为第一个开关内嵌式衰减结构1的输出端，第一NMOS管M1的栅极接第一控制信号D1，第一电阻R1的一端接第一NMOS管M1的漏极，第一电阻R1的另一端接第一NMOS管M1的源极，第二电阻R2的一端接第一NMOS管M1的漏极，第二电阻R2的另一端经串接的第三电阻R3后接第一NMOS管M1的源极，第二NMOS管M2的漏极接第二电阻R2与第三电阻R3的公共端，第二NMOS管M2的源极经串接的第四电阻R4后接地，第二NMOS管M2的栅极接第一控制信号D1的反相信号

更详细地，如图4所示，第二个开关内嵌式衰减结构2的具体结构与第一个开关内嵌式衰减结构1的具体结构相同，第二个开关内嵌式衰减结构2包括第一电阻R5、第二电阻R6、第三电阻R7、第四电阻R8、第一单刀单掷开关及第二单刀单掷开关，第一单刀单掷开关包括第一NMOS管M3，第二单刀单掷开关包括第二NMOS管M4，第一NMOS管M3的栅极接第二控制信号D2，第二NMOS管M4的栅极接第二控制信号D2的反相信号

第一NMOS管M3的漏极作为第二个开关内嵌式衰减结构2的输入端，第一NMOS管M3的漏极接第一NMOS管M1的源极，第一NMOS管M3的源极作为第二个开关内嵌式衰减结构2的输出端，第二个开关内嵌式衰减结构2的其他详细结构可参见图4，在此不再赘述。

更详细地，如图4所示，第三个开关内嵌式衰减结构3的具体结构与第一个开关内嵌式衰减结构1的具体结构相同，第三个开关内嵌式衰减结构3包括第一电阻R9、第二电阻R10、第三电阻R11、第四电阻R12、第一单刀单掷开关及第二单刀单掷开关，第一单刀单掷开关包括第一NMOS管M5，第二单刀单掷开关包括第二NMOS管M6，第一NMOS管M5的栅极接第三控制信号D3，第二NMOS管M6的栅极接第三控制信号D3的反相信号

第一NMOS管M5的漏极作为第三个开关内嵌式衰减结构3的输入端，第一NMOS管M5的漏极接第一NMOS管M3的源极，第一NMOS管M5的源极作为第三个开关内嵌式衰减结构3的输出端，第三个开关内嵌式衰减结构3的其他详细结构可参见图4，在此不再赘述。

更详细地，如图4所示，第四个开关内嵌式衰减结构4包括第五电阻R13、第六电阻R14、第七电阻R15、第三单刀单掷开关、第四单刀单掷开关及第五单刀单掷开关，第三单刀单掷开关包括第三NMOS管M7，第四单刀单掷开关包括第四NMOS管M8，第五单刀单掷开关包括第五NMOS管M9，第三NMOS管M7的漏极作为第四个开关内嵌式衰减结构4的输入端，第三NMOS管M7的漏极接第一NMOS管M3的源极，第三NMOS管M7的源极作为第四个开关内嵌式衰减结构4的输出端，第三NMOS管M7的栅极接第四控制信号D4，第五电阻R13的一端接第三NMOS管M7的漏极，第五电阻R13的另一端接第三NMOS管M7的源极，第四NMOS管M8的漏极接第三NMOS管M7的漏极，第四NMOS管M8的源极经串接的第六电阻R14后接地，第四NMOS管M8的栅极接第四控制信号D4的反相信号

第五NMOS管M9的漏极接第三NMOS管M7的源极，第五NMOS管M9的源极经串接的第七电阻R15后接地，第五NMOS管M9的栅极接第四控制信号D4的反相信号

更详细地，如图4所示，第五个开关内嵌式衰减结构5的具体结构与第四个开关内嵌式衰减结构4的具体结构相同，第五个开关内嵌式衰减结构5包括第五电阻R16、第六电阻R17、第七电阻R18、第三单刀单掷开关、第四单刀单掷开关及第五单刀单掷开关，第三单刀单掷开关包括第三NMOS管M10，第四单刀单掷开关包括第四NMOS管M11，第五单刀单掷开关包括第五NMOS管M12，第三NMOS管M10的漏极作为第五个开关内嵌式衰减结构5的输入端，第三NMOS管M10的漏极接第三NMOS管M7的源极，第三NMOS管M10的源极作为第五个开关内嵌式衰减结构5的输出端，第三NMOS管M10的栅极接第五控制信号D5，第五电阻R16的一端接第三NMOS管M10的漏极，第五电阻R16的另一端接第三NMOS管M10的源极，第四NMOS管M11的漏极接第三NMOS管M10的漏极，第四NMOS管M11的源极经串接的第六电阻R17后接地，第四NMOS管M11的栅极接第五控制信号D5的反相信号

第五NMOS管M12的漏极接第三NMOS管M10的源极，第五NMOS管M12的源极经串接的第七电阻R18后接地，第五NMOS管M12的栅极接第五控制信号D5的反相信号

更详细地，如图4所示，第六个开关内嵌式衰减结构6包括第八电阻R19、第九电阻R20、第十电阻R21、第十一电阻R22、第十二电阻R23、第十三电阻R24、第六单刀单掷开关、第七单刀单掷开关、第八单刀单掷开关、第九单刀单掷开关、第十单刀单掷开关及第十一单刀单掷开关，第六单刀单掷开关包括第六NMOS管M13，第七单刀单掷开关包括第七NMOS管M14，第八单刀单掷开关包括第八NMOS管M15，第九单刀单掷开关包括第九NMOS管M16，第十单刀单掷开关包括第十NMOS管M17，第十一单刀单掷开关包括第十一NMOS管M18，第六NMOS管M13的漏极作为第六个开关内嵌式衰减结构6的输入端，第六NMOS管M13的栅极接第六控制信号D6，第八电阻R19的一端接第六NMOS管M13的漏极，第八电阻R19的另一端接第六NMOS管M13的源极，第七NMOS管M14的漏极接第六NMOS管M13的漏极，第七NMOS管M14的源极经串接的第九电阻R20后接地，第七NMOS管M14的栅极接第六控制信号D6的反相信号

第八NMOS管M15的漏极接第六NMOS管M13的源极，第八NMOS管M15的源极经串接的第十电阻R21后接地，第八NMOS管M15的栅极接第六控制信号D6的反相信号

第九NMOS管M16的漏极接第六NMOS管M13的源极，第九NMOS管M16的源极作为第六个开关内嵌式衰减结构6的输出端，第九NMOS管M16的栅极接第六控制信号D6，第十一电阻R22的一端接第九NMOS管M16的漏极，第十一电阻R22的另一端接第九NMOS管M16的源极，第十NMOS管M17的漏极接第九NMOS管M16的漏极，第十NMOS管M17的源极经串接的第十二电阻R23后接地，第十NMOS管M17的栅极接第六控制信号D6的反相信号

第十一NMOS管M18的漏极接第九NMOS管M16的源极，第十一NMOS管M18的源极经串接的第十三电阻R24后接地，第十一NMOS管M18的栅极接第六控制信号D6的反相信号

更详细地，如图4所示，小步进衰减位的第一个开关内嵌式衰减结构1、第二个开关内嵌式衰减结构2及第三个开关内嵌式衰减结构3采用桥T型结构，大步进衰减位的第四个开关内嵌式衰减结构4、第五个开关内嵌式衰减结构5及第六个开关内嵌式衰减结构6采用π型结构。

其中，第一个开关内嵌式衰减结构1的衰减量为AdB，第二个开关内嵌式衰减结构2的衰减量为2AdB，第三个开关内嵌式衰减结构3的衰减量为4AdB，第四个开关内嵌式衰减结构4的衰减量为8AdB，第五个开关内嵌式衰减结构5的衰减量为16AdB，第六个开关内嵌式衰减结构6的衰减量为32AdB，所述数字衰减器的衰减步进为AdB，所述数字衰减器的衰减动态范围为0～63AdB，其中，A的取值为0.25或者0.5。

更详细地，如图4所示，数字衰减器包括依次级联的多个开关内嵌式衰减结构，通过切换开关，控制固定衰减位的通断，在本发明的一可选实施例中，A的取值为0.5，可实现衰减步进0.5dB，衰减动态范围0～31.5dB的衰减，对应的衰减动态范围大。当第一控制信号D1、第二控制信号D2、第三控制信号D3、第四控制信号D4、第五控制信号D5及第六控制信号D6为高电平(1)时，控制信号

控制信号

控制信号

控制信号

控制信号

及控制信号

为低电平(0)时，NMOS管M1、M3、M5、M7、M10、M13、M16导通，信号不通过衰减网络，衰减器处于参考状态。由于开关管的导通电阻Ron和信号通路与栅极之间的寄生电容C_gs、C_gd，信号通过这些导通开关管时会引起一部分损耗，开关管级联得越多，累加的插入损耗越大。但是，相较于单刀双掷开关选通式衰减结构中每个衰减位引入2个单刀双掷开关的设计，本发明中衰减器每个开关内嵌式衰减结构的参考态信号通路与衰减态信号通路分别由不同的单刀单掷开关切换控制，也就是说每个衰减位处于参考状态时，仅有一个单刀单掷开关(即NMOS开关管)接入通路，相比于基于单刀双掷开关的选通式衰减结构，其接入通路的开关数量减少，对应的插入损耗降低。

图4中电阻的阻值满足关系式R2＝R3＝R6＝R7＝R10＝R11＝50Ω，这会使基于桥T型结构的第一个开关内嵌式衰减结构1、第二个开关内嵌式衰减结构2及第三个开关内嵌式衰减结构3的输入/输出阻抗能更好的匹配。第四个开关内嵌式衰减结构4、第五个开关内嵌式衰减结构5均采用基本的π型结构，基于系统衰减精度和宽带匹配性能考虑，第六个开关内嵌式衰减结构6采用2个基本的π型结构的级联设计，与直接π型结构相比，由于增加了开关管数量，也增加了部分插入损耗，但为保证整体系统的衰减平坦度和宽带匹配性能，这部分牺牲是有意义的。

更详细地，如图5-图6所示，第一NMOS管M1、M3、M5，第二NMOS管M2、M4、M6，第三NMOS管M7、M10，第四NMOS管M8、M11，第五NMOS管M9、M12，第六NMOS管M13，第七NMOS管M14，第八NMOS管M15，第九NMOS管M16，第十NMOS管M17及第十一NMOS管M18分别采用恒定偏置电压设计，均满足如下条件：

其源极S的直流工作电压设置为零伏，其漏极D的直流工作电压设置为零伏；当其导通时，如图5所示，其栅极G被偏置到正电压(如+2.5V)，其衬底B被偏置到零伏；当其关断时，如图6所示，其栅极G和衬底B分别被偏置到负电压(如-2.5V)。

此外，所述数字衰减器还包括电源管理模块，电源管理模块提供正电压和负电压。

详细地，如图5-图6所示，本发明中的单刀单掷开关(NMOS管)采用恒定偏置电压设计，将源极和漏极直流工作电压设置为0V，可避免在射频端口设置隔直电容，保证衰减器的低频性能不受影响。当开关管的栅极被偏置到正电压(如+2.5V)，衬底被偏置到0V时，开关管导通。开关的导通电阻R_on会随栅源电压Vgs减小而增大，进而增大插入损耗。为此，本发明设计了高电源抑制比的基准源电路、LDO电路和负压电荷泵电路，也就是电源管理模块，通过该电源管理模块提供正电压和负电压，实现开关管的恒定偏置电压设计，避免了导通电阻R_on因栅电压偏置不稳定而引起变化，从而导致插入损耗恶化，进一步地，所述负压电荷泵电路可避免外置负压电源，精简外围电路。当衰减器的输入信号为高频大信号时，并联支路开关管由于关断电容C_off的存在，容易被过大的信号电压所导通，导致输入信号泄露，引起插入损耗的增大。为此，本发明将开关管的栅极和衬底都偏置到负电压(如-2.5V)来使开关关断，使漏极、源极和衬底间的寄生二极管处于强反偏状态，可显著减小寄生二极管的结电容，减小开关管的关断电容C_off，减小输入信号通过C_off泄露，从而减小衰减器的插入损耗。

详细地，如图5-图6所示，第一NMOS管M1、M3、M5，第二NMOS管M2、M4、M6，第三NMOS管M7、M10，第四NMOS管M8、M11，第五NMOS管M9、M12，第六NMOS管M13，第七NMOS管M14，第八NMOS管M15，第九NMOS管M16，第十NMOS管M17及第十一NMOS管M18分别采用栅衬底射频悬浮设计，均满足如下条件：

其栅极G上串接有第一大电阻R_g，其衬底B上串接有第二大电阻R_b，第一大电阻R_g的电阻值及第二大电阻R_b的电阻值分别大于等于电阻阈值。

详细地，如图5-图6所示，本发明中的单刀单掷开关(NMOS管)采用栅衬底射频悬浮偏置设计，在开关管的栅极G上串接第一大电阻R_g，在开关管的衬底B上串接第二大电阻R_b。大电阻对射频信号而言相当于断路，实现了通直流偏置电压而阻隔射频信号的目的，避免了射频信号通过栅极G和衬底B发生泄漏，进一步保证了衰减器在高频段下的性能。

其中，第一大电阻R_g的电阻值及第二大电阻R_b的电阻值需要结合插入损耗和切换时间进行折中选择，其电阻值过小会增大插入损耗，其电阻值过大会增加切换时间。

此外，本发明还基于开关管的尺寸设计，对工作频率、插入损耗和线性度等指标进行了折中。这是因为开关管尺寸越大，导通电阻R_on越低，低频下插入损耗越低，但是在高频下，大尺寸开关的寄生电容较大，反而会造成插入损耗变大。同时，受信号输入功率的限制，开关尺寸也不能太小，否则会导致开关因过压被击穿和过热被烧毁。为此本发明采用了专门的最佳开关尺寸设计策略，可以在超宽频带下保证衰减器线性度的同时，使整个频带内的插入损耗最小。本发明采用的最佳开关尺寸设计策略如下：

(1)、根据衰减器最大输入功率指标和每个衰减位衰减量的大小，计算每个衰减位串联支路上开关管的堆叠级数，保证该衰减位在衰减态时，串联支路上开关管能抗住衰减的功率；

(2)、计算各个衰减位并联支路上开关管的堆叠级数，保证该衰减位在参考态时，并联支路上开关管能抗住输入的功率而不被击穿；

(3)、调整串联支路上每级开关管的尺寸，保证参考态时，低频段和高频段下的插入损耗满足指标；

(4)、调整并联支路上每级开关管的尺寸，将并联支路上开关的导通电阻计算到衰减网络中，保证各个衰减位的衰减平坦度最佳；

(5)、调整栅端电阻，保证衰减切换时间满足指标；

(6)、整体仿真，微调开关和电阻尺寸，保证各项指标满足要求。

需要强的的是，本发明中的数字衰减器不仅限于如图4所示的六级级联结构，还可以是四级、五级或者七级八级等其他数目的多级级联结构，每个开关内嵌式衰减结构(衰减位)的具体结构可以略作改动，在此不作限定。

综上所述，本发明所提供的数字衰减器包括依次级联的多个开关内嵌式衰减结构，对应的衰减动态范围大；每个衰减结构采用开关内嵌式衰减结构，每个衰减结构的参考态信号通路与衰减态信号通路分别由不同的单刀单掷开关切换控制，即参考态或者衰减态只有部分单刀单掷开关接入通路，相比于基于单刀双掷开关的选通式衰减结构，其接入通路的开关数量减少，对应的插入损耗降低，经测试，本发明衰减器在9KHz～30GHz的插入损耗小于3.5dB，在对插入损耗有较高要求的系统中有很大的应用优势；在每个衰减结构中，单刀单掷开关采用恒定偏置电压设计，保证了低频性能不受影响，同时还降低了高频段的插入损耗，拓宽了衰减器的工作频带，具有更高的通用性；在每个衰减结构中，单刀单掷开关采用栅衬底射频悬浮设计，能避免射频信号通过栅极和衬底发生泄漏，进一步保证了衰减器在高频段下的工作性能；采用面积更小的开关内嵌式衰减结构，在实现大衰减量的同时还减小了芯片的整体面积；本发明的衰减器采用CMOS工艺设计和制造，具有成本低、集成度高、兼容性强的优点，满足芯片低成本、集成一体化的需求，具有很广的应用范围。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (9)

1.一种数字衰减器，其特征在于，包括依次级联的多个开关内嵌式衰减结构，每个所述开关内嵌式衰减结构的参考态信号通路与衰减态信号通路分别由不同的单刀单掷开关切换控制，所述单刀单掷开关采用恒定偏置电压设计及栅衬底射频悬浮设计。

2.根据权利要求1所述的数字衰减器，其特征在于，所述数字衰减器包括依次级联的六个所述开关内嵌式衰减结构，第一个所述开关内嵌式衰减结构、第二个所述开关内嵌式衰减结构及第三个所述开关内嵌式衰减结构分别包括桥T型结构，第四个所述开关内嵌式衰减结构、第五个所述开关内嵌式衰减结构及第六个所述开关内嵌式衰减结构分别包括π型结构。

3.根据权利要求1或2所述的数字衰减器，其特征在于，第一个所述开关内嵌式衰减结构包括第一电阻、第二电阻、第三电阻、第四电阻、第一单刀单掷开关及第二单刀单掷开关，所述第一单刀单掷开关包括第一NMOS管，所述第二单刀单掷开关包括第二NMOS管，所述第一NMOS管的漏极作为第一个所述开关内嵌式衰减结构的输入端，所述第一NMOS管的源极作为第一个所述开关内嵌式衰减结构的输出端，所述第一NMOS管的栅极接第一控制信号，所述第一电阻的一端接所述第一NMOS管的漏极，所述第一电阻的另一端接所述第一NMOS管的源极，所述第二电阻的一端接所述第一NMOS管的漏极，所述第二电阻的另一端经串接的所述第三电阻后接所述第一NMOS管的源极，所述第二NMOS管的漏极接所述第二电阻与所述第三电阻的公共端，所述第二NMOS管的源极经串接的所述第四电阻后接地，所述第二NMOS管的栅极接所述第一控制信号的反相信号。

4.根据权利要求3所述的数字衰减器，其特征在于，第四个所述开关内嵌式衰减结构包括第五电阻、第六电阻、第七电阻、第三单刀单掷开关、第四单刀单掷开关及第五单刀单掷开关，所述第三单刀单掷开关包括第三NMOS管，所述第四单刀单掷开关包括第四NMOS管，所述第五单刀单掷开关包括第五NMOS管，所述第三NMOS管的漏极作为第四个所述开关内嵌式衰减结构的输入端，所述第三NMOS管的源极作为第四个所述开关内嵌式衰减结构的输出端，所述第三NMOS管的栅极接第四控制信号，所述第五电阻的一端接所述第三NMOS管的漏极，所述第五电阻的另一端接所述第三NMOS管的源极，所述第四NMOS管的漏极接所述第三NMOS管的漏极，所述第四NMOS管的源极经串接的所述第六电阻后接地，所述第四NMOS管的栅极接所述第四控制信号的反相信号，所述第五NMOS管的漏极接所述第三NMOS管的源极，所述第五NMOS管的源极经串接的所述第七电阻后接地，所述第五NMOS管的栅极接所述第四控制信号的反相信号。

5.根据权利要求4所述的数字衰减器，其特征在于，第六个所述开关内嵌式衰减结构包括第八电阻、第九电阻、第十电阻、第十一电阻、第十二电阻、第十三电阻、第六单刀单掷开关、第七单刀单掷开关、第八单刀单掷开关、第九单刀单掷开关、第十单刀单掷开关及第十一单刀单掷开关，所述第六单刀单掷开关包括第六NMOS管，所述第七单刀单掷开关包括第七NMOS管，所述第八单刀单掷开关包括第八NMOS管，所述第九单刀单掷开关包括第九NMOS管，所述第十单刀单掷开关包括第十NMOS管，所述第十一单刀单掷开关包括第十一NMOS管，所述第六NMOS管的漏极作为第六个所述开关内嵌式衰减结构的输入端，所述第六NMOS管的栅极接第六控制信号，所述第八电阻的一端接所述第六NMOS管的漏极，所述第八电阻的另一端接所述第六NMOS管的源极，所述第七NMOS管的漏极接所述第六NMOS管的漏极，所述第七NMOS管的源极经串接的所述第九电阻后接地，所述第七NMOS管的栅极接所述第六控制信号的反相信号，所述第八NMOS管的漏极接所述第六NMOS管的源极，所述第八NMOS管的源极经串接的所述第十电阻后接地，所述第八NMOS管的栅极接所述第六控制信号的反相信号，所述第九NMOS管的漏极接所述第六NMOS管的源极，所述第九NMOS管的源极作为第六个所述开关内嵌式衰减结构的输出端，所述第九NMOS管的栅极接所述第六控制信号，所述第十一电阻的一端接所述第九NMOS管的漏极，所述第十一电阻的另一端接所述第九NMOS管的源极，所述第十NMOS管的漏极接所述第九NMOS管的漏极，所述第十NMOS管的源极经串接的所述第十二电阻后接地，所述第十NMOS管的栅极接所述第六控制信号的反相信号，所述第十一NMOS管的漏极接所述第九NMOS管的源极，所述第十一NMOS管的源极经串接的所述第十三电阻后接地，所述第十一NMOS管的栅极接所述第六控制信号的反相信号。

6.根据权利要求5所述的数字衰减器，其特征在于，所述第一NMOS管、所述第二NMOS管、所述第三NMOS管、所述第四NMOS管、所述第五NMOS管、所述第六NMOS管、所述第七NMOS管、所述第八NMOS管、所述第九NMOS管、所述第十NMOS管及所述第十一NMOS管分别采用恒定偏置电压设计，均满足如下条件：

其源极的直流工作电压设置为零伏，其漏极的直流工作电压设置为零伏；当其导通时，其栅极被偏置到正电压，其衬底被偏置到零伏；当其关断时，其栅极和衬底分别被偏置到负电压。

7.根据权利要求6所述的数字衰减器，其特征在于，所述数字衰减器还包括电源管理模块，所述电源管理模块提供所述正电压和所述负电压。

8.根据权利要求6所述的数字衰减器，其特征在于，所述第一NMOS管、所述第二NMOS管、所述第三NMOS管、所述第四NMOS管、所述第五NMOS管、所述第六NMOS管、所述第七NMOS管、所述第八NMOS管、所述第九NMOS管、所述第十NMOS管及所述第十一NMOS管分别采用栅衬底射频悬浮设计，均满足如下条件：

其栅极上串接有第一大电阻，其衬底上串接有第二大电阻，所述第一大电阻的电阻值及所述第二大电阻的电阻值结合插入损耗和切换时间折中选择。

9.根据权利要求2所述的数字衰减器，其特征在于，第一个所述开关内嵌式衰减结构的衰减量为AdB，第二个所述开关内嵌式衰减结构的衰减量为2AdB，第三个所述开关内嵌式衰减结构的衰减量为4AdB，第四个所述开关内嵌式衰减结构的衰减量为8AdB，第五个所述开关内嵌式衰减结构的衰减量为16AdB，第六个所述开关内嵌式衰减结构的衰减量为32AdB，所述数字衰减器的衰减步进为AdB，所述数字衰减器的衰减动态范围为0～63AdB，其中，A的取值为0.25或者0.5。

Images