CN115328716A - 线缆插错识别方法、装置、电子设备及存储介质 - Google Patents

Abstract

本申请涉及一种线缆插错识别方法、装置、电子设备及存储介质，该方法包括：生成并向第一输出接口输出第一激励信号，第一激励信号用于途经第一线缆输送至第一芯片，在第一激励信号途经第一线缆与第一插接对象输送至第一输入引脚时，所述第一芯片用于根据第一激励信号生成与第一激励信号对应的第一响应信号，且将第一响应信号通过第一输出引脚途经第二线缆输出。检测是否接收到第一响应信号。若是，则发出插接正确指示，以提示第一线缆插接正确。若否，则发出插接错误警示，以警示第一线缆插接错误，需重新进行插接。该方法根据第一芯片反馈的第一响应信号准确的判断在不同场景下第一线缆的插接情况，保证了线缆插接错误识别的准确性。

Description

线缆插错识别方法、装置、电子设备及存储介质

技术领域

本申请涉及服务器线缆的技术领域，特别是涉及一种线缆插错识别方法、装置、电子设备及存储介质。

背景技术

在服务器系统中，多个板卡间的高速信号通常通过采用线缆进行互联。在整机组装后，以及整机运维过程中，需要检测线缆的连接状态，线缆组装不到位以及线缆损坏会造成系统异常，目前线缆的组装正确性及异常检查通常采用人工目检的方式。在生产装配环节，人工装配时无法自动检测线缆是否有错插、漏插等问题。往往依靠人工目检的方式，识别出问题并纠正经常发生线缆顺序插错的情况。

人工检验具有同一端口内的线缆插错、跨端口插错等问题，会导致产品PCIE降带宽、无法通信、GPU系统序号与物理序号不对应等问题，经常会被误判为GPU板卡功能问题，排查澄清需要专职的检查人员，检查每台设备的每根线缆，工作量大，会耗费较多人力资源，完全依赖检查人员人工筛查，稍有疏忽，会有漏检、错检的风险。当插接错误的线缆数据较多时，往往需要耗费较大精力进行调整线序，甚至全部拆下后，重新进行连接。为节省大量的人力，以及避免由于人工而造成的误差，一般的服务器线缆插错识别方法是通过预先编写检测脚本，并对已连接的线缆进行扫描，将扫描数据与预先编写的检测脚本相对应，服务器中多个板卡间的线缆复杂多变，使得预先编写检测脚本的工作量较大且部分电缆在编写检测脚本时有被遗漏的可能。

因此，一般的服务器线缆插错识别方法由于需要预先编写检测脚本，导致可能未被编写进脚本的线缆的插接情况无法检测，在线缆插接错误识别的过程中造成不必要的麻烦，降低线缆插错识别的准确性。

发明内容

基于此，有必要针对上述技术问题，提供一种线缆接错识别准确性较高的线缆插错识别方法、装置、电子设备及存储介质。

第一方面，本申请提供一种线缆插错识别方法，应用于第一处理器，所述第一处理器用于与第一芯片建立连接，所述第一处理器的第一输出接口连接第一线缆，第一输入接口连接第二线缆，所述第一芯片的第一输入引脚连接第一插接对象，第一输出引脚连接第二插接对象；所述方法包括：

生成并向所述第一输出接口输出第一激励信号，所述第一激励信号用于途经所述第一线缆输送至所述第一芯片，在所述第一激励信号途经所述第一线缆与第一插接对象输送至所述第一输入引脚时，所述第一芯片用于根据所述第一激励信号生成与所述第一激励信号对应的第一响应信号，且将所述第一响应信号通过所述第一输出引脚途经所述第二线缆输出；

检测是否接收到所述第一响应信号；若是，则

发出插接正确指示，以提示第一线缆插接正确；若否，则

发出插接错误警示，以警示第一线缆插接错误，需重新进行插接。

在其中一个实施例中，所述生成并向所述第一输出接口输出第一激励信号，之前包括：

判断与所述第一输出接口建立连接的第一芯片的引脚与所述第一输出接口的通信协议是否相匹配；若是，则

输出所述第一激励信号；若否，则

拒绝输出所述第一激励信号。

在其中一个实施例中，所述第一处理器的第二输出接口连接第三线缆，第二输入接口连接第四线缆，所述第一芯片的第二输入引脚连接第三插接对象，第二输出引脚连接第四插接对象；所述方法还包括：

生成并向所述第二输出接口输出第二激励信号，所述第二激励信号用于途经所述第三线缆输送至所述第一芯片，在所述第二激励信号途经所述第三线缆与第三插接对象输送至所述第二输入引脚时，所述第一芯片用于对所述第二激励信号进行处理，并生成与所述第二激励信号对应的第二响应信号，且将所述第二响应信号通过所述第二输出引脚途经所述第四线缆输出；

检测是否接收到所述第二响应信号；若是，则

发出插接正确指示，以提示第三线缆插接正确；若否，则

发出插接错误警示，以警示第三线缆插接错误，需重新进行插接。

在其中一个实施例中，所述第一处理器的第二输出接口连接第三线缆，第二输入接口连接第四线缆，所述第一芯片的第二输入引脚连接第三插接对象，第二输出引脚连接第四插接对象，所述第一输出引脚设置为第一电平；所述方法还包括：

检测所述第二线缆输入的是否为第一电平；若是，则

发出插接正确指示，以提示第二线缆插接正确；若否，则

发出插接错误警示，以警示第二线缆插接错误，需重新进行插接。

在其中一个实施例中，所述第二输出引脚设置为第二电平，所述方法还包括：

检测所述第四线缆输入的是否为第二电平；若是，则

发出插接正确指示，以提示第四线缆插接正确；若否，则

发出插接错误警示，以警示第四线缆插接错误，需重新进行插接。

第二方面，本申请提供一种线缆插错识别方法，应用于第一芯片，所述第一芯片用于与第一处理器建立连接，所述第一芯片的第一输入引脚连接第一插接对象，第一输出引脚连接第二插接对象；所述第一处理器的第一输出接口连接第一线缆，第一输入接口连接第二线缆，所述方法包括：

检测第一输入引脚是否接收到第一激励信号，所述第一激励信号由所述第一处理器生成，并由第一输出接口输出，途经所述第一线缆输送至所述第一芯片；若是，则

生成与所述第一激励信号对应的第一响应信号，并通过所述第一输出引脚输出，所述第一处理器用于在接收到所述第一响应信号时，发出插接正确指示，以提示第一线缆插接正确，否则发出插接错误警示，以警示第一线缆插接错误，需重新进行插接。

在其中一个实施例中，所述检测第一输入引脚是否接收到第一激励信号，之前包括：

判断与第一输入引脚建立连接的第一处理器的接口与所述第一输入引脚的通信协议是否相匹配；若是，则

接收所述第一激励信号；若否，则

拒绝接收所述第一激励信号。

在其中一个实施例中，所述第一处理器的第二输出接口连接第三线缆，第二输入接口连接第四线缆，所述第一芯片的第二输入引脚连接第三插接对象，第二输出引脚连接第四插接对象；所述方法还包括：

检测第二输入引脚是否接收到第二激励信号，所述第二激励信号由所述第一处理器生成，并由第二输出接口输出，途经所述第三线缆输送至所述第一芯片；若是，则

生成与所述第二激励信号对应的第二响应信号，并通过所述第二输出引脚输出，所述第一处理器用于在接收到所述第二响应信号时，发出插接正确指示，以提示第三线缆插接正确，否则发出插接错误警示，以警示第三线缆插接错误，需重新进行插接。

第三方面，本申请提供一种线缆插错识别装置，应用于第一处理器，所述第一处理器用于与第一芯片建立连接，所述第一处理器的第一输出接口连接第一线缆，第一输入接口连接第二线缆，所述第一芯片的第一输入引脚连接第一插接对象，第一输出引脚连接第二插接对象；所述装置包括：

第一生成模块，用于生成并向所述第一输出接口输出第一激励信号，所述第一激励信号用于途经所述第一线缆输送至所述第一芯片，在所述第一激励信号途经所述第一线缆与第一插接对象输送至所述第一输入引脚时，所述第一芯片用于根据所述第一激励信号生成与所述第一激励信号对应的第一响应信号，且将所述第一响应信号通过所述第一输出引脚途经所述第二线缆输出；

第一检测模块，用于检测是否接收到所述第一响应信号；若是，则

第一指示模块，用于发出插接正确指示，以提示第一线缆插接正确；若否，则

第一警示模块，用于发出插接错误警示，以警示第一线缆插接错误，需重新进行插接。

第四方面，本申请提供一种线缆插错识别装置，应用于第一芯片，所述第一芯片用于与第一处理器建立连接，所述第一芯片的第一输入引脚连接第一插接对象，第一输出引脚连接第二插接对象；所述第一处理器的第一输出接口连接第一线缆，第一输入接口连接第二线缆，所述装置包括：

第二检测模块，用于检测第一输入引脚是否接收到第一激励信号，所述第一激励信号由所述第一处理器生成，并由第一输出接口输出，途经所述第一线缆输送至所述第一芯片；若是，则

第二生成模块，用于生成与所述第一激励信号对应的第一响应信号，并通过所述第一输出引脚输出，所述第一处理器用于在接收到所述第一响应信号时，发出插接正确指示，以提示第一线缆插接正确，否则发出插接错误警示，以警示第一线缆插接错误，需重新进行插接。

第五方面，提供一种电子设备，包括存储器和处理器，所述存储器存储有计算机程序，所述处理器执行所述计算机程序时实现以下步骤：

应用于第一处理器，所述第一处理器用于与第一芯片建立连接，所述第一处理器的第一输出接口连接第一线缆，第一输入接口连接第二线缆，所述第一芯片的第一输入引脚连接第一插接对象，第一输出引脚连接第二插接对象；所述方法包括：

生成并向所述第一输出接口输出第一激励信号，所述第一激励信号用于途经所述第一线缆输送至所述第一芯片，在所述第一激励信号途经所述第一线缆与第一插接对象输送至所述第一输入引脚时，所述第一芯片用于根据所述第一激励信号生成与所述第一激励信号对应的第一响应信号，且将所述第一响应信号通过所述第一输出引脚途经所述第二线缆输出；

检测是否接收到所述第一响应信号；若是，则

发出插接正确指示，以提示第一线缆插接正确；若否，则

发出插接错误警示，以警示第一线缆插接错误，需重新进行插接；或

应用于第一芯片，所述第一芯片用于与第一处理器建立连接，所述第一芯片的第一输入引脚连接第一插接对象，第一输出引脚连接第二插接对象；所述第一处理器的第一输出接口连接第一线缆，第一输入接口连接第二线缆，所述方法包括：

检测第一输入引脚是否接收到第一激励信号，所述第一激励信号由所述第一处理器生成，并由第一输出接口输出，途经所述第一线缆输送至所述第一芯片；若是，则

生成与所述第一激励信号对应的第一响应信号，并通过所述第一输出引脚输出，所述第一处理器用于在接收到所述第一响应信号时，发出插接正确指示，以提示第一线缆插接正确，否则发出插接错误警示，以警示第一线缆插接错误，需重新进行插接。

第六方面，本申请提供一种计算机存储介质，存储有计算机程序，所述计算机程序被处理器执行时实现以下步骤：

应用于第一处理器，所述第一处理器用于与第一芯片建立连接，所述第一处理器的第一输出接口连接第一线缆，第一输入接口连接第二线缆，所述第一芯片的第一输入引脚连接第一插接对象，第一输出引脚连接第二插接对象；所述方法包括：

生成并向所述第一输出接口输出第一激励信号，所述第一激励信号用于途经所述第一线缆输送至所述第一芯片，在所述第一激励信号途经所述第一线缆与第一插接对象输送至所述第一输入引脚时，所述第一芯片用于根据所述第一激励信号生成与所述第一激励信号对应的第一响应信号，且将所述第一响应信号通过所述第一输出引脚途经所述第二线缆输出；

检测是否接收到所述第一响应信号；若是，则

发出插接正确指示，以提示第一线缆插接正确；若否，则

发出插接错误警示，以警示第一线缆插接错误，需重新进行插接；或

应用于第一芯片，所述第一芯片用于与第一处理器建立连接，所述第一芯片的第一输入引脚连接第一插接对象，第一输出引脚连接第二插接对象；所述第一处理器的第一输出接口连接第一线缆，第一输入接口连接第二线缆，所述方法包括：

检测第一输入引脚是否接收到第一激励信号，所述第一激励信号由所述第一处理器生成，并由第一输出接口输出，途经所述第一线缆输送至所述第一芯片；若是，则

生成与所述第一激励信号对应的第一响应信号，并通过所述第一输出引脚输出，所述第一处理器用于在接收到所述第一响应信号时，发出插接正确指示，以提示第一线缆插接正确，否则发出插接错误警示，以警示第一线缆插接错误，需重新进行插接。

上述线缆插错识别方法、装置、电子设备及存储介质，由于第一处理器与第一芯片建立连接，且第一处理器的第一输出接口连接第一线缆，第一输入接口与第二线缆相连，第一芯片的第一输入引脚与第一插接对象连接，第一输出引脚与第二插接对象连接，因此，第一处理器生成第一激励信号并向第一输出接口输出该第一激励信号，第一激励信号途经第一线缆被输送至第一芯片，在第一激励信号途经第一线缆与第一插接对象被输送至第一输入引脚时，第一芯片根据接收到的第一激励信号生成与第一激励信号相对应的第一响应信号，该第一响应信号通过第一输出引脚输出至第一处理器。第一处理器检测是否接收到第一输出引脚输出的第一响应信号，若接收到第一响应信号，则发出插接正确指示，提示用户第一线缆插接正确，若未接收到第一响应信号，第一处理器会发出插接错误警示，警示用户第一线缆插接错误，需重新进行插接。该方法可以根据第一芯片反馈的第一响应信号准确的判断在不同场景下第一线缆的插接情况，不需要预先编写检测脚本，使得插接在处理器和芯片之间的电缆均能被检测到，保证了线缆插接错误识别的准确性。

附图说明

图1为本申请中一个实施例的线缆插错识别方法流程图；

图2为本申请中一个实施例的线缆插错识别方法流程图；

图3为本申请中一个实施例的线缆插错识别方法流程图；

图4为本申请中一个实施例的线缆插错识别方法流程图；

图5为本申请中一个实施例的线缆插错识别方法的场景一执行过程图；

图6为本申请中一个实施例的线缆插错识别方法的场景二执行过程图；

图7为本申请中一个实施例的线缆插错识别方法的场景三执行过程图；

图8为本申请中一个实施例的线缆插错识别装置结构示意图；

图9为本申请中一个实施例的线缆插错识别装置结构示意图；

图10为本申请中一个实施例的线缆插错识别装置结构示意图；

图11为本申请中一个实施例的线缆插错识别装置结构示意图；

图12为本申请中一个实施例的计算机设备的内部结构图。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地说明，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

如图1所示，在一个实施例中，一种线缆插错识别方法，应用于第一处理器，第一处理器用于与第一芯片建立连接，第一处理器的第一输出接口连接第一线缆，第一输入接口连接第二线缆，第一芯片的第一输入引脚连接第一插接对象，第一输出引脚连接第二插接对象，包括以下步骤：

步骤S110，生成并向第一输出接口输出第一激励信号，第一激励信号用于途经第一线缆输送至第一芯片，在第一激励信号途经第一线缆与第一插接对象输送至第一输入引脚时，第一芯片用于根据第一激励信号生成与第一激励信号对应的第一响应信号，且将第一响应信号通过第一输出引脚途经第二线缆输出。

具体地，第一处理器生成第一激励信号并通过第一输出接口输出，从第一输出接口输出的第一激励信号通过第一线缆输送至第一芯片，在第一激励信号经过第一线缆与第一插接对象被输送至第一输入引脚时，第一芯片根据第一激励信号生成相对应的第一响应信号，并将第一响应信号通过第一输出引脚和第二线缆输出至第一处理器。

步骤S120，检测是否接收到第一响应信号。

具体地，第一处理器检测是否接收到步骤S110中通过第一输出引脚输出的第一响应信号。

步骤S130，若是，则发出插接正确指示，以提示第一线缆插接正确。

具体地，若步骤S120中检测到第一处理器接收到了第一响应信号，第一处理器则会发出插接正确的提示，以提示用户第一线缆插接正确。

步骤S140，若否，则发出插接错误警示，以警示第一线缆插接错误，需重新进行插接。

具体地，若步骤S120中未检测到第一处理器接收到第一响应信号，第一处理器则会发出插接错误的警示，以警示用户第一线缆插接错误，需要重新进行插接。

上述线缆插错识别方法，由于第一处理器与第一芯片建立连接，且第一处理器的第一输出接口连接第一线缆，第一输入接口与第二线缆相连，第一芯片的第一输入引脚与第一插接对象连接，第一输出引脚与第二插接对象连接，因此，第一处理器生成第一激励信号并向第一输出接口输出该第一激励信号，第一激励信号途经第一线缆被输送至第一芯片，在第一激励信号途经第一线缆与第一插接对象被输送至第一输入引脚时，第一芯片根据接收到的第一激励信号生成与第一激励信号相对应的第一响应信号，该第一响应信号通过第一输出引脚输出至第一处理器。第一处理器检测是否接收到第一输出引脚输出的第一响应信号，若接收到第一响应信号，则发出插接正确指示，提示用户第一线缆插接正确，若未接收到第一响应信号，第一处理器会发出插接错误警示，警示用户第一线缆插接错误，需重新进行插接。该方法可以根据第一芯片反馈的第一响应信号准确的判断在不同场景下第一线缆的插接情况，不需要预先编写检测脚本，使得插接在处理器和芯片之间的电缆均能被检测到，保证了线缆插接错误识别的准确性。

如图2所示，在一个实施例中，一种线缆插错识别方法，应用于第一处理器，第一处理器用于与第一芯片建立连接，第一处理器的第一输出接口连接第一线缆，第一输入接口连接第二线缆，第一芯片的第一输入引脚连接第一插接对象，第一输出引脚连接第二插接对象，包括以下步骤：

步骤S210，判断与第一输出接口建立连接的第一芯片的引脚与第一输出接口的通信协议是否相匹配。

具体地，第一处理器首先判断与第一输出接口建立连接的第一芯片的引脚与第一输出接口的通信协议是否相匹配，若匹配，则第一处理器会输出第一激励信号，若不匹配，第一处理器则拒绝输出第一激励信号。

步骤S220，生成并向第一输出接口输出第一激励信号，第一激励信号用于途经第一线缆输送至第一芯片，在第一激励信号途经第一线缆与第一插接对象输送至第一输入引脚时，第一芯片用于根据第一激励信号生成与第一激励信号对应的第一响应信号，且将第一响应信号通过第一输出引脚途经第二线缆输出。

具体地，当步骤S210中第一处理器的判断结果为与第一输出接口建立连接的第一芯片的引脚与第一输出接口的通信协议相匹配，那么，第一处理器会生成第一激励信号并通过第一输出接口输出，从第一输出接口输出的第一激励信号通过第一线缆输送至第一芯片，在第一激励信号经过第一线缆与第一插接对象被输送至第一输入引脚时，第一芯片根据第一激励信号生成相对应的第一响应信号，并将第一响应信号通过第一输出引脚和第二线缆输出至第一处理器。

步骤S230，检测是否接收到第一响应信号。

具体地，第一处理器检测是否接收到通过第一输出引脚输出的第一响应信号，若检测到第一处理器接收到了第一响应信号，第一处理器则会发出插接正确的提示，以提示用户第一线缆插接正确，若未检测到第一处理器接收到第一响应信号，第一处理器则会发出插接错误的警示，以警示用户第一线缆插接错误，需要重新进行插接。

步骤S240，生成并向第二输出接口输出第二激励信号，第二激励信号用于途经第三线缆输送至第一芯片，在第二激励信号途经第三线缆与第三插接对象输送至第二输入引脚时，第一芯片用于述第二激励信号进行处理，并生成与第二激励信号对应的第二响应信号，且将第二响应信号通过第二输出引脚途经第四线缆输出。

具体地，第一处理器的第二输出接口连接第三线缆，第二输出接口连接第四线缆，第一芯片的第二输入引脚连接第三插接对象，第二输出引脚连接第四插接对象。第一处理器生成第二激励信号并通过第二输出接口输出，第二输出接口输出的第二激励信号通过第三线缆和第三插接对象输送至第一芯片，当第一芯片的第二输入引脚接收到途经第三线缆和第三插接对象的第二激励信号时，第一芯片会对第二激励信号进行处理，生成与第二激励信号相对应的第二响应信号，第二响应信号通过第二输出引脚途经第四线缆输出。

步骤S250，检测是否接收到第二响应信号。

具体地，第一处理器检测是否接收到通过第二输出引脚途经第四线缆输出的第二响应信号，若检测到第一处理器接收到了第二响应信号，第一处理器则会发出插接正确的提示，以提示用户第三线缆插接正确，若未检测到第一处理器接收到第二响应信号，第一处理器则会发出插接错误的警示，以警示用户第三线缆插接错误，需要重新进行插接。

步骤S260，检测第二线缆输入的是否为第一电平。

具体地，第一处理器的第二输出接口连接第三线缆，第二输入接口连接第四线缆，第一芯片的第二输入引脚连接第三插接对象，第二输出引脚连接第四插接对象，第一输出引脚设置为第一电平，第一处理器检测第二线缆输入的是否为第一电平，若是，则发出插接正确指示，以提示用户第二线缆插接正确，若否则发出插接错误警示，以警示用户第二线缆插接错误。

步骤S270，检测第四线缆输入的是否为第二电平。

具体地，第二输出引脚设置为第二电平，第一处理器检测第二输出引脚途经第四线缆输出的电平是否为第二电平，若是，则第一处理器发出插接正确提示，以提示用户第四线缆插接正确，若否，则第一处理器会发出插接错误提示，以警示用户第四线缆插接错误，需要重新进行插接。

上述线缆插错识别方法，由于第一处理器与第一芯片建立连接，且第一处理器的第一输出接口连接第一线缆，第一输入接口与第二线缆相连，第一芯片的第一输入引脚与第一插接对象连接，第一输出引脚与第二插接对象连接，因此，第一处理器生成第一激励信号并向第一输出接口输出该第一激励信号，第一激励信号途经第一线缆被输送至第一芯片，在第一激励信号途经第一线缆与第一插接对象被输送至第一输入引脚时，第一芯片根据接收到的第一激励信号生成与第一激励信号相对应的第一响应信号，该第一响应信号通过第一输出引脚输出至第一处理器。第一处理器检测是否接收到第一输出引脚输出的第一响应信号，若接收到第一响应信号，则发出插接正确指示，提示用户第一线缆插接正确，若未接收到第一响应信号，第一处理器会发出插接错误警示，警示用户第一线缆插接错误，需重新进行插接。另外，还可设置第二线缆与第四线缆的输入电平为第一电平和第二电平，根据电平的不同判断第二线缆与第四线缆是否插接错误。该方法可以根据芯片反馈的响应信号以及输出引脚输出的电平的不同准确的判断在不同场景下线缆的插接情况，不需要预先编写检测脚本，使得插接在处理器和芯片之间的电缆均能被检测到，保证了线缆插接错误识别的准确性。

如图3所示，在一个实施例中，一种线缆插错识别方法，应用于第一芯片，第一芯片用于与第一处理器建立连接，第一芯片的第一输入引脚连接第一插接对象，第一输出引脚连接第二插接对象。第一处理器的第一输出接口连接第一线缆，第一输入接口连接第二线缆，包括以下步骤：

步骤S310，检测第一输入引脚是否接收到第一激励信号，第一激励信号由第一处理器生成，并由第一输出接口输出，途经第一线缆输送至第一芯片。

具体地，第一芯片检测第一输入引脚是否接收到第一激励信号，第一激励信号由第一处理器生成并通过第一输出接口输出，第一芯片通过第一线缆接收该第一激励信号。

步骤S320，生成与第一激励信号对应的第一响应信号，并通过第一输出引脚输出，第一处理器用于在接收到第一响应信号时，发出插接正确指示，以提示第一线缆插接正确，否则发出插接错误警示，以警示第一线缆插接错误，需重新进行插接。

具体地，若步骤S310中检测到第一芯片的第一输入引脚接收到第一激励信号，那么第一芯片则会生成与第一激励信号相对应的第一响应信号，并通过第一输出引脚途经第二线缆输出，第一处理器在接收到第一响应信号时，发出插接正确的提示，以提示用户第一线缆插接正确，否则发出插接错误提示，以警示用户第一线缆插接错误，需要重新进行插接。

上述线缆插错识别方法，由于第一处理器与第一芯片建立连接，且第一处理器的第一输出接口连接第一线缆，第一输入接口与第二线缆相连，第一芯片的第一输入引脚与第一插接对象连接，第一输出引脚与第二插接对象连接，因此，第一处理器生成第一激励信号并向第一输出接口输出该第一激励信号，第一激励信号途经第一线缆被输送至第一芯片，在第一激励信号途经第一线缆与第一插接对象被输送至第一输入引脚时，第一芯片根据接收到的第一激励信号生成与第一激励信号相对应的第一响应信号，该第一响应信号通过第一输出引脚输出至第一处理器。第一处理器检测是否接收到第一输出引脚输出的第一响应信号，若接收到第一响应信号，则发出插接正确指示，提示用户第一线缆插接正确，若未接收到第一响应信号，第一处理器会发出插接错误警示，警示用户第一线缆插接错误，需重新进行插接。该方法可以根据第一芯片反馈的第一响应信号准确的判断在不同场景下第一线缆的插接情况，不需要预先编写检测脚本，使得插接在处理器和芯片之间的电缆均能被检测到，保证了线缆插接错误识别的准确性。

如图4所示，在一个实施例中，一种线缆插错识别方法，应用于第一芯片，第一芯片用于与第一处理器建立连接，第一芯片的第一输入引脚连接第一插接对象，第一输出引脚连接第二插接对象。第一处理器的第一输出接口连接第一线缆，第一输入接口连接第二线缆，包括以下步骤：

步骤S410，判断与第一输入引脚建立连接的第一处理器的接口与第一输入引脚的通信协议是否相匹配。

具体地，第一芯片判断与第一输入引脚建立连接的第一处理器的接口与第一输出引脚的通信协议是否相匹配，若第一处理器的接口与第一输出引脚的通信协议相匹配，则第一芯片同意接收第一处理器发来的第一激励信号，若第一处理器的接口与第一输出引脚的通信协议不相匹配，则第一芯片拒绝接收第一处理器发来的第一激励信号。

步骤S420，检测第一输入引脚是否接收到第一激励信号，第一激励信号由第一处理器生成，并由第一输出接口输出，途经第一线缆输送至第一芯片。

具体地，在步骤S410中第一处理器的接口与第一输出引脚的通信协议相匹配的基础上，第一芯片检测第一输入引脚是否接收到第一激励信号，该第一激励信号由第一处理器生成并经过第一输出接口输出途经第一线缆输送至第一芯片。

步骤S430，生成与第一激励信号对应的第一响应信号，并通过第一输出引脚输出，第一处理器用于在接收到第一响应信号时，发出插接正确指示，以提示第一线缆插接正确，否则发出插接错误警示，以警示第一线缆插接错误，需重新进行插接。

具体地，若步骤S420中检测到第一输入引脚接收到第一激励信号，第一芯片则会根据接收到的第一激励信号生成相对应的第一响应信号，并通过第一输出引脚途经第二线缆输出，第一处理器在接收到第一响应信号时，发出插接正确指示，以提示用户第一线缆插接正确，否则发出插接错误警示，以警示第一线缆插接错误，需要重新进行插接。

步骤S440，检测第二输入引脚是否接收到第二激励信号，第二激励信号由第一处理器生成，并由第二输出接口输出，途经第三线缆输送至第一芯片。

具体地，第一芯片检测第二输入引脚是否接收到第二激励信号，第二激励信号由第一处理器生成并由第二输出接口输出，第二输出接口输出的第二激励信号经过第三线缆输送至第一芯片。

步骤S450，生成与第二激励信号对应的第二响应信号，并通过第二输出引脚输出，第一处理器用于在接收到第二响应信号时，发出插接正确指示，以提示第三线缆插接正确，否则发出插接错误警示，以警示第三线缆插接错误，需重新进行插接。

具体地，步骤S440中第一芯片接收到第二激励信号后生成与第二激励信号相对应的第二响应信号，第二响应信号通过第二输出引脚并途经第四线缆输出，第一处理器接收到第二响应信号时，发出插接正确指示，以提示用户第三线缆插接正确，否则发出插接错误警示，以警示用户第三线缆插接错误，需要重新进行插接。

步骤S460，设置第一输出引脚的电平为第一电平并将第一电平通过第二线缆发送至第一处理器进行检测。

具体地，第一芯片设置第一输出引脚的电平为第一电平，并将第一输出引脚的第一电平发送至第一处理器，若第一处理器检测到第二线缆输出的为第一电平，则发出插接正确的指示，提示用户第二线缆插接正确，否则发出插接错误的警示，以警示用户第二线缆插接错误，需要重新进行插接。

步骤S470，设置第二输出引脚的电平为第二电平并将第二电平通过第四线缆发送至第一处理器进行检测。

具体地，第一芯片设置第二输出引脚的电平为第二电平，并将第二电平通过第四线缆发送至第一处理器，若第一处理器检测到第四线缆输出电平为第二电平，则发出插接正确的指示，以提示用户第四线缆插接正确，否则发出线缆插接错误的警示，以警示用户第四线缆插接错误，需要重新进行插接。

上述线缆插错识别方法，由于第一处理器与第一芯片建立连接，且第一处理器的第一输出接口连接第一线缆，第一输入接口与第二线缆相连，第一芯片的第一输入引脚与第一插接对象连接，第一输出引脚与第二插接对象连接，因此，第一处理器生成第一激励信号并向第一输出接口输出该第一激励信号，第一激励信号途经第一线缆被输送至第一芯片，在第一激励信号途经第一线缆与第一插接对象被输送至第一输入引脚时，第一芯片根据接收到的第一激励信号生成与第一激励信号相对应的第一响应信号，该第一响应信号通过第一输出引脚输出至第一处理器。第一处理器检测是否接收到第一输出引脚输出的第一响应信号，若接收到第一响应信号，则发出插接正确指示，提示用户第一线缆插接正确，若未接收到第一响应信号，第一处理器会发出插接错误警示，警示用户第一线缆插接错误，需重新进行插接。另外，还可设置第二线缆与第四线缆的输入电平为第一电平和第二电平，根据电平的不同判断第二线缆与第四线缆是否插接错误。该方法可以根据芯片反馈的响应信号以及输出引脚输出的电平的不同准确的判断在不同场景下线缆的插接情况，不需要预先编写检测脚本，使得插接在处理器和芯片之间的电缆均能被检测到，保证了线缆插接错误识别的准确性。

如图5至图7所示，在一个实施例中，提供一种线缆插错识别方法，应用于以下场景。

场景一：当线缆1与线缆2位于同一个接口的不同位置时，Riser卡上放置一片PCA9555，主板的带外处理器I2C接口连接PCIE线缆1的I2C接口，再连接到PCA9555的I2C接口。启动时，主板上的带外处理器通过PCIE线缆的I2C接口读取PCA9555的设备ID，如果可以读取到即证明线缆1在位，若线缆1在位，则线缆1与2没有交叉。若读取到线缆2在位，则线缆2的插接位置正确，线缆1与线缆2没有交叉。若既读取不到线缆1在位也读取不到线缆2在位，则线缆1与线缆2均未连接或者线缆1与线缆2插接位置交叉。

场景二：当线缆1与线缆2位于两个不同的接口时，在Riser卡上放置PCA9555，PCA9555的其中一个IO接口默认上拉，再放置一个微动开关，微动开关的一端连接上拉电阻，另一端接地，如果微动开关没有按下则IO接口为高电平，如果按下微动开关，则IO接口为低电平。

系统启动时处理器检测PCA9555微动开关连接的IO接口的电平，正常情况下Riser1的电平为高电平，Riser 2的电平为低电平，如果Riser 1显示为低电平，Riser 2显示为高电平，则证明线缆1与线缆2插接位置交叉了。

需要说明的是，微动开关可以用来确定PCA9555的地址，微动开关一端连接上拉电阻，一端接地，如果微动开关没有按下则地址为1，如果按下则地址为0，不同位置的Riser卡下方的机械底座有区别。

系统启动时，处理器读取PCA9555的设备ID，不同位置的PCA9555地址不同，如果Riser 1的PCA9555的设备ID可以读取到证明线缆1连接了且没有连接错，然后读取线缆2所在位置的PCA9555的设备ID可以读取到线缆2连接了且没有连接错。如果主板连接两张以上Riser卡，可以设置多个凸起或斜坡的结构采用多个按钮的微动开关，判断线缆有无插接错误。

场景三：当线缆1与线缆2位于两个不同的接口时，带外处理器针对Riser1和Riser2的从线缆1和线缆2的两个IO接口(IO口1和IO口2)发出的电平(电平1和电平2)，线缆1接收到Riser 1的电平后输出对应的位置编码信息，比如为01(或者其他编码)，线缆2接收到Riser 2的电平后输出对应的编码信息(与线缆1的编码信息不同)，比如为10(或者其他编码)，如果线缆1和线缆2连接正确，则处理器通过I2C读出Riser 1的数据为01，Riser2的数据为10，表明线缆1与线缆2插接位置正确。如果接收到Riser 1的数据为10，Riser 2的数据为01，则线缆1与线缆2插接位置交叉。如果读不到01，则线缆1未连接，如果读取不到10，则线缆2未连接。

上述线缆插错识别方法，当线缆1与线缆2插接于不同接口时，服务器通过获取不同接口的电平，再将不同的电平发送至与接口对应连接的线缆1和线缆2，服务器可根据线缆1和线缆2接收到的电平的不同输出线缆1和线缆2对应的编码信息，根据编码信息可以准确的判定在不同场景下线缆1和线缆2的插接情况，使用场景较广泛。当线缆1与线缆2插接于同一个接口时，线缆1和线缆2接收到的电平是相同的，可通过读取线缆1与线缆2在同一个接口上的在位情况，判断线缆1或者线缆2是否在位，根据在位信息判定线缆1与线缆2在同一个接口上的插接情况。因此，该方法的应用场景广泛，可获取插接线缆的具体插接位置，保证了线缆插错识别的准确性，若线缆插接错误可以及时的纠正。

如图8所示，在一个实施例中，一种线缆插错识别装置，应用于第一处理器，第一处理器用于与第一芯片建立连接，第一处理器的第一输出接口连接第一线缆，第一输入接口连接第二线缆，第一芯片的第一输入引脚连接第一插接对象，第一输出引脚连接第二插接对象，包括第一生成模块810、第一检测模块820、第一指示模块830、第一警示模块840。

第一生成模块810用于生成并向第一输出接口输出第一激励信号，第一激励信号用于途经第一线缆输送至第一芯片，在第一激励信号途经第一线缆与第一插接对象输送至第一输入引脚时，第一芯片用于根据第一激励信号生成与第一激励信号对应的第一响应信号，且将第一响应信号通过第一输出引脚途经第二线缆输出。

第一检测模块820用于检测是否接收到第一响应信号。

第一指示模块830用于当第一检测模块820检测到第一处理器接收到第一响应信号时，发出插接正确指示，以提示用户第一线缆插接正确。

第二警示模块840用于当第一检测模块820未检测到第一处理器接收到第一响应信号时，发出插接错误警示，以警示用户第一线缆插接错误，需要重新进行插接。

上述线缆插错识别装置，由于第一处理器与第一芯片建立连接，且第一处理器的第一输出接口连接第一线缆，第一输入接口与第二线缆相连，第一芯片的第一输入引脚与第一插接对象连接，第一输出引脚与第二插接对象连接，因此，第一处理器生成第一激励信号并向第一输出接口输出该第一激励信号，第一激励信号途经第一线缆被输送至第一芯片，在第一激励信号途经第一线缆与第一插接对象被输送至第一输入引脚时，第一芯片根据接收到的第一激励信号生成与第一激励信号相对应的第一响应信号，该第一响应信号通过第一输出引脚输出至第一处理器。第一处理器检测是否接收到第一输出引脚输出的第一响应信号，若接收到第一响应信号，则发出插接正确指示，提示用户第一线缆插接正确，若未接收到第一响应信号，第一处理器会发出插接错误警示，警示用户第一线缆插接错误，需重新进行插接。该装置可以根据第一芯片反馈的第一响应信号准确的判断在不同场景下第一线缆的插接情况，不需要预先编写检测脚本，使得插接在处理器和芯片之间的电缆均能被检测到，保证了线缆插接错误识别的准确性。

如图9所示，在一个实施例中，一种线缆插错识别装置，应用于第一处理器，第一处理器用于与第一芯片建立连接，第一处理器的第一输出接口连接第一线缆，第一输入接口连接第二线缆，第一芯片的第一输入引脚连接第一插接对象，第一输出引脚连接第二插接对象，包括第一判断模块910、第一生成模块920、第一检测模块930、第一指示模块931、第一警示模块932、第二生成模块940、第二检测模块941、第二指示模块942、第二警示模块943、第三检测模块950、第三指示模块951、第三警示模块952、第四检测模块960、第四指示模块961、第四警示模块962。

第一判断模块910用于判断第一输出接口建立连接的第一芯片的引脚与第一输出接口的通信协议是否相匹配，在第一芯片的引脚与第一输出接口的通信协议相匹配时出发第一处理器输出第一激励信号，否则第一处理器则拒绝输出第一激励信号。

第一生成模块920用于生成并向第一输出接口输出第一激励信号，第一激励信号用于途经第一线缆输送至第一芯片，在第一激励信号途经第一线缆与第一插接对象输送至第一输入引脚时，第一芯片用于根据第一激励信号生成与第一激励信号对应的第一响应信号，且将第一响应信号通过第一输出引脚途经第二线缆输出。

第一检测模块930用于检测是否接收到第一响应信号。第一指示模块931用于在第一检测模块930检测到第一处理器接收到第一响应信号时发出插接正确指示，以提示用户第一线缆插接正确。第一警示模块932用于在第一检测模块930检测到第一处理器未接收到第一响应信号时发出插接错误警示，以警示用户第一线缆插接错误。

第二生成模块940用于生成并向第二输出接口输出第二激励信号，第二激励信号用于途经第三线缆输送至第一芯片，在第二激励信号途经第三线缆与第三插接对象输送至第二输入引脚时，第一芯片用于对第二激励信号进行处理，并生成与第二激励信号对应的第二响应信号，且将第二响应信号通过第二输出引脚途经第四线缆输出。

第二检测模块941用于检测第一处理器是否接收到第二响应信号。第二指示模块942用于在第二检测模块941检测到第一处理器接收到第二响应信号时发出插接正确指示，以提示用户第三线缆插接正确。第二警示模块943用于在第二检测模块941检测到第一处理器未接收到第二响应信号时发出插接错误警示，以警示用户第三线缆插接错误，需要重新进行插接。

第三检测模块950用于检测第二线缆输入的是否为第一电平。

需要说明的是，第一处理器的第二输出接口连接第三线缆，第二输入接口连接第四线缆，第一芯片的第二输入引脚连接第三插接对象，第二输出引脚连接第四插接对象，第一输出引脚设置为第一电平，第二输出引脚设置为第二电平。

第三指示模块951用于在第三检测模块950检测到第二线缆输入的为第一电平时，发出插接正确指示，以提示用户第二线缆插接正确。

第三警示模块952用于在第三检测模块950检测到第二线缆输入的不是第一电平时发出插接错误警示，以警示用户第二线缆插接错误，需要重新进行插接。

第四检测模块960用于检测第四线缆输入的电平是否为第二电平。

第四指示模块961用于在第四检测模块960检测到第四线缆输入的电平为第二电平时发出插接正确指示，以提示用户第四线缆插接正确。

第四警示模块962用于在第四检测模块960检测到第四线缆输入的电平为第二电平时，发出插接错误警示，以警示用户第四线缆插接错误，需要重新进行插接。

上述线缆插错识别装置，由于第一处理器与第一芯片建立连接，且第一处理器的第一输出接口连接第一线缆，第一输入接口与第二线缆相连，第一芯片的第一输入引脚与第一插接对象连接，第一输出引脚与第二插接对象连接，因此，第一处理器生成第一激励信号并向第一输出接口输出该第一激励信号，第一激励信号途经第一线缆被输送至第一芯片，在第一激励信号途经第一线缆与第一插接对象被输送至第一输入引脚时，第一芯片根据接收到的第一激励信号生成与第一激励信号相对应的第一响应信号，该第一响应信号通过第一输出引脚输出至第一处理器。第一处理器检测是否接收到第一输出引脚输出的第一响应信号，若接收到第一响应信号，则发出插接正确指示，提示用户第一线缆插接正确，若未接收到第一响应信号，第一处理器会发出插接错误警示，警示用户第一线缆插接错误，需重新进行插接。另外，还可设置第二线缆与第四线缆的输入电平为第一电平和第二电平，根据电平的不同判断第二线缆与第四线缆是否插接错误。该装置可以根据芯片反馈的响应信号以及输出引脚输出的电平的不同准确的判断在不同场景下线缆的插接情况，不需要预先编写检测脚本，使得插接在处理器和芯片之间的电缆均能被检测到，保证了线缆插接错误识别的准确性。

如图10所示，在一个实施例中，一种线缆插错识别装置，应用于第一芯片，第一芯片用于与第一处理器建立连接，第一芯片的第一输入引脚连接第一插接对象，第一输出引脚连接第二插接对象。第一处理器的第一输出接口连接第一线缆，第一输入接口连接第二线缆，包括第一信号检测模块1010和第一信号生成模块1020。

第一信号检测模块1010用于检测第一输入引脚是否接收到第一激励信号，第一激励信号由第一处理器生成，并由第一输出接口输出，途经第一线缆输送至第一芯片。

第一信号生成模块1020用于在第一信号检测模块1010检测到第一芯片的第一输入引脚接收到第一激励信号时，生成与第一激励信号相对应的第一响应信号，并通过第一输出引脚输出，第一处理器用于在接收到第一响应信号时，发出插接正确指示，以提示第一线缆插接正确，否则发出插接错误警示，以警示第一线缆插接错误。

上述线缆插错识别装置，由于第一处理器与第一芯片建立连接，且第一处理器的第一输出接口连接第一线缆，第一输入接口与第二线缆相连，第一芯片的第一输入引脚与第一插接对象连接，第一输出引脚与第二插接对象连接，因此，第一处理器生成第一激励信号并向第一输出接口输出该第一激励信号，第一激励信号途经第一线缆被输送至第一芯片，在第一激励信号途经第一线缆与第一插接对象被输送至第一输入引脚时，第一芯片根据接收到的第一激励信号生成与第一激励信号相对应的第一响应信号，该第一响应信号通过第一输出引脚输出至第一处理器。第一处理器检测是否接收到第一输出引脚输出的第一响应信号，若接收到第一响应信号，则发出插接正确指示，提示用户第一线缆插接正确，若未接收到第一响应信号，第一处理器会发出插接错误警示，警示用户第一线缆插接错误，需重新进行插接。该装置可以根据第一芯片反馈的第一响应信号准确的判断在不同场景下第一线缆的插接情况，不需要预先编写检测脚本，使得插接在处理器和芯片之间的电缆均能被检测到，保证了线缆插接错误识别的准确性。

如图11所示，在一个实施例中，一种线缆插错识别装置，应用于第一芯片，第一芯片用于与第一处理器建立连接，第一芯片的第一输入引脚连接第一插接对象，第一输出引脚连接第二插接对象。第一处理器的第一输出接口连接第一线缆，第一输入接口连接第二线缆，包括第二判断模块1110、第一信号检测模块1120、第一信号生成模块1130、第二信号检测模块1140、第二信号生成模块1150、第一发送模块1160、第二发送模块1170。

第二判断模块1110用于判断与第一输入引脚建立连接的第一处理器的接口与第一输入引脚的通信协议是否相匹配，若第一处理器的接口与第一输入引脚的通信协议相匹配，则第一芯片允许接收第一激励信号，若第一处理器的接口与第一输入引脚的通信协议不相匹配，则第一芯片拒绝接收第一激励信号。

第一信号检测模块1120用于在第一芯片允许接受第一激励信号时，检测第一输入引脚是否接收到第一激励信号，第一激励信号由第一处理器生成，并由第一输出接口输出，途经第一线缆输送至第一芯片。

第一信号生成模块1130用于在第一信号检测模块1120检测到第一输入引脚接收到第一激励信号时，生成与第一激励信号相对应的第一响应信号，并通过第一输出引脚输出，第一处理器用于在接收到第一响应信号时，发出插接正确指示，以提示第一线缆插接正确，否则发出插接错误警示，以警示第一线缆插接错误。

第二信号检测模块1140用于检测第二输入引脚是否接收到第二激励信号，第二激励信号由第一处理器生成，并由第二输出接口输出，途经第三线缆输送至第一芯片。

需要说明的是，第一处理器的第二输出接口连接第三线缆，第二输入接口连接第四线缆，第一芯片的第二输入引脚连接第三插接对象，第二输出引脚连接第四插接对象。

第二信号生成模块1150用于在第二输入引脚接收到第二激励信号时，生成与第二激励信号对应的第二响应信号，并通过第二输出引脚输出，第一处理器用于在接收到第二响应信号时，发出插接正确指示，以提示第三线缆插接正确，否则发出插接错误警示，以警示第三线缆插接错误，需重新进行插接。

第一发送模块1160用于设置第一输出引脚的电平为第一电平并将第一电平通过第二线缆发送至第一处理器进行检测。

需要说明的是，若第一处理器检测到第二线缆输出的为第一电平，则发出插接正确的指示，提示用户第二线缆插接正确，否则发出插接错误的警示，以警示用户第二线缆插接错误，需要重新进行插接

第二发送模块1170用于设置第二输出引脚的电平为第二电平并将第二电平通过第四线缆发送至第一处理器进行检测。

需要说明的是，若第一处理器检测到第四线缆输出电平为第二电平，则发出插接正确的指示，以提示用户第四线缆插接正确，否则发出线缆插接错误的警示，以警示用户第四线缆插接错误，需要重新进行插接。

上述线缆插错识别装置由于第一处理器与第一芯片建立连接，且第一处理器的第一输出接口连接第一线缆，第一输入接口与第二线缆相连，第一芯片的第一输入引脚与第一插接对象连接，第一输出引脚与第二插接对象连接，因此，第一处理器生成第一激励信号并向第一输出接口输出该第一激励信号，第一激励信号途经第一线缆被输送至第一芯片，在第一激励信号途经第一线缆与第一插接对象被输送至第一输入引脚时，第一芯片根据接收到的第一激励信号生成与第一激励信号相对应的第一响应信号，该第一响应信号通过第一输出引脚输出至第一处理器。第一处理器检测是否接收到第一输出引脚输出的第一响应信号，若接收到第一响应信号，则发出插接正确指示，提示用户第一线缆插接正确，若未接收到第一响应信号，第一处理器会发出插接错误警示，警示用户第一线缆插接错误，需重新进行插接。另外，还可设置第二线缆与第四线缆的输入电平为第一电平和第二电平，根据电平的不同判断第二线缆与第四线缆是否插接错误。该装置可以根据芯片反馈的响应信号以及输出引脚输出的电平的不同准确的判断在不同场景下线缆的插接情况，不需要预先编写检测脚本，使得插接在处理器和芯片之间的电缆均能被检测到，保证了线缆插接错误识别的准确性。

在一个实施例中，提供了一种计算机设备，该计算机设备可以是智能终端，其内部结构图可以如图12所示。该计算机设备包括通过系统总线连接的处理器、存储器和网络接口。其中，该计算机设备的处理器用于提供计算和控制能力。该计算机设备的存储器包括非易失性存储介质、内存储器。该非易失性存储介质存储有操作系统和计算机程序。该内存储器为非易失性存储介质中的操作系统和计算机程序的运行提供环境。该计算机设备的网络接口用于与外部的终端通过网络连接通信。该计算机程序被处理器执行时以实现一种线缆插错识别方法。

本领域技术人员可以理解，图12中示出的结构，仅仅是与本申请方案相关的部分结构的框图，并不构成对本申请方案所应用于其上的计算机设备的限定，具体的计算机设备可以包括比图中所示更多或更少的部件，或者组合某些部件，或者具有不同的部件布置。

在一个实施例中，一种计算机设备，包括存储器和处理器，存储器存储有计算机程序，该处理器执行计算机程序时实现上述各方法实施例中的步骤。

在一个实施例中，一种计算机存储介质，存储有计算机程序，计算机程序被处理器执行时实现上述各方法实施例中的步骤。

在一个实施例中，提供了一种计算机程序产品或计算机程序，该计算机程序产品或计算机程序包括计算机指令，该计算机指令存储在计算机可读存储介质中。计算机设备的处理器从计算机可读存储介质读取该计算机指令，处理器执行该计算机指令，使得该计算机设备执行上述各方法实施例中的步骤。

本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本申请所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和/或易失性存储器。非易失性存储器可包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)或闪存。易失性存储器可包括随机存取存储器(RAM)或者外部高速缓冲存储器。作为说明而非局限，RAM以多种形式可得，诸如静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据率SDRAM(DDRSDRAM)、增强型SDRAM(ESDRAM)、同步链路(Synchlink)DRAM(SLDRAM)、存储器总线(Rambus)直接RAM(RDRAM)、直接存储器总线动态RAM(DRDRAM)、以及存储器总线动态RAM(RDRAM)等。

以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (12)

1.一种线缆插错识别方法，其特征在于，应用于第一处理器，所述第一处理器用于与第一芯片建立连接，所述第一处理器的第一输出接口连接第一线缆，第一输入接口连接第二线缆，所述第一芯片的第一输入引脚连接第一插接对象，第一输出引脚连接第二插接对象；所述方法包括：

生成并向所述第一输出接口输出第一激励信号，所述第一激励信号用于途经所述第一线缆输送至所述第一芯片，在所述第一激励信号途经所述第一线缆与第一插接对象输送至所述第一输入引脚时，所述第一芯片用于根据所述第一激励信号生成与所述第一激励信号对应的第一响应信号，且将所述第一响应信号通过所述第一输出引脚途经所述第二线缆输出；

检测是否接收到所述第一响应信号；若是，则

发出插接正确指示，以提示第一线缆插接正确；若否，则

发出插接错误警示，以警示第一线缆插接错误，需重新进行插接。

2.根据权利要求1所述的线缆插错识别方法，其特征在于，所述生成并向所述第一输出接口输出第一激励信号，之前包括：

判断与所述第一输出接口建立连接的第一芯片的引脚与所述第一输出接口的通信协议是否相匹配；若是，则

输出所述第一激励信号；若否，则

拒绝输出所述第一激励信号。

3.根据权利要求1所述的线缆插错识别方法，其特征在于，所述第一处理器的第二输出接口连接第三线缆，第二输入接口连接第四线缆，所述第一芯片的第二输入引脚连接第三插接对象，第二输出引脚连接第四插接对象；所述方法还包括：

生成并向所述第二输出接口输出第二激励信号，所述第二激励信号用于途经所述第三线缆输送至所述第一芯片，在所述第二激励信号途经所述第三线缆与第三插接对象输送至所述第二输入引脚时，所述第一芯片用于对所述第二激励信号进行处理，并生成与所述第二激励信号对应的第二响应信号，且将所述第二响应信号通过所述第二输出引脚途经所述第四线缆输出；

检测是否接收到所述第二响应信号；若是，则

发出插接正确指示，以提示第三线缆插接正确；若否，则

发出插接错误警示，以警示第三线缆插接错误，需重新进行插接。

4.根据权利要求1或3所述的线缆插错识别方法，其特征在于，所述第一处理器的第二输出接口连接第三线缆，第二输入接口连接第四线缆，所述第一芯片的第二输入引脚连接第三插接对象，第二输出引脚连接第四插接对象，所述第一输出引脚设置为第一电平；所述方法还包括：

检测所述第二线缆输入的是否为第一电平；若是，则

发出插接正确指示，以提示第二线缆插接正确；若否，则

发出插接错误警示，以警示第二线缆插接错误，需重新进行插接。

5.根据权利要求4所述的线缆插错识别方法，其特征在于，所述第二输出引脚设置为第二电平，所述方法还包括：

检测所述第四线缆输入的是否为第二电平；若是，则

发出插接正确指示，以提示第四线缆插接正确；若否，则

发出插接错误警示，以警示第四线缆插接错误，需重新进行插接。

6.一种线缆插错识别方法，其特征在于，应用于第一芯片，所述第一芯片用于与第一处理器建立连接，所述第一芯片的第一输入引脚连接第一插接对象，第一输出引脚连接第二插接对象；所述第一处理器的第一输出接口连接第一线缆，第一输入接口连接第二线缆，所述方法包括：

检测第一输入引脚是否接收到第一激励信号，所述第一激励信号由所述第一处理器生成，并由第一输出接口输出，途经所述第一线缆输送至所述第一芯片；若是，则

生成与所述第一激励信号对应的第一响应信号，并通过所述第一输出引脚输出，所述第一处理器用于在接收到所述第一响应信号时，发出插接正确指示，以提示第一线缆插接正确，否则发出插接错误警示，以警示第一线缆插接错误，需重新进行插接。

7.根据权利要求1所述的线缆插错识别方法，其特征在于，所述检测第一输入引脚是否接收到第一激励信号，之前包括：

判断与第一输入引脚建立连接的第一处理器的接口与所述第一输入引脚的通信协议是否相匹配；若是，则

接收所述第一激励信号；若否，则

拒绝接收所述第一激励信号。

8.根据权利要求1所述的线缆插错识别方法，其特征在于，所述第一处理器的第二输出接口连接第三线缆，第二输入接口连接第四线缆，所述第一芯片的第二输入引脚连接第三插接对象，第二输出引脚连接第四插接对象；所述方法还包括：

检测第二输入引脚是否接收到第二激励信号，所述第二激励信号由所述第一处理器生成，并由第二输出接口输出，途经所述第三线缆输送至所述第一芯片；若是，则

生成与所述第二激励信号对应的第二响应信号，并通过所述第二输出引脚输出，所述第一处理器用于在接收到所述第二响应信号时，发出插接正确指示，以提示第三线缆插接正确，否则发出插接错误警示，以警示第三线缆插接错误，需重新进行插接。

9.一种线缆插错识别装置，其特征在于，应用于第一处理器，所述第一处理器用于与第一芯片建立连接，所述第一处理器的第一输出接口连接第一线缆，第一输入接口连接第二线缆，所述第一芯片的第一输入引脚连接第一插接对象，第一输出引脚连接第二插接对象；所述装置包括：

第一生成模块，用于生成并向所述第一输出接口输出第一激励信号，所述第一激励信号用于途经所述第一线缆输送至所述第一芯片，在所述第一激励信号途经所述第一线缆与第一插接对象输送至所述第一输入引脚时，所述第一芯片用于根据所述第一激励信号生成与所述第一激励信号对应的第一响应信号，且将所述第一响应信号通过所述第一输出引脚途经所述第二线缆输出；

第一检测模块，用于检测是否接收到所述第一响应信号；若是，则

第一指示模块，用于发出插接正确指示，以提示第一线缆插接正确；若否，则

第一警示模块，用于发出插接错误警示，以警示第一线缆插接错误，需重新进行插接。

10.一种线缆插错识别装置，其特征在于，应用于第一芯片，所述第一芯片用于与第一处理器建立连接，所述第一芯片的第一输入引脚连接第一插接对象，第一输出引脚连接第二插接对象；所述第一处理器的第一输出接口连接第一线缆，第一输入接口连接第二线缆，所述装置包括：

第二检测模块，用于检测第一输入引脚是否接收到第一激励信号，所述第一激励信号由所述第一处理器生成，并由第一输出接口输出，途经所述第一线缆输送至所述第一芯片；若是，则

第二生成模块，用于生成与所述第一激励信号对应的第一响应信号，并通过所述第一输出引脚输出，所述第一处理器用于在接收到所述第一响应信号时，发出插接正确指示，以提示第一线缆插接正确，否则发出插接错误警示，以警示第一线缆插接错误，需重新进行插接。

11.一种电子设备，包括存储器和处理器，所述存储器存储有计算机程序，其特征在于，所述处理器执行所述计算机程序时实现权利要求1至5中或6至8中任一项所述的方法的步骤。

12.一种计算机存储介质，存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1至5中或6至8中任一项所述的方法的步骤。

Images