CN115315898A - 具有被划分到多个电耦合基板的混合三维电感器的滤波器封装件 - Google Patents
具有被划分到多个电耦合基板的混合三维电感器的滤波器封装件 Download PDFInfo
- Publication number
- CN115315898A CN115315898A CN202180019168.5A CN202180019168A CN115315898A CN 115315898 A CN115315898 A CN 115315898A CN 202180019168 A CN202180019168 A CN 202180019168A CN 115315898 A CN115315898 A CN 115315898A
- Authority
- CN
- China
- Prior art keywords
- substrate
- inductors
- filter package
- filter
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 116
- 239000003990 capacitor Substances 0.000 claims abstract description 44
- 239000002184 metal Substances 0.000 claims abstract description 33
- 229910052751 metal Inorganic materials 0.000 claims abstract description 33
- 238000004891 communication Methods 0.000 claims abstract description 26
- 238000000034 method Methods 0.000 claims description 39
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 17
- 229910052802 copper Inorganic materials 0.000 claims description 17
- 239000010949 copper Substances 0.000 claims description 17
- 230000008878 coupling Effects 0.000 claims description 5
- 238000010168 coupling process Methods 0.000 claims description 5
- 238000005859 coupling reaction Methods 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 208000024875 Infantile dystonia-parkinsonism Diseases 0.000 abstract description 4
- 208000001543 infantile parkinsonism-dystonia Diseases 0.000 abstract description 4
- 230000010354 integration Effects 0.000 abstract 1
- 230000007246 mechanism Effects 0.000 description 13
- 230000009471 action Effects 0.000 description 6
- 230000008901 benefit Effects 0.000 description 6
- 230000006870 function Effects 0.000 description 6
- 230000001419 dependent effect Effects 0.000 description 5
- 238000013461 design Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000001965 increasing effect Effects 0.000 description 3
- 230000002441 reversible effect Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000001413 cellular effect Effects 0.000 description 2
- 230000007812 deficiency Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010237 hybrid technique Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/642—Capacitive arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/645—Inductive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/10—Inductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/0153—Electrical filters; Controlling thereof
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/17—Structural details of sub-circuits of frequency selective networks
- H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
- H01F2017/002—Details of via holes for interconnecting the layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
- H01F2017/0026—Multilayer LC-filter
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F2017/004—Printed inductances with the coil helically wound around an axis without a core
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
- H03H2001/0021—Constructional details
- H03H2001/0078—Constructional details comprising spiral inductor on a substrate
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
- H03H2001/0021—Constructional details
- H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Filters And Equalizers (AREA)
Abstract
一种用于诸如5G无线通信等高频的改进的滤波器,可以包括具有混合3D电感器集成的电感器Q值改进和减小的管芯尺寸。在一些示例中,可以使用IPD和扇出封装件来形成电感器。第一多层基板(IPD)包括使用各种层(例如M1和M2)形成的多个金属‑绝缘体‑金属(MIM)电容器以及3D电感器中的每个的第一部分(在M3和M4中),并且第二多层基板(FO‑PKG)包括3D电感器中的每个的至少第二部分(在Cu柱和RDL中),其中这两个部分组合以形成3D电感器的线圈。3D电感器电耦合到MIM电容器以形成至少一个滤波器网络。第一基板相对于第二基板面朝下进行布置。IPD还可以包括平面电感器。电容器被形成在第一基板的下部铺设金属层中,并且在堆叠方向上竖直地在3D电感器上方。
Description
其他申请的交叉引用
本专利申请要求于2020年3月7日提交并转让给其受让人的、发明名称为“HYBRIDTHREE DIMENSIONAL INDUCTOR”的非临时申请No.16-812,294的优先权,并且在此通过引用明确并入本文。
技术领域
本公开一般地涉及电感器,并且更具体地但不排他地,涉及三维(3D)电感器。
背景技术
随着无线通信系统变得越来越普遍,需要提高现有无线通信网络的性能和容量。下一代标准(5G)是用于数字蜂窝网络的第五代无线技术。与以前的标准一样,将覆盖区域划分为被称为“小区(cell)”的区域,“小区”由各个天线提供服务。实际上,发达国家的所有主要电信服务提供商都在部署天线,或者计划很快部署天线。5G的频谱被划分为毫米波、中波段和低波段。低波段使用与前一代通信标准4G类似的频率范围。5G毫米波是最快的,对于下行链路的实际速度往往为1-2Gb/s。频率在24GHz以上,达到72GHz,其高于极高频率的下限。范围较短,因此需要更多的小区。毫米波难以穿过许多墙壁和窗户,所以室内覆盖范围受限。5G中波段是在20多个网络中被部署得最广泛的。对于下行链路,100MHz宽波段中的速度通常为100-400Mb/s。频率被部署为2.4GHz至4.2GHz。然而,由于所使用频率的增加,无线通信设备的滤波器设计也必须变化,以适应不断变化的频带。
包括基于集成无源器件(IPD)的滤波器的常规滤波器设计,依赖于形成在管芯中的平面(2D)电感器。然而,随着5G系统中增加的频率数目和增大的带宽,常规的电感器/滤波器设计在性能或尺寸方面都不尽如人意。例如,先前的4G系统通常具有小于100MHz的带宽,而5G系统的滤波器性能将必须容纳400MHz或更高的增大的带宽。
相应地,需要克服常规方式的缺陷的系统、机构(apparatus)和方法,包括在此提供的通过电感器Q值的提高来提高滤波器性能并减小管芯尺寸的方法、系统和机构。
发明内容
下文呈现了与本文所公开的机构和方法相关的一个或多个方面和/或示例的简化概述。这样一来,下文的概述不应被视为与所有设想的方面和/或示例相关的全面概括,下文的概述也不应被视为标识与设想的方面和/或示例相关的关键或至关重要的要素,或不应被视为划定与任何特定方面和/或示例相关联的范围。相应地,下文的概述的唯一目的是在以下详细描述之前,以简化形式呈现与关于本文公开的机构和方法的一个或多个方面和/或示例有关的某些概念。
在一个方面,一种滤波器封装件包括:第一多层基板,该第一多层基板包括多个金属-绝缘体-金属(MIM)电容器以及多个三维(3D)电感器的第一部分;以及第二基板,该第二基板包括多个3D电感器的第二部分,其中多个3D电感器电耦合到多个MIM电容器以形成滤波器网络。
在另一方面,一种滤波器封装件包括:第一多层基板,该第一多层基板包括多个金属-绝缘体-金属(MIM)电容器以及用于存储电能的装置(means)的第一部分;以及第二基板,该第二基板包括用于存储电能的装置的第二部分,其中用于存储电能的装置电耦合到多个MIM电容器以形成滤波器网络。
在又一方面,一种用于制造滤波器封装件的方法包括:形成第一多层基板,该第一多层基板包括多个金属-绝缘体-金属(MIM)电容器以及多个三维(3D)电感器的第一部分;形成第二基板,该第二基板包括多个3D电感器的第二部分;以及将多个3D电感器电耦合到多个MIM电容器以形成滤波器网络。
基于附图和详细描述,与本文公开的机构和方法相关联的其他特征和优点对于本领域技术人员来说是显而易见的。
附图说明
当与附图结合考虑时,将容易地理解本公开的各方面以及随之产生的优点,在参考下文详细描述时,可以更好地理解本公开的各方面以及随之产生的优点,附图仅用于说明而非限制本公开的目的,并且在附图中:
图1示出了根据本公开的一些示例的示例性滤波器封装件的平面图;
图2示出了根据本公开的一些示例的示例性滤波器封装件的侧视图;
图3示出了根据本公开的一些示例的示例性滤波器封装件的侧视图;
图4示出了根据本公开的一些示例的示例性3D电感器的侧视图;
图5A-图5C示出了根据本公开的一些示例的示例性3D电感器;
图6示出了根据本公开的一些示例的示例性部分方法;
图7示出了根据本公开的一些示例的示例性移动设备;以及
图8示出了根据本公开的一些示例的可以与上述的方法、器件、半导体器件、集成电路、管芯、内插件、或者层叠封装(POP)中的任何一者集成的各种电子设备。
根据惯例,附图所描绘的特征可能没有按比例绘制。因此,为了清晰起见,所描绘的特征的尺寸可以任意扩大或缩小。根据惯例,为了清晰起见,对一些附图进行了简化。因此,附图可能没有描绘特定机构或方法的所有组件。此外,相似的附图标记在整个说明书和附图中表示相似的特征。
具体实施方式
本文公开的示例性方法、机构和系统缓解了常规方法、机构和系统、以及其他以前未标识的需求的不足。本文的各示例可以包括混合3D电感器,该3D电感器包括集成无源器件(integrated passive device,IPD)层以及扇出封装件(FO-PKG)中的再分布层(redistribution layer,RDL)两者,其允许改进5G滤波器的插入损耗(insertion-loss)并减小管芯尺寸。此外,通过使用混合技术(IPD和FO-PKG)来扩展线圈孔径,通过3D螺线管电感结构提高了电感器Q值。在各个方面,用具有更高Q值的3D电感器替代常规的平面电感器,这导致了处于给定频率的电感(L)与电阻(R)比率的增加。
在一些示例中,使用IPD和扇出封装件的组合形成电感器。例如,第一多层基板(IPD)包括使用各种层(例如M1和M2)形成的多个金属-绝缘体-金属(MIM)电容器、以及3D电感器的第一部分,并且所述第二基板包括3D电感器的至少第二部分。在另一示例,混合3D电感器可以被形成为滤波器封装件的一部分。滤波器封装件可以包括具有MIM电容器和3D电感器的至少第一部分的第一多层基板,其中MIM电容器和3D电感器的至少第一部分形成在各种金属层上,还包括具有3D电感器的第二部分的第二衬底,其中上述两部分组合以形成(一个或多个)3D电感器的线圈。第一多层基板与第二基板经由铜柱/铜螺柱电耦合,该铜柱/铜螺柱可以形成3D电感器的一部分(例如,线圈的竖直部分),该电感器还允许竖直延伸到滤波器封装件,同时减小宽度(管芯尺寸)。此外,第二基板中的再分布层的铜迹线可以用于形成3D电感器的一部分(例如,线圈的水平底部部分)。第一多层基板可以具有使用距第二基板最近的金属层(M3和M4)形成的多个3D电感器的第一部分,并且MIM电容器可以使用远离第二基板的金属层(例如M1和M2)形成。在一些示例,第一多层基板是集成无源器件,并且第二基板是扇出封装件。3D电感器可以电耦合到MIM电容器以形成至少一个滤波器网络。此外,应当理解,第一多层基板(IPD)可以包括至少一个平面电感器。相应地,并非所有电感器都必须被配置为3D电感器。
图1示出了根据本公开的一些示例的示例性滤波器封装件的平面图。如图1所示,滤波器封装件100可以包括具有多个三维(3D)电感器130的第一部分的第一多层基板110、以及具有多个3D电感器130的第二部分的第二基板120,其中多个3D电感器130电耦合到集成到第一多层基板110中的多个MIM电容器(见图2)以形成滤波器网络。如图1所示,滤波器封装件100还可以包括一个或多个平面电感器140。平面电感器140具有低Q额定值,而3D电感器130具有高Q额定值。因为所以电感Q值通过使用混合技术(即IPD和FO-PKG)来扩展线圈的孔径,来改变3D螺线管电感器130结构而得到提高。用具有更高Q值的3D电感器替代常规的平面电感器会导致针对给定频率的电感(L)与电阻(R)的比率的增加。然而,并非需要替代所有平面电感器,尤其是当通过使用一个或多个低Q平面电感器使得总电路Q更合适时、和/或当在平面电感器位置下方的第二基板120不具有支撑3D电感器的结构时。
图2示出了根据本公开的一些示例的示例性滤波器封装件的侧视图。如图2所示,滤波器封装件200(例如,滤波器封装件100)可以包括第一多层基板210和第二基板220,第一多层基板210具有多个3D电感器230的第一部分250、以及多个MIM电容器260,第二基板220具有多个3D电感器230的第二部分270,其中多个3D电感器230电耦合到多个MIM电容器260以形成滤波器网络。如图2所示,第一多层基板210与第二基板220经由在第二基板220中的多个铜柱(pillar)(或支柱(column)或螺柱(stud))280电耦合,并且铜柱280形成多个3D电感器230的第三部分290。铜柱280可以是任何合适的高度,诸如小于40μm。同样如图2所示,在第二基板220中的再分布层225形成多个3D电感器230的第四部分295。第三部分290和第四部分295可以被视为第二部分270的一部分。如图所示,多个3D电感器230的第一部分250包括距第二基板220最近的第一多层基板210的第一多个金属层,并且多个MIM电容器260包括距第二基板220比第一多个金属层更远的第二多个金属层。滤波器封装件200还可以包括一个或多个平面电感器240。应理解,第一多层基板210可以是集成无源器件(IPD),并且第二基板220可以是扇出封装件。
图3示出了根据本公开的一些示例的示例性滤波器封装件的侧视图。如图3所示,滤波器封装件300可以包括多个3D电感器330的第一部分350、多个MIM电容器360、多个3D电感器330的第二部分370、多个3D电感器330的第三部分390、以及多个3D电感器330的第四部分395。第三部分390和第四部分395可以被视为第二部分370的一部分。
图4示出了根据本公开的一些示例的示例性3D电感器的侧视图。如图4所示,滤波器封装件400可以包括第一多层基板410(例如,IPD)和第二基板420,第一多层基板410具有多个3D电感器430的第一部分450,第二基板420具有多个3D电感器430的第三部分490和多个3D电感器430的第四部分495。应理解,第一多层基板410可以是集成无源器件(IPD),并且第二基板420可以是扇出封装件。
图5A-图5C示出了根据本公开的一些示例的示例性3D电感器。如图5A-图5C所示,3D电感器530(例如,3D电感器130、3D电感器230、3D电感器330、3D电感器430)可以包括多个部分,诸如两行竖直立柱531、底部水平层533、上部水平层535、输出537和输出539。如上文所论述的,RDL层(例如,第四部分)可以形成底部水平层533的一部分,铜柱、铜支柱或铜螺柱可以形成竖直立柱531的一部分(例如,第三部分),第二基板的一部分可以形成竖直立柱531的一部分(例如,第二部分),并且距第二基板最近的第一多层基板中的第一多个金属层可以形成上部水平层535的一部分(例如,第一部分)。
图6示出了根据本公开的一些示例的用于制造滤波器封装件的示例性部分方法。如图6所示,部分方法600可以在框602中开始,其中形成第一多层基板,该第一多层基板包括多个金属-绝缘体-金属(MIM)电容器和多个三维(3D)电感器的第一部分。部分方法600可以在框604中继续,其中形成第二基板,该第二基板包括多个3D电感器的第二部分。部分方法600可以在框606中结束,其中将多个3D电感器电耦合到多个MIM电容器以形成滤波器网络。此外,部分方法600还可以包括其中:第一多层基板还包括平面电感器;方法还包括经由在第二基板中的多个铜柱将第一多层基板与第二基板电耦合,其中多个铜柱形成3D电感器的第三部分;在第二基板中的再分布层形成多个3D电感器的第四部分;多个3D电感器的第一部分包括距第二基板最近的第一多层基板的第一多个金属层,并且多个MIM电容器包括距第二基板比第一多个金属层更远的第二多个金属层;第一多层基板还包括多个平面电感器;多个MIM电容器在与第二基板相对的多个3D电感器的第一部分上方;多个MIM电容器中的至少一个MIM电容器竖直地在多个3D电感器中的至少一个3D电感器上方,并且在多个3D电感器中的至少一个3D电感器的竖直周界内;和/或将滤波器封装件并入设备中,该设备选自由以下各项构成的组:音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板计算机、计算机、可穿戴设备、膝上型计算机、服务器和机动车辆中的设备。
图7示出了根据本公开的一些示例的示例性移动设备。现在参考图7,描绘了根据示例性方面进行配置的移动设备的框图,并且一般地标记为700。在一些方面,移动设备700可以被配置为无线通信设备。如图所示,移动设备700包括处理器701,处理器701可以被配置为在一些方面实施本文的方法。处理器701被示出为包括指令流水线712、缓冲处理单元(BPU)708、分支指令队列(BIQ)711、和节流阀(throttler)710,这是本领域众所周知的。为了清晰起见,从处理器701的视图中省略了这些框的其他众所周知的细节(例如,计数器、条目、置信域、加权和、比较器等)
处理器701可以通过链路通信耦合到存储器732,链路可以是管芯到管芯(die-to-die)或芯片到芯片(chip-to-chip)的链路。移动设备700还可以包括显示器728和显示器控制器726,其中显示器控制器726耦合到处理器701和显示器728。
在一些方面,图7可以包括耦合到处理器701的编码器/解码器(CODEC)734(例如,音频和/或语音CODEC);耦合到CODEC 734的扬声器736和麦克风738;以及耦合到无线天线742和处理器701的无线控制器740(可以包括调制解调器)。
在具体方面,在存在上述框中的一个或多个框的情况下,处理器701、显示器控制器726、存储器732、CODEC 734和无线控制器740可以被包括在封装内系统或片上系统设备722中。输入设备730(例如,实体或虚拟键盘)、电源744(例如,电池)、显示器728、输入设备730、扬声器736、麦克风738、无线天线742和电源744可在片上系统设备722的外部,并且可耦合到片上系统设备722的组件,诸如接口或控制器。
应注意,尽管图7描绘了移动设备700,但是处理器701和存储器732也可以被集成到机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、个人数字助理(PDA)、固定位置数据单元、计算机、膝上型计算机、平板电脑、通信设备、移动电话或其他类似设备中。
图8示出了根据本公开的一些示例的可以与上述的集成器件、半导体器件、集成电路、管芯、内插件、封装件或者层叠封装(PoP)中的任何一者集成的各种电子设备。例如,移动电话设备802、膝上型计算机设备804和固定位置终端设备806可以包括如本文所述的集成器件800。集成器件800可以是,例如,本文所述的集成电路、管芯、集成器件、集成器件封装件、集成电路器件、器件封装件、集成电路(IC)封装件、层叠封装器件中的任何一者。图8中所示的设备802、804、806仅仅是示例性的。其他电子设备也可以以集成器件800为特征,包括但不限于,包括以下各项的一组设备(例如,电子设备):移动设备、手持个人通信系统(PCS)单元、诸如个人数字助理的便携式数据单元、支持全球定位系统(GPS)的设备、导航设备、机顶盒、音乐播放器、视频播放器、娱乐单元、诸如抄表装备的固定位置数据单元、通信设备、智能电话、平板计算机、计算机、可穿戴设备、服务器、路由器、被实施在机动车辆(例如,自动驾驶汽车)中的电子设备、或任何其他存储或检索数据或计算机指令的设备、或其任何组合。
应理解,本文公开的各个方面可以被描述为本领域技术人员所描述和/或所认识到的结构、材料和/或设备的功能等效物。还应注意,说明书或权利要求书中公开的机构可以由包括用于执行该方法的各个动作装置的设备来实施。例如,在一方面,滤波器封装件包括:第一多层基板,该第一多层基板包括多个金属-绝缘体-金属(MIM)电容器和用于存储电能的装置(例如,(一个或多个)3D电感器)的第一部分;以及第二基板,该第二基板包括用于存储电能的装置的第二部分,其中用于存储电能的装置电耦合到多个MIM电容器以形成滤波器网络。可选地,第一多层基板还包括平面电感器;第一多层基板与第二基板经由在第二基板中的多个铜柱电耦合,并且多个铜柱形成用于存储电能的装置的第三部分;在第二基板中的再分布层形成用于存储电能的装置的第四部分;用于存储电能的装置的第一部分包括距第二基板的第一多层基板最近的第一多个金属层,并且多个MIM电容器包括距第二基板比第一多个金属层更远的第二多个金属层;和/或第一多层基板是集成无源器件,并且第二基板是扇出封装件。应理解,上述方面仅作为示例提供,并且所要求的保护的各个方面不限于作为示例所引用的具体参考和/或图示。
图1-图8所示的一个或多个组件、过程、特征和/或功能可以被重新排列和/或组合成单个组件、过程、特征或功能,或者合并为若干组件、过程或功能。在不脱离本公开的情况下,还可以添加附加的元件、组件、过程和/或功能。还应注意,本公开中的图1-图8及其对应描述不限于管芯和/或IC。在一些实施方式中,图1-图8及其对应描述可以用于制造、创建、提供和/或生产集成器件。在一些实施方式中,器件可以包括管芯、集成器件、管芯封装件、集成电路(IC)、器件封装件、集成电路(IC)封装件、晶圆、半导体器件、层叠封装(PoP)器件、和/或内插件。器件的有源侧(诸如管芯)是设备的包含执行设备操作或功能的设备的有源组件(例如,晶体管、电阻器、电容器、电感器等)的部分。器件的背侧是器件的与有源侧相对的一侧。
如本文所用,术语“用户装备”(或“UE”)、“用户设备”、“用户终端”、“客户端设备”、“通信设备”、“无线设备”、“无线通信设备”、“手持设备”、“移动设备”、“移动终端”、“移动站”、“手柄”、“接入终端”、“订户设备”、“订户终端”、“订户站”、“终端”及其变体可以可互换地指任何合适的移动或固定设备,其可以接受无线通信信号和/或导航信号。这些术语包括但不限于,音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、智能电话、个人数字助理、固定位置终端、平板计算机、计算机、可穿戴设备、膝上型计算机、服务器、机动车辆中的机动车辆设备、和/或通常由人携带和/或具有通信能力(例如无线、蜂窝、红外、短程无线电等)的其他类型的便携式电子设备。这些术语还旨在包括与可以接受无线通信信号和/或导航信号的另一设备通信的设备,接收诸如通过短程无线、红外、有线连接或其他连接进行,无论卫星信号接收、辅助数据接收和/或位置相关处理是在该设备上还是在其他设备上进行。另外,这些术语旨在包括所有设备,该设备包括无线和有线通信设备,该无线和有线通信设备能够能够经由无线接入网络(RAN)与核心网络通信,并且UE可以通过核心网络与外部网络(诸如互联网)、以及与其他UE连接。当然,连接到核心网络和/或互联网的其他机制对于UE也是可行的,该机制诸如通过有线接入网络、无线局域网(WLAN)(例如,基于IEEE802.11等)等。UE可以由多种类型设备中的任何一种实现,包括但不限于印刷电路(PC)卡、紧凑式闪存设备、外部或内部调制调解器、无线或有线电话、智能电话、平板电脑、跟踪设备、资产标签等。UE可以通过其向RAN发送信号的通信链路被称为上行链路信道(例如,反向业务信道、反向控制信道、接入信道等)。RAN可以通过其向UE发送信号的通信链路被称为下行链路或前向链路信道(例如,寻呼信道、控制信道、广播信道、前向业务信道等)。如本文所使用的,术语业务信道(TCH)可以指上行链路/反向或下行链路/前向业务通道。
电子设备之间的无线通信可以基于不同的技术,诸如码分多址(CDMA)、W-CDMA、时分多址(TDMA)、频分多址(FDMA)、正交频分复用(OFDM)、全球移动通信系统(GSM)、3GPP长期演进(LTE)、蓝牙(BT)、蓝牙低能耗(BLE)、IEEE 802.11(WiFi)以及IEEE 802.15.4(Zigbee/Thread)、或者可以在无线通信网络或数据通信网络中使用的其他协议。蓝牙低能耗(也被称为蓝牙LE、BLE、和智能蓝牙)是由蓝牙特别兴趣小组(Bluetooth Special InterestGroup)设计和销售的无线个人局域网技术,旨在大幅降低功耗和成本,同时维持类似的通信范围。随着蓝牙核心规范版本4.0(Bluetooth Core Specification Version)的采用,BLE在2010年被合并到主要的蓝牙标准中,并且在Bluetooth 5中被更新(两者均明确纳入本文)。
“示例性”一词在本文中用于表示“用作示例、实例或说明”。本文中描述为“示例性”的任何细节不应解释为优于其他示例。同样,术语“示例”并不意味着所有示例都包括所论述的特征、优点或操作模式。再者,特定特征和/或结构可以与一个或多个其他特征和/或结构组合。而且,在此描述的机构的至少一部分可以被配置为执行本文方法的至少一部分。
本文使用的术语旨在描述特定示例,并不旨在限制本公开的示例。如本文所用,除非上下文另有明确指示,否则形式“一”、“一个”和“该/所述”也旨在包括复数形式。还将理解,当在本文中使用时,术语“包括”、“包含”和/或“含有”指定所陈述的特征、整体、动作、操作、元件和/或组件的存在,但不排除存在或添加一个或多个其他特征、整体、动作、操作、元件、组件和/或其的组。
应当注意,术语“连接”、“耦合”或其任何变体是指元件之间的任何直接或间接连接或耦合,并且可以涵盖经由中间元件“连接”或“耦合”在一起的两个元件之间的中间元件的存在。
本文中使用诸如“第一”、“第二”等名称对任何元件的参考不限制这些元件的数量和/或顺序。相反,这些名称用作在两个或多个元件和/或两个或多个元件的实例之间进行区分的方便方法。同样,除非另有说明,否则一组元件可以包括一个或多个元件。
本权利要求中或所示的任何内容均不旨在将任何组件、动作、特征、益处、优势或等效物专门捐献给公众,无论权利要求中是否列举了该组件、动作、特征、益处或等效物。
此外,本领域技术人员应当理解,结合本文公开的示例进行描述的各种说明性逻辑框、模块、电路和算法动作可以被实施为电子硬件、计算机软件、或两者的组合。为了清晰地示出硬件和软件的这种可互换性,上文已经就其功能性一般地描述了各种说明性组件、框、模块、电路和动作。这样的功能是被实施为硬件还是软件取决于施加在整个系统上的特定应用和设计约束。本领域技术人员可以针对每个特定应用以不同的方式实施所描述的功能,但这样的实施决策不应解释为导致偏离本公开的范围。
尽管已经结合设备描述了一些方面,但不言而喻,这些方面也构成了对应的方法的描述,并且因此设备的框或组件也应理解为对应的方法动作或方法动作的特征。类似地,与方法动作相关或作为方法动作的被描述的方面也构成对对应设备的对应框或细节或特征的描述。一些或所有方法动作可以由硬件机构(或使用硬件机构)执行,诸如例如微处理器、可编程计算机或电子电路。在一些示例中,一些或多个最重要的方法动作可以由这样的机构执行。
在上面的详细描述中可以看出,不同的特征在示例中被分组在一起。这种公开方式不应理解为要求保护的示例具有比相应权利要求中明确提及的更多的特征。相反,本公开可以包括少于所公开的个体示例的所有特征。因此,以下权利要求应被视为并入说明书中,其中每个权利要求本身可以作为单独的示例。尽管每项权利要求本身可以作为单独的示例,但是应当注意,尽管从属权利要求可以在权利要求中提及一个或多个权利要求的特定组合,但其他示例也可以涵盖或包括所述从属权利要求与任何其他从属权利要求的主题的组合、或任何特征与其他从属和独立权利要求的组合。除非明确表示不旨在包括特定组合,否则本文提出了这样组合。此外,还旨在将权利要求的特征包括在任何其他独立权利要求中,即使所述权利要求不直接依赖于该独立权利要求。
此外,在一些示例中,单个动作可以被细分为多个子动作或包含多个子动作。这样的子行动可以被包含在个体行动的公开内容中,并且是个体行动的公开内容的一部分。
虽然前述公开内容示出了本公开的说明性示例,但是应当注意,在不脱离所附权利要求所定义的本公开的范围的情况下,可以在本文中进行各种改变和修改。根据本文公开的示例的方法权利要求的功能和/或动作不需要以任何特定顺序执行。此外,众所周知的元件将不被详细描述或被省略,从而不混淆本文所公开的各方面和示例的相关细节。此外,尽管本公开内容可以单数形式描述或要求保护,但除非明确规定了对单数的限制,否则可以考虑复数形式。
Claims (29)
1.一种滤波器封装件,包括:
第一多层基板,所述第一多层基板包括多个金属-绝缘体-金属(MIM)电容器以及多个三维(3D)电感器的第一部分;以及
第二基板,所述第二基板包括所述多个3D电感器的第二部分,其中所述多个3D电感器电耦合到所述多个MIM电容器以形成滤波器网络。
2.根据权利要求1所述的滤波器封装件,其中所述第一多层基板还包括平面电感器。
3.根据权利要求1所述的滤波器封装件,其中所述第一多层基板与所述第二基板经由在所述第二基板中的多个铜柱电耦合,并且所述多个铜柱形成所述多个3D电感器的第三部分。
4.根据权利要求1所述的滤波器封装件,其中在所述第二基板中的再分布层形成所述多个3D电感器的第四部分。
5.根据权利要求1所述的滤波器封装件,其中所述多个3D电感器的所述第一部分包括距所述第二基板最近的所述第一多层基板的第一多个金属层,并且所述多个MIM电容器包括距所述第二基板比所述第一多个金属层更远的第二多个金属层。
6.根据权利要求1所述的滤波器封装件,其中所述第一多层基板是集成无源器件,并且所述第二基板是扇出封装件。
7.根据权利要求1所述的滤波器封装件,其中所述第一多层基板还包括多个平面电感器。
8.根据权利要求1所述的滤波器封装件,其中所述多个MIM电容器在所述多个3D电感器的与所述第二基板相对的所述第一部分上方。
9.根据权利要求8所述的滤波器封装件,其中所述多个MIM电容器中的至少一个MID电容器竖直地在所述多个3D电感器中的至少一个3D电感器上方,并且在所述多个3D电容器中的所述至少一个3D电感器的竖直周界内。
10.根据权利要求1所述的滤波器封装件,其中所述滤波器封装件被并入到设备中,所述设备选自由以下各项构成的组:音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板计算机、计算机、可穿戴设备、膝上型计算机、服务器、以及机动车辆中的设备。
11.一种滤波器封装件,包括:
第一多层基板,所述第一多层基板包括多个金属-绝缘体-金属(MIM)电容器以及用于存储电能的装置的第一部分;以及
第二基板,所述第二基板包括所述用于存储电能的装置的第二部分,其中所述用于存储电能的装置电耦合到所述多个MIM电容器以形成滤波器网络。
12.根据权利要求11所述的滤波器封装件,其中所述第一多层基板还包括平面电感器。
13.根据权利要求11所述的滤波器封装件,其中所述第一多层基板与所述第二基板经由在所述第二基板中的多个铜柱电耦合,并且所述多个铜柱形成所述用于存储电能的装置的第三部分。
14.根据权利要求11所述的滤波器封装件,其中在所述第二基板中的再分布层形成所述用于存储电能的装置的第四部分。
15.根据权利要求11所述的滤波器封装件,其中所述用于存储电能的装置的所述第一部分包括距所述第二基板最近的所述第一多层基板的第一多个金属层,并且所述多个MIM电容器包括距所述第二基板比所述第一多个金属层更远的第二多个金属层。
16.根据权利要求11所述的滤波器封装件,其中所述第一多层基板是集成无源器件,并且所述第二基板是扇出封装件。
17.根据权利要求11所述的滤波器封装件,其中所述第一多层基板还包括多个平面电感器。
18.根据权利要求11所述的滤波器封装件,其中所述多个MIM电容器在所述用于存储电能的装置的与所述第二基板相对的所述第一部分上方。
19.根据权利要求18所述的滤波器封装件,其中所述多个MIM电容器中的至少一个MIM电容器竖直地在所述用于存储电能的装置中的至少一个用于存储电能的装置上方,并且在所述用于存储电能的装置中的所述至少一个用于存储电能的装置的竖直周界内。
20.根据权利要求11所述的滤波器封装件,其中所述滤波器封装件被并入到设备中,所述设备选自由以下各项构成的组:音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板计算机、计算机、可穿戴设备、膝上型计算机、服务器、和机动车辆中的设备。
21.一种用于制造滤波器封装件的方法,所述方法包括:
形成第一多层基板,所述第一多层基板包括多个金属-绝缘体-金属(MIM)电容器以及多个三维(3D)电感器的第一部分;
形成所述第二基板,所述第二基板包括所述多个3D电感器的第二部分;以及
将所述多个3D电感器电耦合到所述多个MIM电容器以形成滤波器网络。
22.根据权利要求21所述的方法,其中所述第一多层基板还包括平面电感器。
23.根据权利要求21所述的方法,其中所述方法还包括经由在所述第二基板中的多个铜柱将所述第一多层基板与所述第二基板电耦合,其中所述多个铜柱形成所述多个3D电感器的第三部分。
24.根据权利要求21所述的方法,其中在所述第二基板中的再分布层形成所述多个3D电感器的第四部分。
25.根据权利要求21所述的方法,其中所述多个3D电感器的所述第一部分包括距所述第二基板最近的所述第一多层基板的第一多个金属层,并且所述多个MIM电容器包括距所述第二基板比所述第一多个金属层更远的第二多个金属层。
26.根据权利要求21所述的滤波器封装件,其中所述第一多层基板还包括多个平面电感器。
27.根据权利要求21所述的滤波器封装件,其中所述多个MIM电容器在所述多个3D电感器的与所述第二基板相对的所述第一部分上方。
28.根据权利要求27所述的滤波器封装件,其中所述多个MIM电容器中的至少一个MIM电容器竖直地在所述多个3D电感器中的至少一个3D电感器上方,并且在所述多个3D电感器中的所述至少一个3D电感器的竖直周界内。
29.根据权利要求21所述的方法,还包括将滤波器并入到设备中,所述设备选自由以下各项构成的组:音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板计算机、计算机、可穿戴设备、膝上型计算机、服务器、和机动车辆中的设备。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/812,294 | 2020-03-07 | ||
US16/812,294 US20210281234A1 (en) | 2020-03-07 | 2020-03-07 | Hybrid three dimensional inductor |
PCT/US2021/020869 WO2021183362A1 (en) | 2020-03-07 | 2021-03-04 | Filter package with hybrid three dimensional inductor partitioned to multiple electrically coupled substrates |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115315898A true CN115315898A (zh) | 2022-11-08 |
Family
ID=75426676
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202180019168.5A Pending CN115315898A (zh) | 2020-03-07 | 2021-03-04 | 具有被划分到多个电耦合基板的混合三维电感器的滤波器封装件 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20210281234A1 (zh) |
EP (1) | EP4115524A1 (zh) |
KR (1) | KR20220152207A (zh) |
CN (1) | CN115315898A (zh) |
TW (1) | TW202141726A (zh) |
WO (1) | WO2021183362A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024103873A1 (zh) * | 2022-11-15 | 2024-05-23 | 安徽安努奇科技有限公司 | 一种滤波器封装结构及其制作方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11770115B2 (en) * | 2020-10-16 | 2023-09-26 | Qualcomm Incorporated | Tunable circuit including integrated filter circuit coupled to variable capacitance, and related integrated circuit (IC) packages and fabrication methods |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070045540A1 (en) * | 2005-08-30 | 2007-03-01 | Kang Tae M | Laser induced thermal imaging apparatus with contact frame |
US8212155B1 (en) * | 2007-06-26 | 2012-07-03 | Wright Peter V | Integrated passive device |
US8241952B2 (en) * | 2010-02-25 | 2012-08-14 | Stats Chippac, Ltd. | Semiconductor device and method of forming IPD in fan-out level chip scale package |
US9059026B2 (en) * | 2010-06-01 | 2015-06-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3-D inductor and transformer |
US9406738B2 (en) * | 2011-07-20 | 2016-08-02 | Xilinx, Inc. | Inductive structure formed using through silicon vias |
US20170373032A1 (en) * | 2016-06-24 | 2017-12-28 | Qualcomm Incorporated | Redistribution layer (rdl) fan-out wafer level packaging (fowlp) structure |
US10693432B2 (en) * | 2018-05-17 | 2020-06-23 | Qualcommm Incorporated | Solenoid structure with conductive pillar technology |
-
2020
- 2020-03-07 US US16/812,294 patent/US20210281234A1/en not_active Abandoned
-
2021
- 2021-03-04 WO PCT/US2021/020869 patent/WO2021183362A1/en unknown
- 2021-03-04 KR KR1020227029749A patent/KR20220152207A/ko unknown
- 2021-03-04 EP EP21717266.7A patent/EP4115524A1/en active Pending
- 2021-03-04 CN CN202180019168.5A patent/CN115315898A/zh active Pending
- 2021-03-05 TW TW110108018A patent/TW202141726A/zh unknown
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024103873A1 (zh) * | 2022-11-15 | 2024-05-23 | 安徽安努奇科技有限公司 | 一种滤波器封装结构及其制作方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2021183362A1 (en) | 2021-09-16 |
US20210281234A1 (en) | 2021-09-09 |
KR20220152207A (ko) | 2022-11-15 |
EP4115524A1 (en) | 2023-01-11 |
TW202141726A (zh) | 2021-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN115315898A (zh) | 具有被划分到多个电耦合基板的混合三维电感器的滤波器封装件 | |
EP4094367A1 (en) | Impedance matching transceiver | |
CN114631182A (zh) | 具有电磁屏蔽件的集成器件 | |
US11658391B2 (en) | Antenna module | |
US11757423B2 (en) | High harmonic performance radio frequency filter | |
EP4327362A1 (en) | Back-end-of-line (beol) high resistance (hi-r) conductor layer in a metal oxide metal (mom) capacitor | |
US11605595B2 (en) | Packages with local high-density routing region embedded within an insulating layer | |
US20240021353A1 (en) | Three-dimensional vertical co-spiral inductors | |
US11862367B2 (en) | ESL-less AC resistor for high frequency applications | |
US20230121565A1 (en) | Backend and acoustic process integration for high-q filter | |
US20230154829A1 (en) | Recess structure for padless stack via | |
US11398806B2 (en) | Hybrid pinning package for radio frequency filters | |
US20230082743A1 (en) | Integrated passive devices | |
US20190035621A1 (en) | Shaped circuit wafers |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |