CN114631182A - 具有电磁屏蔽件的集成器件 - Google Patents

具有电磁屏蔽件的集成器件 Download PDF

Info

Publication number
CN114631182A
CN114631182A CN202080076501.1A CN202080076501A CN114631182A CN 114631182 A CN114631182 A CN 114631182A CN 202080076501 A CN202080076501 A CN 202080076501A CN 114631182 A CN114631182 A CN 114631182A
Authority
CN
China
Prior art keywords
plane
bonding layer
layer
bonding
interconnects
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080076501.1A
Other languages
English (en)
Inventor
金钟海
J-H·兰
R·达塔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN114631182A publication Critical patent/CN114631182A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/0805—Shape
    • H01L2224/08057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H01L2225/06537—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

通过屏蔽技术改进从第一晶圆到第二晶圆的晶圆接合工艺的EM耦合。示例可以包括构建由BEOL堆叠体/布线、接合接触部和TSV实施的EM屏蔽件用于集成器件闭环屏蔽平台，以使涡电流引起的来自有源器件的EM干扰最小化。在使用两个不同的器件层/晶圆(有源器件层/晶圆和无源器件层/晶圆)的晶圆到晶圆接合工艺期间，该屏蔽件可以在该有源器件层中实施。该屏蔽件可以通过用于I/O端口和GND接触部两者的图案化的布线来进行设计。

Description

具有电磁屏蔽件的集成器件
优先权要求
本专利申请要求于2019年12月6日提交的标题为“INTEGRATED DEVICE WITHELECTROMAGNETIC SHIELD”的申请号16/706,167的优先权，并且该申请被转让给本申请的受让人，并且在此通过引用明确并入本文。
技术领域
本公开一般地涉及集成器件，更具体地但非排他地，涉及具有电磁(EM)屏蔽的集成器件。
背景技术
随着电子设备在努力维持小的形状因数的同时增加功能性，对更多集成器件的需要变得很重要。例如，将无源器件和有源器件集成到单个封装中有助于实现更大的集成性，同时与两个分离的器件相比减小了集成器件的形状因数。一种常规方式使用在公共衬底上并排配置两个器件。然而，集成器件的横向大小仍然会导致问题。另一常规方式使用在公共衬底上将一个器件竖直配置在另一个器件顶部上。然而，例如，横向集成会导致有源器件与无源器件之间的EM干扰的问题。
因此，需要克服在此提供的包括方法、系统和装置的常规方式的缺陷的系统、装置、和方法。
发明内容
以下呈现了关于与本文公开的装置和方法相关联的一个或多个方面和/或示例的简化的概要。因此，以下发明内容不应被视为关于所有设想的方面和/或示例的广泛概述，以下发明内容也不应被视为标识关于所有设想的方面和/或示例的关键或主要要素、或描写与任何特定方面和/或示例相关联的范围。因此，以下发明内容的唯一目的是在下面呈现的具体实施方式之前，以简化的形式呈现与关于本文公开的装置和方法的一个或多个方面和/或示例相关的某些概念。
在一个方面中，一种集成器件包括：第一器件层，包括有源器件和第一器件接合层；第二器件层，包括无源器件和第二器件接合层，第二器件层附接至第一器件接合层；以及屏蔽件，其包括在第一器件接合层的第一平面中的多个接合接触部、在平行于第一平面的第二平面中的多个接合层接触部、在第二平面中的多个接合层互连、在与第一平面相对的平行于第二平面的第三平面中的多个过孔、以及在与第二平面相对的平行于第三平面的第四平面中的多个线端互连，其中多个接合层互连将多个接合层互连中的至少一个耦合至多个接合层互连中的至少另一个，并且多个线端互连将多个过孔中的至少一个耦合至多个过孔中的至少另一个。
在另一个方面中，一种集成器件包括：第一器件层，包括有源器件和第一器件接合层；第二器件层，包括无源器件和第二器件接合层，第二器件层附接至第一器件接合层；以及用于屏蔽电磁(EM)波的部件，用于屏蔽EM波的部件包围有源器件，包括在第一器件接合层的第一平面中的多个接合接触部、在平行于第一平面的第二平面中的多个接合层接触部、在第二平面中的多个接合层互连、在与第一平面相对的平行于第二平面的第三平面中的多个过孔、以及在与第二平面相对的平行于第三平面的第四平面中的多个线端互连，其中多个接合层互连将多个接合层互连中的至少一个耦合至多个接合层互连中的至少另一个，并且多个线端互连将多个过孔中的至少一个耦合至多个过孔中的至少另一个。
在又一个方面中，一种用于制造集成器件的方法包括：形成第一器件衬底；在第一器件衬底中形成有源器件；在有源器件周围形成屏蔽件；在第一器件衬底的第一侧上形成第一器件接合层；形成第二器件衬底；在第二器件衬底中形成无源器件；在第二器件衬底的第一侧上形成第二器件接合层；以及将第一器件接合层接合至第二器件接合层。
基于附图和具体实施方式，与本文公开的装置和方法相关联的其他特征和优点对于本领域技术人员来说将是显而易见的。
附图说明
当结合附图考虑时，将容易获得对本公开的各方面及其许多附带优点的更完整的了解，因为通过参考以下具体实施方式的描述可以更好地理解本公开的各方面及其许多附带优点，所呈现的附图仅用于图示而非对本公开造成限制，并且在附图中：
图1图示了根据本公开的一些示例的用于集成器件的示例性接合工艺；
图2图示了根据本公开的一些示例的用于集成器件的示例性接合界面；
图3图示了根据本公开的一些示例的用于集成器件的示例性VCO电路；
图4图示了根据本公开的一些示例的示例性集成器件；
图5图示了根据本公开的一些示例的示例性集成器件的平面图；
图6图示了根据本公开的一些示例的集成器件的示例性屏蔽件；
图7图示了根据本公开的一些示例的用于制造集成器件的示例性部分方法；
图8图示了根据本公开的一些示例的示例性移动设备；以及
图9图示了根据本公开的一些示例的可以与前述集成器件中的任何一个集成的各种电子设备。
根据惯例，附图所描绘的特征可以不按比例绘制。因此，为了清晰起见，所描绘特征的尺寸可以被任意地扩大或者缩小。根据惯例，为了清晰起见，一些附图被简化。因此，附图可能未描绘特定装置或方法的所有组件。进一步地，在整个说明书和附图中，类似的附图标记表示类似的特征。
具体实施方式
本文公开的示例性方法、装置和系统可以减轻常规方法、装置和系统的缺点以及其他先前未标识的需要。
图1图示了根据本公开的一些示例的用于集成器件的示例性接合工艺。如图1所示，用于集成器件的接合工艺可以包括：第一晶圆100，第一晶圆100包括第一器件层110中的多个第一器件(例如有源器件，诸如晶体管)和第一器件接合层120；以及第二晶圆130，包括第一第二层140中的多个第二器件(例如无源器件，诸如变压器和电感器)和第二器件接合层150。第一晶圆100和第二晶圆130配合在一起，使得第一器件接合层120与第二器件接合层150对齐，以接合第一晶圆100和第二晶圆130。然后接合的晶圆可以沿切单线102进行切单以形成个体的集成器件，其中每个器件包括第一器件层120、第一器件接合层130、第二器件接合层140、和第二器件层150。个体的集成器件还可以包括用于外部通信的另外的布线、地接触部、和输入/输出(I/O)引脚。
图2图示了根据本公开的一些示例的用于集成器件的示例性接合界面。如图2所示，接合界面160是第一器件接合层120与第二器件接合层150配合的地方。如图所示，第一器件接合层120可以包括多个接合接触部122、多个接合层接触部124(仅示出一个)和多个线端(end of line，EL)接触部126(仅示出一个)。类似地，第二器件接合层150可以包括多个接合接触部152、多个接合层接触部154(仅示出一个)、和多个线端(EL)接触部156(仅示出一个)。该结构可以关于接合界面160对称，或者如图所示可以是不对称的。
图3图示了根据本公开的一些示例的用于集成器件的示例性VCO电路。如图3所示，示例性电路300可以包括至少一个集成器件，该集成器件包括第一器件层110(未示出)中的第一器件112(例如，晶体管)和第二器件层140(未示出)中的第二器件142(例如，电感器)。
图4图示了根据本公开的一些示例的示例性集成器件。如图4所示，集成器件400可以包括在第一器件层110的第一侧106上的第一器件112、多个地接触部170、和多个I/O引脚180(仅示出一个)。集成器件400在诸如第一器件112的有源器件的操作期间创建磁场104。这些磁场可能干扰诸如第二器件142的无源器件。为了减少或消除干扰，集成器件400可以使用屏蔽件190，屏蔽件190包括第一器件层110中的包围第一器件112的接触部、过孔和布线的配置，以屏蔽第二器件142免受来自第一器件112的电磁干扰。
图5图示了根据本公开的一些示例的示例性集成器件的平面图。如图5所示，集成器件500可以包括在第一器件112周围的屏蔽件190，以屏蔽第二器件142免受来自第一器件112的电磁干扰。屏蔽件190可以包括包围第一器件112以及I/O引脚180的多个地接触部170中的一个、第一过孔172、接合层120、第二过孔174和多个接地接触部170中的另一个。如在图5的平面图中可以看到的，屏蔽件190也包围I/O引脚180中的至少一个，以屏蔽I/O引脚180以及第二器件142免受由第一器件112产生的EM干扰。
图6图示了根据本公开的一些示例的集成器件的示例性屏蔽件。如图6所示，屏蔽件190的一部分在第一器件接合层120中。屏蔽件190可以包括多个接合接触部122、多个接合层接触部124、多个过孔176、选择性地耦合在多个接合层接触部124中的一些之间的多个接合层互连128、以及选择性地耦合至多个过孔176中的一些的多个EL互连129，使得EM场104可以耦合至屏蔽件190并且通过多个地接触部170(未示出)接地。
图7图示了根据本公开的一些示例的用于制造集成器件的示例性部分方法。如图7所示，部分方法700可以在框702中形成第一器件衬底。部分方法700可以在框704中继续，在第一器件衬底中形成有源器件。部分方法700可以在框706中继续，在有源器件周围形成屏蔽件。部分方法700可以在框708中继续，在第一器件衬底的第一侧上形成第一器件接合层。部分方法700可以在框710中继续，形成第二器件衬底。部分方法700可以在框712中继续，在第二器件衬底中形成无源器件。部分方法700可以在框714中继续，在第二器件衬底的第一侧上形成第二器件接合层。部分方法700可以在框716中结束，将第一器件接合层接合至第二器件接合层。
替代地，部分方法700可以在框718中继续，在第一器件接合层的第一平面中形成多个接合接触部。替代地，部分方法700可以在框720中继续，在平行于第一平面的第二平面中形成多个接合层接触部。替代地，部分方法700可以在框722中继续，在第二平面中形成多个接合层互连。替代地，部分方法700可以在框724中继续，在与第一平面相对的平行于第二平面的第三平面中形成多个过孔。替代地，部分方法700可以在框726中继续，在与第二平面相对的平行于第三平面的第四平面中形成多个线端互连，其中多个接合层互连将多个接合层互连中的至少一个耦合至多个接合层互连中的至少另一个，并且多个线端互连将多个过孔中的至少一个耦合至多个过孔中的至少另一个。替代地，部分方法700可以在框728中继续，在第一器件层的第一侧处形成多个I/O引脚和多个接地接触部，并且其中第一器件接合层在与第一器件层的第一侧相对的第一器件层的第二侧处。
图8图示了根据本公开的一些示例的示例性移动设备。现在参照图8，根据示例性方面进行配置的移动设备的框图被描绘并且通常指定为800。在一些方面中，移动设备800可以被配置为无线通信设备。如图所示，移动设备800包括处理器801，处理器801可以被配置为在一些方面中实施本文描述的方法。处理器801被示出为包括本领域公知的指令流水线812、缓冲处理单元(BPU)808、分支指令队列(BIQ)811以及节流器810。为了清晰起见，从处理器801的这个视图中省略了这些块的其他公知细节，例如计数器、条目、置信度字段、加权和、比较器等。
处理器801可以通过链路通信地耦合至存储器832，该链路可以是管芯到管芯链路或芯片到芯片链路。移动设备800也包括显示器828和显示器控制器826，其中显示器控制器826耦合至处理器801和显示器828。
在一些方面中，图8可以包括耦合至处理器801的编码器/解码器(CODEC)834(例如，音频和/或语音CODEC)；耦合至CODEC834的扬声器836和麦克风838；以及耦合至无线天线842和处理器801的无线控制器840(其可以包括调制解调器)。
在特定方面中，在存在一个或多个上述块的情况下，处理器801、显示器控制器826、存储器832、CODEC834和无线控制器840可以被包括在系统级封装或片上系统设备822中。输入设备830(例如，物理或虚拟键盘)、电源844(例如，电池)、显示器828、输入设备830、扬声器836、麦克风838、无线天线842、电源844可以在片上系统设备822外部，并且可以耦合至片上系统设备822的组件，诸如接口或控制器。
应注意，尽管图8描绘了移动设备，但是处理器801和存储器832也可以被集成到机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、个人数字助理(PDA)、固定位置数据单元、计算机、膝上型计算机、平板计算机、通信设备、移动电话或其他类似设备中。
图9图示了根据本公开的一些示例的可以与前述的集成器件、半导体器件、集成电路、管芯、内插器、封装或层叠封装(PoP)中的任何一个集成的各种电子设备。例如，移动电话设备902、膝上型计算机设备904、和固定位置终端设备906可以包括本文描述的集成器件900。集成器件900可以是例如本文描述的集成电路、管芯、集成器件、集成器件封装、集成电路器件、器件封装、集成电路(IC)封装、层叠封装器件中的任何一个。图9所图示的设备902、904、906仅仅是示例性的。其他电子设备也可以以集成器件900为特征，包括但不限于包括以下各项的设备(例如，电子设备)的组：移动设备、手持式个人通信系统(PCS)单元、诸如个人数字助理的便携式数据单元、支持全球定位系统(GPS)的设备、导航设备、机顶盒、音乐播放器、视频播放器、娱乐单元、诸如读表设备的固定位置数据单元、通信设备、智能手机、平板计算机、计算机、可穿戴设备、服务器、路由器、在机动车辆(例如，自动驾驶车辆)中实施的电子设备、或者存储或检索数据或计算机指令的任何其他设备、或其任何组合。
将理解，本文公开的各种方面可以被描述为本领域技术人员所描述和/或认识到的结构、材料和/或设备的功能等效物。此外，应注意，在说明书或权利要求中公开的方法、系统、和装置可以由包括用于执行该方法的相应动作的部件的设备来实施。例如，在一个方面中，集成器件可以包括：第一器件层(例如，第一器件层110)，包括有源器件和第一器件接合层(例如，第一器件接合层120)；第二器件层(例如，第二器件层150)，包括无源器件和第二器件接合层(例如，第二器件接合层140)，第二器件层附接至第一器件接合层；以及用于屏蔽EM波的部件(例如，屏蔽件190)，用于屏蔽EM波的部件包围有源器件，包括在第一器件接合层的第一平面中的多个接合接触部、在平行于第一平面的第二平面中的多个接合层接触部、在第二平面中的多个接合层互连、在与第一平面相对的平行于第二平面的第三平面中的多个过孔、以及在与第二平面相对的平行于第三平面的第四平面中的多个线端互连，其中多个接合层互连将多个接合层互连中的至少一个耦合至多个接合层互连中的至少另一个，并且多个线端互连将多个过孔中的至少一个耦合至多个过孔中的至少另一个。将理解，前述各方面仅作为示例提供，并且要求保护的各种方面不被限于作为示例引用的具体参考和/或说明。
图1至图9所图示的组件、工艺、特征和/或功能中的一个或多个可以被重新布置和/或组合为单个组件、工艺、特征或功能，或者被并入到若干组件、工艺、或功能中。在不脱离本公开的情况下，也可以添加另外的元件、组件、工艺和/或功能。还应注意，本公开中的图1至图9及其对应的描述不限于管芯和/或IC。在一些实施方式中，图1至图9及其对应的描述可以被用于制造、创建、提供和/或产生集成器件。在一些实施方式中，器件可以包括管芯、集成器件、管芯封装、集成电路(IC)、器件封装、集成电路(IC)封装、晶圆、半导体器件、层叠封装(PoP)器件、和/或内插器。
如本文使用的，术语“用户装备”(或“UE”)、“用户设备”、“用户终端”、“客户端设备”、“通信设备”、“无线设备”、“无线通信设备”、“手持式设备”、“移动设备”、“移动终端”、“移动站”、“手机”、“接入终端”、“订户设备”、“订户终端”、“订户站”、“终端”及其变化可以互换地指代可以接收无线通信和/或导航信号的任何合适的移动或静止设备。这些术语包括但不限于音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、智能电话、个人数字助理、固定位置终端、平板计算机、计算机、可穿戴设备、膝上型计算机、服务器、机动车辆中的汽车设备、和/或通常由人携带和/或具有通信能力(例如，无线、蜂窝、红外、短程无线电等)的其他类型的便携式电子设备。这些术语还旨在包括可以与能够接收无线通信和/或导航信号的另一设备进行通信的设备，例如通过短程无线、红外、有线连接、或其他连接进行通信，而不管卫星信号接收、辅助数据接收、和/或位置相关的处理是否发生在该设备或另一设备处。另外，这些术语旨在包括能够经由无线接入网络(RAN)与核心网络进行通信的所有设备，包括无线和有线通信设备，并且UE可以通过核心网络与诸如互联网的外部网络以及与其他UE连接。当然，通过诸如有线接入网络、无线局域网(WLAN)(例如，基于IEEE802.11等)等连接至核心网络和/或互联网的其他机制也可以用于UE。UE可以由多种类型的设备中的任何一种来实现，这些设备包括但不限于印刷电路(PC)卡、紧凑型闪存设备、外部或内部调制解调器、无线或有线电话、智能手机、平板计算机、追踪设备、资产标签等。UE可以通过其将信号发送给RAN的通信链路被称为上行信道(例如，反向业务信道、反向控制信道、接入信道等)。RAN可以通过其向UE发送信号的通信链路被称为下行链路或前向链路信道(例如，寻呼信道、控制信道、广播信道、前向业务信道等)。如本文使用的，术语业务信道(TCH)可以指上行/反向或下行/前向业务信道。
电子设备之间的无线通信可以基于不同技术，诸如码分多址(CDMA)、W-CDMA、时分多址(TDMA)、频分多址(FDMA)、正交频分复用(OFDM)、全球移动通信系统(GSM)、3GPP长期演进(LTE)、蓝牙(BT)、低能蓝牙(BLE)、IEEE 802.11(WiFi)和IEEE 802.15.4(Zigbee/Thread)、或者可以用在无线通信网络或数据通信网络中的其他协议。低能蓝牙(也被称为蓝牙LE、BLE和智能蓝牙)是由蓝牙特别兴趣小组设计和销售的无线个人区域网络技术，旨在提供显著降低的功耗和成本，同时维持类似的通信范围。BLE在2010年被合并到主蓝牙标准中，采用蓝牙核心规范版本4.0并且在蓝牙5中更新(两者均明确地全部并入本文)。
词语“示例性”在本文中被用于表示“充当示例、实例或说明”。本文描述为“示例性”的任何方面并非解释为比其他示例更有利。同样地，术语“示例”并不表示所有示例都包括所讨论的特征、优点或操作模式。此外，特定特征和/或结构可以与一个或多个其他特征和/或结构进行组合。而且，在此描述的装置的至少一部分可以被配置为执行在此描述的方法的至少一部分。
本文使用的术语仅用于描述特定示例并且不旨在限制本公开的示例。如本文使用的，除非上下文另有清晰指示，否则单数形式“一”、“一个”和“该”也旨在包括复数形式。还将理解，当在本文中使用时，术语“包括”、“包含”、“含有”和/或“具有”指定存在所阐明的特征、整体、动作、操作、元件和/或组件，但不排除存在或添加一个或多个其他功能、整数、动作、操作、元件、组件和/或其的组。
应注意，术语“连接”、“耦合”或其任何变化形式是指元件之间的任何直接或间接的连接或耦合，并且可以涵盖经由中间元件“连接”或“耦合”在一起的两个元件之间的中间元件的存在。
本文中对使用诸如“第一”、“第二”等名称的元件的任何引用不限制这些元件的数量和/或顺序。相反，这些名称被用作区分两个或多个元件或元件的实例的便利方法。而且，除非另有阐明，否则元件集合可以包括一个或多个元件。
本领域技术人员将了解，信息和信号可以使用各种不同科技和技术中的任何一种来表示。例如，在以上整个说明书中可以引用的数据、指令、命令、信息、信号、位、符号、和芯片可以由电压、电流、电磁波、磁场或粒子、光场或粒子、或其任何组合表示。
本申请中阐明或图示描绘的任何内容都不旨在将任何组件、动作、特征、益处、优点或等效物捐献给公众，而不管该组件、动作、特征、益处、优点或等效物是否在权利要求中记载。
进一步地，本领域技术人员将了解，结合本文公开的示例进行描述的各种说明性逻辑块、模块、电路、和算法动作可以被实施为电子硬件、计算机软件、或两者的组合。为了清晰地说明硬件和软件的这种可互换性，已经在上面对各种说明性组件、块、模块、电路和动作就其功能性方面进行了一般性描述。这样的功能性是被实施为硬件还是软件取决于特定应用和强加于总体系统的设计约束。技术人员可以针对每个特定应用以不同方式实施所描述的功能性，但是这样的实施决策不应被解释为导致脱离本公开的范围。
尽管一些方面已经结合设备进行描述，但不言而喻，这些方面也构成对应的方法的描述，并且因此设备的块或组件也应被理解为对应的方法动作或方法动作的特征。与其类似地，结合方法动作或作为方法动作描述的方面也构成对应的设备的对应的块或细节或特征的描述。方法动作中的一些或全部可以由硬件装置(或使用硬件装置)来执行，诸如例如微处理器、可编程计算机、或电子电路。在一些示例中，一些或多个最重要的方法动作可以由这样的装置来执行。
在上面的具体实施方式中，可以看出不同的特征在示例中被分组在一起。这种公开方式不应被理解为要求保护的示例旨在具有比相应的权利要求中明确提及的特征更多的特征。相反，本公开可以包括少于所公开的个体示例的所有特征。因此，以下权利要求应被视为并入到说明书中，其中每个权利要求本身可以作为单独的示例。尽管每个权利要求本身可以作为单独的示例，但应注意，尽管从属权利要求可以在权利要求中引用与一个或多个权利要求的具体组合，但是其他示例也可以涵盖或包括所述从属权利要求与任何其他从属权利要求的主题的组合、或任何特征与其他从属和独立权利要求的组合。除非明确表述不要求特定的组合，否则这样的组合在本文中提出。此外，权利要求的特征也可以被包括在任何其他独立权利要求中，即使所述权利要求不直接从属于该独立权利要求。
此外，在一些示例中，个体的动作可以被细分为多个子动作或包含多个子动作。这样的子动作可以被包含在个体的动作的公开内容中，并且是个体的动作的公开内容的一部分。
虽然前述公开内容示出了本公开的说明性示例，但应注意，在不脱离由所附权利要求限定的本公开的范围的情况下，可以在本文中进行各种改变和修改。根据本文描述的本公开的示例的方法权利要求的功能和/或动作不需要以任何特定顺序执行。另外，公知元件将不再详细描述、或可以被省略以免使本文公开的各方面和示例的相关细节难以理解。此外，尽管本公开的元件可以以单数形式描述或要求保护，但是除非明确阐述了限制为单数形式，否则也设想了复数形式。

Claims (20)

1.一种集成器件，包括：
第一器件层，包括有源器件和第一器件接合层；
第二器件层，包括无源器件和第二器件接合层，所述第二器件层附接至所述第一器件接合层；以及
屏蔽件，包括：在所述第一器件接合层的第一平面中的多个接合接触部、在平行于所述第一平面的第二平面中的多个接合层接触部、在所述第二平面中的多个接合层互连、在与所述第一平面相对的平行于所述第二平面的第三平面中的多个过孔、以及在与所述第二平面相对的平行于所述第三平面的第四平面中的多个线端互连，其中所述多个接合层互连将所述多个接合层互连中的至少一个耦合至所述多个接合层互连中的至少另一个，并且所述多个线端互连将所述多个过孔中的至少一个耦合至所述多个过孔中的至少另一个。
2.根据权利要求1所述的集成器件，其中所述屏蔽件耦合至地。
3.根据权利要求1所述的集成器件，还包括在所述第一器件层的第一侧处的多个I/O引脚和多个地接触部，并且其中所述第一器件接合层在与所述第一器件层的所述第一侧相对的所述第一器件层的第二侧处。
4.根据权利要求3所述的集成器件，其中所述屏蔽件耦合至所述多个地接触部中的至少一个。
5.根据权利要求3所述的集成器件，其中所述屏蔽件被配置为包围在所述第一器件层的所述第一侧处的所述多个I/O引脚中的至少一个。
6.根据权利要求1所述的集成器件，其中所述屏蔽件被配置为包围所述有源器件并且屏蔽所述无源器件免受来自所述有源器件的电磁干扰。
7.根据权利要求1所述的集成器件，其中所述集成器件被并入到设备中，所述设备选自由音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能手机、个人数字助理、固定位置终端、平板计算机、计算机、可穿戴设备、膝上型计算机、服务器、以及机动车辆中的设备组成的组。
8.一种集成器件，包括：
第一器件层，包括有源器件和第一器件接合层；
第二器件层，包括无源器件和第二器件接合层，所述第二器件层附接至所述第一器件接合层；以及
用于屏蔽电磁(EM)波的部件，用于屏蔽EM波的所述部件包围所述有源器件，包括在所述第一器件接合层的第一平面中的多个接合接触部、在平行于所述第一平面的第二平面中的多个接合层接触部、在所述第二平面中的多个接合层互连、在与所述第一平面相对的平行于所述第二平面的第三平面中的多个过孔、以及在与所述第二平面相对的平行于所述第三平面的第四平面中的多个线端互连，其中所述多个接合层互连将所述多个接合层互连中的至少一个耦合至所述多个接合层互连中的至少另一个，并且所述多个线端互连将所述多个过孔中的至少一个耦合至所述多个过孔中的至少另一个。
9.根据权利要求8所述的集成器件，其中用于屏蔽EM波的所述部件耦合至地，并且包括在所述第一器件接合层的第一平面中的多个接合接触部、在平行于所述第一平面的第二平面中的多个接合层接触部、在所述第二平面中的多个接合层互连、在与所述第一平面相对的平行于所述第二平面的第三平面中的多个过孔、以及在与所述第二平面相对的平行于所述第三平面的第四平面中的多个线端互连，其中所述多个接合层互连将所述多个接合层互连中的至少一个耦合至所述多个接合层互连中的至少另一个，并且所述多个线端互连将所述多个过孔中的至少一个耦合至所述多个过孔中的至少另一个。
10.根据权利要求9所述的集成器件，还包括在所述第一器件层的第一侧处的多个I/O引脚和多个地接触部，并且其中所述第一器件接合层在与所述第一器件层的所述第一侧相对的所述第一器件层的第二侧处。
11.根据权利要求10所述的集成器件，其中用于屏蔽EM波的所述部件耦合至所述多个地接触部中的至少一个。
12.根据权利要求10所述的集成器件，其中用于屏蔽EM波的所述部件被配置为包围在所述第一器件层的所述第一侧处的所述多个I/O引脚中的至少一个。
13.根据权利要求9所述的集成器件，其中用于屏蔽EM波的所述部件被配置为包围所述有源器件并且屏蔽所述无源器件免受来自所述有源器件的电磁干扰。
14.根据权利要求9所述的集成器件，其中所述集成器件被并入到设备中，所述设备选自由音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能手机、个人数字助理、固定位置终端、平板计算机、计算机、可穿戴设备、膝上型计算机、服务器以及机动车辆中的设备组成的组。
15.一种用于制造集成器件的方法，所述方法包括：
形成第一器件衬底；
在所述第一器件衬底中形成有源器件；
在所述有源器件周围形成屏蔽件；
在所述第一器件衬底的第一侧上形成第一器件接合层；
形成第二器件衬底；
在所述第二器件衬底中形成无源器件；
在所述第二器件衬底的第一侧上形成第二器件接合层；以及
将所述第一器件接合层接合至所述第二器件接合层。
16.根据权利要求15所述的方法，其中形成所述屏蔽件包括：
在所述第一器件接合层的第一平面中形成多个接合接触部；
在平行于所述第一平面的第二平面中形成多个接合层接触部；
在所述第二平面中形成多个接合层互连；
在与所述第一平面相对的平行于所述第二平面的第三平面中形成多个过孔；以及
在与所述第二平面相对的平行于所述第三平面的第四平面中形成多个线端互连，其中所述多个接合层互连将所述多个接合层互连中的至少一个耦合至所述多个接合层互连中的至少另一个，并且所述多个线端互连将所述多个过孔中的至少一个耦合至所述多个过孔中的至少另一个。
17.根据权利要求15所述的方法，还包括在所述第一器件层的第一侧处形成多个I/O引脚和多个地接触部，并且其中所述第一器件接合层在与所述第一器件层的所述第一侧相对的所述第一器件层的第二侧处。
18.根据权利要求17所述的方法，其中所述屏蔽件耦合至所述多个地接触部中的至少一个。
19.根据权利要求17所述的方法，其中所述屏蔽件被配置为包围在所述第一器件层的所述第一侧处的所述多个I/O引脚中的至少一个。
20.根据权利要求15所述的方法，其中所述屏蔽件被配置为包围所述有源器件并且屏蔽所述无源器件免受来自所述有源器件的电磁干扰。
CN202080076501.1A 2019-12-06 2020-10-29 具有电磁屏蔽件的集成器件 Pending CN114631182A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/706,167 US11652064B2 (en) 2019-12-06 2019-12-06 Integrated device with electromagnetic shield
US16/706,167 2019-12-06
PCT/US2020/057830 WO2021112979A1 (en) 2019-12-06 2020-10-29 Integrated device with electromagnetic shield

Publications (1)

Publication Number Publication Date
CN114631182A true CN114631182A (zh) 2022-06-14

Family

ID=73544309

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080076501.1A Pending CN114631182A (zh) 2019-12-06 2020-10-29 具有电磁屏蔽件的集成器件

Country Status (5)

Country Link
US (1) US11652064B2 (zh)
EP (1) EP4070374A1 (zh)
CN (1) CN114631182A (zh)
TW (1) TW202133715A (zh)
WO (1) WO2021112979A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3596826B1 (en) * 2017-03-15 2024-05-01 ABB Schweiz AG A solid state switching device
JP7507024B2 (ja) * 2020-07-17 2024-06-27 ローム株式会社 半導体装置
US11594506B2 (en) * 2020-09-23 2023-02-28 Advanced Semiconductor Engineering, Inc. Semiconductor package
US20230253380A1 (en) * 2022-02-10 2023-08-10 Xilinx, Inc. Chip package with near-die integrated passive device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100078778A1 (en) * 2008-09-30 2010-04-01 Hans-Joachim Barth On-Chip RF Shields with Front Side Redistribution Lines
US20100078777A1 (en) * 2008-09-30 2010-04-01 Hans-Joachim Barth On-Chip Radio Frequency Shield with Interconnect Metallization
US20190074267A1 (en) * 2017-09-06 2019-03-07 STATS ChipPAC Pte. Ltd. Semiconductor Device and Method of Forming a 3D Integrated System-in-Package Module

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7728417B2 (en) * 2005-05-27 2010-06-01 Stats Chippac Ltd. Integrated circuit package system including shield
US8609463B2 (en) * 2007-03-16 2013-12-17 Stats Chippac Ltd. Integrated circuit package system employing multi-package module techniques
US20080315374A1 (en) * 2007-06-25 2008-12-25 Sung Soo Kim Integrated circuit package-in-package system with magnetic film
US8278141B2 (en) * 2008-06-11 2012-10-02 Stats Chippac Ltd. Integrated circuit package system with internal stacking module
US7948064B2 (en) * 2008-09-30 2011-05-24 Infineon Technologies Ag System on a chip with on-chip RF shield
US10950599B1 (en) * 2014-01-28 2021-03-16 Monolithic 3D Inc. 3D semiconductor device and structure
US10872879B2 (en) * 2015-11-12 2020-12-22 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor package and manufacturing method thereof
US9748206B1 (en) 2016-05-26 2017-08-29 Taiwan Semiconductor Manufacturing Co., Ltd. Three-dimensional stacking structure and manufacturing method thereof
US10854579B2 (en) * 2016-06-23 2020-12-01 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package structure
CN107768349B (zh) * 2017-09-25 2019-11-01 江苏长电科技股份有限公司 双面SiP三维封装结构
US20190103365A1 (en) * 2017-09-29 2019-04-04 Nxp Usa, Inc. Selectively shielded semiconductor package
US10468355B2 (en) * 2017-12-08 2019-11-05 Taiwan Semiconductor Manufacturing Company, Ltd. EMI Shielding structure in InFO package
US10879220B2 (en) * 2018-06-15 2020-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package structure and manufacturing method thereof
US11424197B2 (en) * 2018-07-27 2022-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Package, package structure with redistributing circuits and antenna elements and method of manufacturing the same
US11621249B2 (en) * 2018-09-04 2023-04-04 Monolithic 3D Inc. 3D semiconductor device and structure
KR20200107201A (ko) * 2019-03-06 2020-09-16 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
CN110478260A (zh) * 2019-08-16 2019-11-22 深圳市植乐家芳香科技有限公司 一种含有大麻二酚的低敏组合物和低敏香水

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100078778A1 (en) * 2008-09-30 2010-04-01 Hans-Joachim Barth On-Chip RF Shields with Front Side Redistribution Lines
US20100078777A1 (en) * 2008-09-30 2010-04-01 Hans-Joachim Barth On-Chip Radio Frequency Shield with Interconnect Metallization
US20190074267A1 (en) * 2017-09-06 2019-03-07 STATS ChipPAC Pte. Ltd. Semiconductor Device and Method of Forming a 3D Integrated System-in-Package Module

Also Published As

Publication number Publication date
TW202133715A (zh) 2021-09-01
WO2021112979A1 (en) 2021-06-10
US11652064B2 (en) 2023-05-16
EP4070374A1 (en) 2022-10-12
US20210175181A1 (en) 2021-06-10

Similar Documents

Publication Publication Date Title
US11652064B2 (en) Integrated device with electromagnetic shield
US20210249359A1 (en) Package with integrated structure
US11784151B2 (en) Redistribution layer connection
US20220130741A1 (en) Package structure for passive component to die critical distance reduction
US20220028758A1 (en) Backside power distribution network (pdn) processing
US11183446B1 (en) X.5 layer substrate
US20220051988A1 (en) Packages with local high-density routing region embedded within an insulating layer
US11832391B2 (en) Terminal connection routing and method the same
US20210407919A1 (en) Hybrid metallization and laminate structure
US11398806B2 (en) Hybrid pinning package for radio frequency filters
US10892236B2 (en) Integrated circuit having a periphery of input/output cells

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination