CN115314656A - 用于处理显示数据的方法和装置、显示设备 - Google Patents

用于处理显示数据的方法和装置、显示设备 Download PDF

Info

Publication number
CN115314656A
CN115314656A CN202210730328.3A CN202210730328A CN115314656A CN 115314656 A CN115314656 A CN 115314656A CN 202210730328 A CN202210730328 A CN 202210730328A CN 115314656 A CN115314656 A CN 115314656A
Authority
CN
China
Prior art keywords
display
data
stream
encoder
protocol
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210730328.3A
Other languages
English (en)
Inventor
黄国椿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rockchip Electronics Co Ltd
Original Assignee
Rockchip Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rockchip Electronics Co Ltd filed Critical Rockchip Electronics Co Ltd
Priority to CN202210730328.3A priority Critical patent/CN115314656A/zh
Publication of CN115314656A publication Critical patent/CN115314656A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs
    • H04N21/4402—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs involving reformatting operations of video signals for household redistribution, storage or real-time display
    • H04N21/440263—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs involving reformatting operations of video signals for household redistribution, storage or real-time display by altering the spatial resolution, e.g. for displaying on a connected PDA
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/015—High-definition television systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Graphics (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)

Abstract

本申请涉及视频传输技术领域，特别涉及一种用于处理显示数据的方法和装置、显示设备。所述一种用于处理显示数据的装置，包括：显示数据缓存；显示流压缩编码器，并且被配置为对显示数据进行压缩，以生成低带宽的显示数据传输流；协议编码器，被电耦合至显示流压缩编码器，并且被配置为对显示数据传输流进行编码，以生成设定协议的数据流；以及物理层，被电耦合至协议编码器，并且被配置为通过与设定协议相关联的数据链路输出数据流。通过上述装置能够解决低带宽传送高分辨率视频数据，从而实现4K以及更高解析度和更快帧速率画质显示的需求，解决数据带宽、功耗、成本以及视觉质量等难点、痛点。

Description

用于处理显示数据的方法和装置、显示设备
技术领域
本申请涉及视频传输技术领域，特别涉及用于处理显示数据的方法和装置、显示设备。
背景技术
众所周知，基于MIPI(Mobile Industry Processor Interface，移动行业处理器接口)规范的DSI接口和基于VESA(Video Electronics Standard Association，视频电子标准协会)DisplayPort标准的DP接口广泛应用于智能手机、PC、显示器、AR以及VR设备等外围显示连接。然而，目前市场对于4K以及更高解析度和更快帧速率画质显示的需求日益增加，这种演变将给在数据带宽、功耗、成本以及视觉质量等方面带来巨大的挑战。
VESA的DSC(Display Stream Compression,显示流压缩)标准提供的视觉无损性能的算法可以减少视频传输存储容量和数据传输带宽，从而降低功耗和产品的电池干扰，为实现超高分辨率提供了可能。
发明内容
本申请提供用于处理显示数据的方法和装置、显示设备，其能够解决低带宽传送高分辨率视频数据，从而实现4K以及更高解析度和更快帧速率画质显示的需求，解决数据带宽、功耗、成本以及视觉质量等难点、痛点。
在第一方面，提供一种用于处理显示数据的装置。该装置包括：显示数据缓存，被配置为存储显示数据；显示流压缩编码器，被电耦合至所述显示数据缓存，并且被配置为对所述显示数据进行压缩，以生成显示数据传输流；协议编码器，被电耦合至所述显示流压缩编码器，并且被配置为对所述显示数据传输流进行编码，以生成设定协议的数据流；以及物理层，被电耦合至所述协议编码器，并且被配置为通过与所述设定协议相关联的数据链路输出所述数据流。
在一些实施例中，所述显示流压缩编码器被配置为在显示流压缩模式中对所述显示数据进行压缩以生成所述显示数据传输流，并且所述协议编码器进一步被配置为在与所述显示流压缩模式不同的非压缩模式中接收来自所述显示数据缓存的所述显示数据，并且对所述显示数据进行编码以生成设定协议的数据流。
在一些实施例中，所述显示流压缩编码器包括第一显示流压缩编码器和第二显示流压缩编码器，所述第一显示流压缩编码器和所述第二显示流压缩编码器均被电耦合至所述显示数据缓存；所述协议编码器包括第一协议编码器和第二协议编码器，所述第一协议编码器被电耦合至所述第一显示流压缩编码器和所述第二显示流压缩编码器中的一个显示流压缩编码器，并且所述第二协议编码器被电耦合至所述第一显示流压缩编码器和所述第二显示流压缩编码器中的另一个显示流压缩编码器；所述物理层包括第一物理层和第二物理层，所述第一物理层被电耦合至所述第一协议编码器，并且所述第二物理层被电耦合至所述第二协议编码器。
在一些实施例中，所述第一协议编码器为MIPI DSI编码器，并且所述第一物理层为D-PHY/C-PHY物理层；所述第二协议编码器为DP编码器或eDP编码器，并且所述第二物理层为Comb PHY物理层；所述数据链路包括DSI链路、DP链路、eDP链路中的至少一种。
在一些实施例中，所述显示流压缩编码器为VESA DSC编码器。
在第二方面，提供一种显示设备。所述显示设备包括：上述提及的用于处理显示数据的装置；以及显示模块，被配置为经由所述数据链路接收来自所述装置的所述数据流，以显示与所述数据流相对应的信息。
在一些实施例中，所述显示模块包括：显示流压缩解码器，被配置为对所述数据流进行解压缩，以生成与所述显示数据相对应的解压缩数据。
在一些实施例中，所述显示模块还包括：接收物理层，被配置为通过所述数据链路接收所述数据流；以及协议解码器，被电耦合至所述接收物理层，并且被配置为对所述数据流进行解码，以生成解码数据流，其中所述显示流压缩解码器被配置为对所述解码数据流进行解压缩，以生成所述解压缩数据。
在一些实施例中，所述数据链路包括DP链路或eDP链路；所述装置被配置为：当响应于接收到所述显示模块的热插拔信号而进行链路训练时，获取所述显示模块的扩展显示器识别数据和显示端口配置数据；以及握手确认所述显示模块的资源配置，并在链路训练结束前决定是否启用显示流压缩模式。
在一些实施例中，所述数据链路包括DSI链路；所述装置被配置为待发送特定参数至所述显示模块后，启动显示流压缩模式。
在一些实施例中，所述装置与所述显示模块通过一体的嵌入式显示链路连接。
在第三方面，提供一种用于处理显示数据的方法。所述方法包括：对存储的显示数据进行压缩，以生成显示数据传输流；对所述显示数据传输流进行编码，以生成设定协议的数据流；以及通过与所述设定协议相关联的数据链路输出所述数据流。
在一些实施例中，对存储的显示数据进行压缩以生成显示数据传输流包括：在显示流压缩模式中对所述显示数据进行压缩以生成所述显示数据传输流，并且所述方法还包括：在与所述显示流压缩模式不同的非压缩模式中对所述显示数据进行编码以生成设定协议的数据流。
根据本发明的实施例，显示数据在进行传输前会被显示流压缩编码器进行压缩，以生成低带宽的显示数据传输流，使高解析度内容可以在低带宽速率的显示链路上传输。能够解决低带宽传送高分辨率视频数据，从而实现4K以及更高解析度和更快帧速率画质显示的需求，解决数据带宽、功耗、成本以及视觉质量等难点、痛点。
在一些实施例中，所述第一协议编码器为：MIPI DSI编码器，所述第一物理层为：D-PHY/C-PHY物理层；支持MIPI-DSI接口驱动带DSC功能的MIPI显示面板，最高支持4k@60分辨率。
在一些实施例中，所述第二协议编码器为：DP编码器或eDP编码器，所述第二物理层为：Comb PHY物理层。支持DP/eDP接口驱动带DSC功能的显示器和显示面板，最高支持8k@60分辨率。
上述发明内容相关记载仅是本申请技术方案的概述，为了让本领域普通技术人员能够更清楚地了解本申请的技术方案，进而可以依据说明书的文字及附图记载的内容予以实施，并且为了让本申请的上述目的及其它目的、特征和优点能够更易于理解，以下结合本申请的具体实施方式及附图进行说明。
附图说明
附图仅用于示出本申请具体实施方式以及其他相关内容的原理、实现方式、应用、特点以及效果等，并不能认为是对本申请的限制。
图1是示出根据本公开的实施例的一种用于处理显示数据的装置的框图；
图2是示出根据本公开的实施例的一种用于处理显示数据的装置的框图；
图3是示出根据本公开的实施例的一种用于处理显示数据的装置的框图；
图4是示出根据本公开的实施例的一种显示设备的框图；
图5是示出根据本公开的实施例的一种显示设备的框图；
图6是示出根据本公开的实施例的一种显示设备的框图；
图7是示出根据本公开的实施例的DSC运行原理示意图；
图8是示出根据本公开的实施例的DSC加速编码过程示意图；
图9是示出根据本公开的实施例的DSC影像数据压缩示意图；
图10是示出根据本公开的实施例的启用DSC和不启用DSC的带宽使用示意图；
图11是示出根据本公开的实施例的启动DSC的示意图；
图12是示出根据本公开的实施例的启动DSC的示意图；
图13是示出根据本公开的实施例的一种用于处理显示数据的方法的流程图。
具体实施方式
为详细说明本申请可能的应用场景，技术原理，可实施的具体方案，能实现目的与效果等，以下结合所列举的具体实施例并配合附图详予说明。本文所记载的实施例仅用于更加清楚地说明本申请的技术方案，因此只作为示例，而不能以此来限制本申请的保护范围。
在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中各个位置出现的“实施例”一词并不一定指代相同的实施例，亦不特别限定其与其它实施例之间的独立性或关联性。原则上，在本申请中，只要不存在技术矛盾或冲突，各实施例中所提到的各项技术特征均可以以任意方式进行组合，以形成相应的可实施的技术方案。
除非另有定义，本文所使用的技术术语的含义与本申请所属技术领域的技术人员通常理解的含义相同；本文中对相关术语的使用只是为了描述具体的实施例，而不是旨在限制本申请。
在本申请的描述中，用语“和/或”是一种用于描述对象之间逻辑关系的表述，表示可以存在三种关系，例如A和/或B，表示：存在A，存在B，以及同时存在A和B这三种情况。另外，本文中字符“/”一般表示前后关联对象是一种“或”的逻辑关系。
在本申请中，诸如“第一”和“第二”之类的用语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何实际的数量、主次或顺序等关系。
在没有更多限制的情况下，在本申请中，语句中所使用的“包括”、“包含”、“具有”或者其他类似的表述，意在涵盖非排他性的包含，这些表述并不排除在包括所述要素的过程、方法或者产品中还可以存在另外的要素，从而使得包括一系列要素的过程、方法或者产品中不仅可以包括那些限定的要素，而且还可以包括没有明确列出的其他要素，或者还包括为这种过程、方法或者产品所固有的要素。
在本申请中，“大于”、“小于”、“超过”等表述理解为不包括本数；“以上”、“以下”、“以内”等表述理解为包括本数。此外，在本申请实施例的描述中“多个”的含义是两个以上(包括两个)，与之类似的与“多”相关的表述亦做此类理解，例如“多组”、“多次”等，除非另有明确具体的限定。
DSC标准提供的视觉无损性能的算法可以减少视频传输存储容量和数据传输带宽，从而降低功耗和产品的电池干扰，为实现超高分辨率提供了可能。对于即将在显示链路上传输的视频信号先进行DSC压缩，以减少其需要的数据带宽，从而降低显示接口传输线上传输的信息速率，也有助于减少显示链路的信号线数量。这样，无论是分离的显示链路，或者显示缓存与显示屏一体的嵌入式显示链路都可以满足高清、超高清视频信号传输的需要。显示链路是指从主机的显示缓存区到显示器的驱动电路之间的电路。
故本申请示出了一种用于处理显示数据的装置，该装置内置了VESA DSC编码器，故此当使能VESA DSC编码器时，使高解析度内容可以在低带宽速率的显示链路上传输。能够解决低带宽传送高分辨率视频数据，从而实现4K以及更高解析度和更快帧速率画质显示的需求，解决数据带宽、功耗、成本以及视觉质量等难点、痛点。
下文中，将参考附图通过示例性实施例描述本公开的具体实施方案。
图1是示出根据本公开的实施例的一种用于处理显示数据的装置100的框图。如图1所示，该装置100包括显示数据缓存1011、显示流压缩编码器1012、协议编码器1013和物理层1014。
显示数据缓存1011被配置为存储显示数据。在一些实施例中，显示数据缓存包括帧缓存区，用于存储由系统绘制的视频数据池。
显示流压缩编码器1012被电耦合至所述显示数据缓存1011，并且被配置为对所述显示数据进行压缩，以生成显示数据传输流。在一些实施例中，所述显示流压缩编码器1012为VESA DSC编码器。在一些实施例中，所述显示流压缩编码器1012可以包括2个VESA DSC编码器，用于将视频数据进行压缩以实现高分辨率内容以低带宽进行传输，每个DSC后端数据链路可以选择MIPI-DSI或者是DP/eDP。
协议编码器1013被电耦合至所述显示流压缩编码器1012，并且被配置为对所述显示数据传输流进行编码，以生成设定协议的数据流。在一些实施例中，协议编码器1013包括MIPI-DSI编码器，用于对视频数据传输流编码成DSI协议的数据流。在一些实施例中，协议编码器1013包括DP/eDP编码器，用于对视频数据传输流编码成Display Port标准的数据流。
物理层1014，被电耦合至所述协议编码器1013，并且被配置为通过与所述设定协议相关联的数据链路输出所述数据流。在一些实施例中，物理层1014包括D-PHY，其基于MIPI D-PHY V1.2,可配置最多4lanes,支持最大2.5Gbps/lane,单dsi link提供最大10Gbps传输速率。在一些实施例中，物理层1014包括C-PHY，其基于MIPI C-PHY V1.1,可配置最多3trios，支持最大2.0Gsps/trio，单dsi link提供最大6Gsps传输速率。在一些实施例中，物理层1014包括Comb PHY，其可配置最多4lanes,单lane可配置1.62Gbps/2.7Gbps/5.4Gbps for DP/eDP，一个DP/eDP link最大传输21.6Gbps传输速率。
根据本申请的实施例，显示数据在进行传输前会被显示流压缩编码器1012进行压缩，以生成低带宽的显示数据传输流，使高解析度内容可以在低带宽速率的显示链路上传输。能够解决低带宽传送高分辨率视频数据，从而实现4K以及更高解析度和更快帧速率画质显示的需求，解决数据带宽、功耗、成本以及视觉质量等难点、痛点。
在一些实施例中，所述显示流压缩编码器1012被配置为在显示流压缩模式中对所述显示数据进行压缩以生成所述显示数据传输流，并且所述协议编码器1013进一步被配置为在与所述显示流压缩模式不同的非压缩模式中接收来自所述显示数据缓存1011的所述显示数据，并且对所述显示数据进行编码以生成设定协议的数据流。以此方式，根据本公开的实施例的方案可以兼容驱动具有或者不具有DSC功能的显示设备。
图2是示出根据本公开的实施例的一种用于处理显示数据的装置200的框图。如图2所示，在一些实施例中，所述显示流压缩编码器1012包括第一显示流压缩编码器10121和第二显示流压缩编码器10122，所述第一显示流压缩编码器10121和所述第二显示流压缩编码器10122均被电耦合至所述显示数据缓存1011。
所述协议编码器1013包括第一协议编码器10131和第二协议编码器10132，所述第一协议编码器10131被电耦合至所述第一显示流压缩编码器10121和所述第二显示流压缩编码器10122中的一个显示流压缩编码器1012，并且所述第二协议编码器10132被电耦合至所述第一显示流压缩编码器10121和所述第二显示流压缩编码器10122中的另一个显示流压缩编码器1012。
所述物理层1014包括第一物理层10141和第二物理层10142，所述第一物理层10141被电耦合至所述第一协议编码器10131，并且所述第二物理层10142被电耦合至所述第二协议编码器10132。
图3是示出根据本公开的实施例的一种用于处理显示数据的装置300的框图。如图3所示，在一些实施例中，在一些实施例中，所述第一协议编码器10131为MIPI DSI编码器，并且所述第一物理层10141为D-PHY/C-PHY物理层。此外，所述第二协议编码器10132为DP编码器或eDP编码器，并且所述第二物理层10142为Comb PHY物理层。此外，所述数据链路包括DSI链路、DP链路、eDP链路中的至少一种。
所述第一协议编码器10131和所述第一物理层10141支持MIPI-DSI接口驱动带DSC功能的MIPI显示面板，最高支持4k@60分辨率。所述第二协议编码器10132和所述第二物理层10142支持DP/eDP接口驱动带DSC功能的显示器和显示面板，最高支持8k@60分辨率。
图4是示出根据本公开的实施例的一种显示设备400的框图。如图4所示，在一些实施例中，所述显示设备400包括根据上述提及的用于处理显示数据的装置101以及显示模块102。显示模块102被配置为经由所述数据链路接收来自所述装置101的所述数据流，以显示与所述数据流相对应的信息。在一些实施例中，显示模块102可以包括DP/HDMI/VGA接口，并且可以通过线缆与装置101电耦合。在一些实施例中，显示模块102还可以包括显示面板。
图5是示出根据本公开的实施例的一种显示设备500的框图。如图5所示，在一些实施例中，所述显示模块102可以包括显示流压缩解码器1021。显示流压缩解码器1021被配置为对所述数据流进行解压缩，以生成与所述显示数据相对应的解压缩数据。
图6是示出根据本公开的实施例的一种显示设备600的框图。如图6所示，在一些实施例中，所述显示模块102还可以包括接收物理层1022和协议解码器1023。
接收物理层1022被配置为通过所述数据链路接收所述数据流。在一些实施例中，所述接收物理层1022包括D-PHY或C-PHY物理层，所述协议解码器1023为MIPI DSI解码器。所述数据链路包括DP链路或eDP链路或DSI链路。
协议解码器1023被电耦合至所述接收物理层1022，并且被配置为对所述数据流进行解码，以生成解码数据流。在本实施例中，所述显示流压缩解码器1021被配置为对所述解码数据流进行解压缩，以生成所述解压缩数据。
当所述数据链路为DP链路或eDP链路时，所述装置101被配置为：当响应于接收到所述显示模块102的热插拔信号而进行链路训练时，获取所述显示模块102的扩展显示器识别数据和显示端口配置数据；以及握手确认所述显示模块102的资源配置，并在链路训练结束前决定是否启用显示流压缩模式。
当所述数据链路为DSI链路时，所述装置101被配置为待发送特定参数至所述显示模块102后，启动显示流压缩模式。
所述显示模块102为显示面板或显示器。优选地，所述装置101与所述显示模块102通过一体的嵌入式显示链路连接。
图7示出根据本公开的实施例的DSC运行原理示意图。如图7所示，一个完整的DSC系统由编码器和解码器组成，编码器在Source Device，影像数据在Display Link传输之前需要将Image Source进行压缩，解码器在Sink Device，将从Display Link上接收到的影像数据解压缩，还原并显示Image Source。
如图8所示，DSC为加速编码过程，并减少经过压缩失真，DSC导入界面(slice)，将每一帧的画面加以切割，切割出的截面同时进行编码。DSC可支持的截面数有1、2、4、8个，甚至更多的截面数。需要注意的是单位为slice/line，line是指画面成形时以raster-scan顺序为一行的像素。除不同截面数外，DSC也可以使用不同长宽的截面。如图8右上及右下两张图片，同样都是一行4个截面，但右上的图切割为长条形截面，右下的图则切割成较窄的长方形截面。要使用哪一种长宽的截面取决于Source Device及Sink Device支持的截面数以及DSC压缩或解压缩率。DP/eDP在进行链路训练时Source Device及Sink Device会协商并以双方都可以支持的组合运行DSC，MIPI DSI就需要软件开发者提前确认MIPI面板的picture parameter set(pps),做好双方的匹配。
图9是示出根据本公开的实施例的DSC影像数据压缩示意图。如图9所示，在影像数据压缩之前，图像将由Source Device和Sink Device共同协商都能支持的slice number进行网格均等切割，以3840x2160为例，假如Source Device和Sink Device DSC都能支持4slices，可以在水平方向均等切割4份，垂直方向均等切割2份，假如DSC encoder有4个独立并行处理影像数据压缩的core组成，这该图的左边切割的4个slice可以分成4组同时并行进行压缩，有效将4k画质内容以低带宽、低延时进行传输。
图10是示出根据本公开的实施例的启用DSC和不启用DSC的带宽使用示意图。
如图10所示，当不启用DSC功能时，4K@6024bit RGB格式的影像数据总带宽高达14.256Gbps，本设备装置MIPI-DSI DPHY的最大带宽：2.5Gbps x 4Lanes＝10Gbps,无法覆盖传送此高分辨率的影像内容，当启用DSC功能时，4K@60 24bit RGB格式的影像数据被压缩成4K@60 8bit RGB格式，即带宽压缩到原始总带宽的三分之一：4.752Gbps，因此当本装置启用DSC功能，MIPI-DSI可以传送4K@60 24bit RGB格式的影像数据。
此外，当不启用DSC功能时，8K@60 24bit RGB格式的影像数据总带宽高达57.024Gbps，本设备装置DP/eDP Comb PHY的最大带宽：5.4Gbps x 4Lanes＝21.6Gbps,无法覆盖传送此高分辨率的影像内容，当启用DSC功能时，8K@60 24bit RGB格式的影像数据被压缩成8K@60 8bit RGB格式，即带宽压缩到原始总带宽的三分之一：19.008Gbps，因此当本装置启用DSC功能，DP/eDP可以传送8K@60 24bit RGB格式的影像数据。
在一些实施例中，如图11所示，当所述装置通过DP Link链路连接所述显示模块102时，所述装置101用于：当接收到显示模块102的热插拔信号，并进行链路训练时，获取显示模块102的扩展显示器识别数据和显示端口配置数据,握手确认显示模块102的资源配置，并在链路训练结束前决定是否启用DSC功能；或当所述装置101通过eDP Link链路连接所述显示模块102时，所述装置101用于：当接收到显示模块102的热插拔信号，并进行链路训练时，获取显示模块102的扩展显示器识别数据和显示端口配置数据,握手确认显示模块102的资源配置，并在链路训练结束前决定是否启用DSC功能。本申请的装置101能做到兼容驱动具有或者不具有DSC功能的MIPI显示设备。
即：本装置101的DP/eDP接口驱动带DSC功能的显示器和显示面板时，DSC启用的时机为传送端接收到接收端的热插拔信号，并进行链路训练的时候，传送端获取接收端的扩展显示器识别数据和显示端口配置数据,握手确认接收端支持DSC的情况，综合分辨率带宽情况会在链路训练结束前决定是否启用DSC功能。
在一些实施例中，如图12所示，当所述装置101通过DSI Link链路连接所述显示模块102时，所述装置101用于：待发送特定参数至所述显示模块102后，启动DSC功能。其中特定参数为：pps参数集。
即：本装置101的MIPI-DSI接口驱动带DSC功能的显示面板时，根据显示面板厂商提供的初始化序列和PPS参数，由MIPI-DSI Host在LP的CMD mode状态下发送导入显示面板后，本装置101就可以启用DSC并开始影像数据的传送。
在一些实施例中，所述装置101与所述显示模块102通过一体的嵌入式显示链路连接。
通过上述装置，内置VESA DSC Encoder，可以将视频数据压缩后通过MIPI DSIHOST或者DP/eDP HOST进行编码后传输，高分辨率的内容经过DSC Encoder压缩处理后可以在DSI和DP/eDP接口以低带宽传输，且压缩后的画面表现上无视觉失真。市面上具有DSC功能的MIPI或eDP面板和DP显示器内置DSC Decoder，当我们系统装置启用DSC功能和这些带DSC功能的显示设备连接，将构成一个完整闭环的DSC系统，即内置在我们系统和装置中的DSC编码器在传送端，传输影像数据前将影像压缩，内置在显示设备中的DSC译码器在接收端，将接收到的影像数据解压缩、还原并显示，因此该系统和装置101可以支持驱动市面上内置DSC功能的MIPI或eDP接口显示模组和DP接口的显示器，其中MIPI接口最大可以驱动4k@60，DP/eDP接口最大可以驱动8k@60。
图13是示出根据本公开的实施例的一种用于处理显示数据的方法1300的流程图。如图13所示，一种用于处理显示数据的方法1300包括步骤S1301至步骤S1303。在步骤S1301中，对存储的显示数据进行压缩，以生成显示数据传输流。在步骤S1302中，对所述显示数据传输流进行编码，以生成设定协议的数据流。在步骤S1303中，通过与所述设定协议相关联的数据链路输出所述数据流。
在一些实施例中，对存储的显示数据进行压缩以生成显示数据传输流包括：在显示流压缩模式中对所述显示数据进行压缩以生成所述显示数据传输流，并且所述方法1300还包括：在与所述显示流压缩模式不同的非压缩模式中对所述显示数据进行编码以生成设定协议的数据流。
在一些实施例中，所述方法1300还可以包括上面描述的用于处理显示数据的装置和/或显示设备的各个动作或操作。
所述方法1300可应用在上述提及的用于处理显示数据的装置和/或显示设备上。通过该方法，能够解决低带宽传送高分辨率视频数据，从而实现4K以及更高解析度和更快帧速率画质显示的需求，解决数据带宽、功耗、成本以及视觉质量等难点、痛点。
最后需要说明的是，尽管在本申请的说明书文字及附图中已经对上述各实施例进行了描述，但并不能因此限制本申请的专利保护范围。凡是基于本申请的实质理念，利用本申请说明书文字及附图记载的内容所作的等效结构或等效流程替换或修改产生的技术方案，以及直接或间接地将以上实施例的技术方案实施于其他相关的技术领域等，均包括在本申请的专利保护范围之内。

Claims (13)

1.一种用于处理显示数据的装置，其特征在于，包括：
显示数据缓存，被配置为存储显示数据；
显示流压缩编码器，被电耦合至所述显示数据缓存，并且被配置为对所述显示数据进行压缩，以生成显示数据传输流；
协议编码器，被电耦合至所述显示流压缩编码器，并且被配置为对所述显示数据传输流进行编码，以生成设定协议的数据流；以及
物理层，被电耦合至所述协议编码器，并且被配置为通过与所述设定协议相关联的数据链路输出所述数据流。
2.根据权利要求1所述的装置，其特征在于，所述显示流压缩编码器被配置为在显示流压缩模式中对所述显示数据进行压缩以生成所述显示数据传输流，并且
所述协议编码器进一步被配置为在与所述显示流压缩模式不同的非压缩模式中接收来自所述显示数据缓存的所述显示数据，并且对所述显示数据进行编码以生成设定协议的数据流。
3.根据权利要求1所述的装置，其特征在于，
所述显示流压缩编码器包括第一显示流压缩编码器和第二显示流压缩编码器，所述第一显示流压缩编码器和所述第二显示流压缩编码器均被电耦合至所述显示数据缓存；
所述协议编码器包括第一协议编码器和第二协议编码器，所述第一协议编码器被电耦合至所述第一显示流压缩编码器和所述第二显示流压缩编码器中的一个显示流压缩编码器，并且所述第二协议编码器被电耦合至所述第一显示流压缩编码器和所述第二显示流压缩编码器中的另一个显示流压缩编码器；
所述物理层包括第一物理层和第二物理层，所述第一物理层被电耦合至所述第一协议编码器，并且所述第二物理层被电耦合至所述第二协议编码器。
4.根据权利要求3所述的装置，其特征在于，
所述第一协议编码器为MIPIDSI编码器，并且所述第一物理层为D-PHY/C-PHY物理层；
所述第二协议编码器为DP编码器或eDP编码器，并且所述第二物理层为CombPHY物理层；
所述数据链路包括DSI链路、DP链路、eDP链路中的至少一种。
5.根据权利要求1至4中任一项所述的装置，其特征在于，所述显示流压缩编码器为VESADSC编码器。
6.一种显示设备，其特征在于，包括：
根据权利要求1至5中任一项所述的装置；以及
显示模块，被配置为经由所述数据链路接收来自所述装置的所述数据流，以显示与所述数据流相对应的信息。
7.根据权利要求6所述的显示设备，其特征在于，所述显示模块包括：
显示流压缩解码器，被配置为对所述数据流进行解压缩，以生成与所述显示数据相对应的解压缩数据。
8.根据权利要求7所述的显示设备，其特征在于，所述显示模块还包括：
接收物理层，被配置为通过所述数据链路接收所述数据流；以及
协议解码器，被电耦合至所述接收物理层，并且被配置为对所述数据流进行解码，以生成解码数据流，
其中所述显示流压缩解码器被配置为对所述解码数据流进行解压缩，以生成所述解压缩数据。
9.根据权利要求6所述的显示设备，其特征在于，所述数据链路包括DP链路或eDP链路；
所述装置被配置为：当响应于接收到所述显示模块的热插拔信号而进行链路训练时，获取所述显示模块的扩展显示器识别数据和显示端口配置数据；以及握手确认所述显示模块的资源配置，并在链路训练结束前决定是否启用显示流压缩模式。
10.根据权利要求6所述的显示设备，其特征在于，所述数据链路包括DSI链路；
所述装置被配置为待发送特定参数至所述显示模块后，启动显示流压缩模式。
11.根据权利要求6至10中任一项所述的显示设备，其特征在于，所述装置与所述显示模块通过一体的嵌入式显示链路连接。
12.一种用于处理显示数据的方法，其特征在于，包括：
对存储的显示数据进行压缩，以生成显示数据传输流；
对所述显示数据传输流进行编码，以生成设定协议的数据流；以及
通过与所述设定协议相关联的数据链路输出所述数据流。
13.根据权利要求12所述的方法，其特征在于，对存储的显示数据进行压缩以生成显示数据传输流包括：在显示流压缩模式中对所述显示数据进行压缩以生成所述显示数据传输流，并且
所述方法还包括：在与所述显示流压缩模式不同的非压缩模式中对所述显示数据进行编码以生成设定协议的数据流。
CN202210730328.3A 2022-06-24 2022-06-24 用于处理显示数据的方法和装置、显示设备 Pending CN115314656A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210730328.3A CN115314656A (zh) 2022-06-24 2022-06-24 用于处理显示数据的方法和装置、显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210730328.3A CN115314656A (zh) 2022-06-24 2022-06-24 用于处理显示数据的方法和装置、显示设备

Publications (1)

Publication Number Publication Date
CN115314656A true CN115314656A (zh) 2022-11-08

Family

ID=83854656

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210730328.3A Pending CN115314656A (zh) 2022-06-24 2022-06-24 用于处理显示数据的方法和装置、显示设备

Country Status (1)

Country Link
CN (1) CN115314656A (zh)

Similar Documents

Publication Publication Date Title
US9779687B2 (en) Device and method for transmitting and receiving data using HDMI
TWI529656B (zh) Image display system and image processing method
EP3304277B1 (en) Low latency screen mirroring
EP3726838B1 (en) Management of memory for storing display data
CN111026343A (zh) 一种多个拼接屏实时同步显示方法
WO2020248838A1 (zh) 显示装置及其驱动方法
CN102740076B (zh) 无线微显示器系统
EP3059964A1 (en) Lossless data compression and decompression apparatus, system, and method
US20160125568A1 (en) Management of memory for storing display data
US20120218292A1 (en) System and method for multistage optimized jpeg output
EP3800889A1 (en) Data processing method, device and system, system controller and module controller
JP2004128776A (ja) 画像圧縮方法及びこれを使用した電送装置
US20220060753A1 (en) Eco-friendly codec-based system for low latency transmission
WO2018192231A1 (zh) 图像处理的方法、装置和终端设备
CN115314656A (zh) 用于处理显示数据的方法和装置、显示设备
CN107318021B (zh) 一种远程显示的数据处理方法及系统
CN102957842B (zh) 一种视频图像处理方法、装置及系统
CN215871617U (zh) 信号接口、控制芯片及视频处理设备
TWI450246B (zh) 液晶顯示模組、可攜式電子裝置及其顯示方法
CN114301983A (zh) 一种电子墨水屏图片字节的压缩方法、系统、电子设备及存储介质
US20090066840A1 (en) System and method for low bandwidth display information transport
CN113259613A (zh) 一种改进hdmi显示数据流压缩互通互联的方法
CN110868391A (zh) 一种远距离传输方法、系统及设备
US20110191488A1 (en) Network media processing device and network media display system
JP6774057B2 (ja) 画像生成送信装置、画像生成送信方法およびプログラム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination