CN115314570A - 基于协议开发框架的数据下发方法、装置、设备及介质 - Google Patents

Abstract

本发明涉及大数据技术领域，提供一种基于协议开发框架的数据下发方法、装置、设备及介质，其方法包括：基于协议开发框架创建行情数据的协议类型对应的协议框架，其中，在FPGA的BPU中创建包括输入规则匹配模块、协议解析模块、输出规则匹配模块及网络数据缓存模块的协议框架；根据行情类型在输入规则匹配模块中进行匹配，通过协议解析模块对行情数据进行解析，根据行情类型在输出规则匹配模块中进行匹配，通过网络数据缓存模块对数据进行调整并下发。利用本发明能够基于FPGA构建支持多种协议类型的统一协议开发框架，便于开发每种协议框架，由于开发效率高，因此不仅提升了行情数据下发的效率，且降低了开发难度及开发成本，便于统一维护。

Description

基于协议开发框架的数据下发方法、装置、设备及介质

技术领域

本发明涉及大数据技术领域，尤其涉及一种基于协议开发框架的数据下发方法、装置、设备及介质。

背景技术

在机遇和风险并存的股票市场，只有迅速全面的把握行情，判断趋势，才能获取最大的利润。

现有技术中，每种协议类型的行情数据都需要利用其独立的架构进行解析及下发，但是，目前的协议架构开发成本较高、开发难度大，且不便于维护。

发明内容

鉴于以上内容，有必要提供一种基于协议开发框架的数据下发方法、装置、设备及介质，旨在解决不同协议类型的行情数据在进行解析及下发的过程中所构建的协议框架开发难度大、成本高，且不便于维护的问题。

一种基于协议开发框架的数据下发方法，所述基于协议开发框架的数据下发方法包括：

当通过FPGA的输入接口接收到行情数据时，确定所述行情数据的协议类型；

基于预先配置的协议开发框架创建所述行情数据的协议类型对应的协议框架，其中，在FPGA的BPU中创建包括输入规则匹配模块、协议解析模块、输出规则匹配模块及网络数据缓存模块的所述协议框架；

确定所述行情数据的行情类型；

根据所述行情数据的行情类型在所述输入规则匹配模块中进行匹配，得到目标输入规则；

基于所述目标输入规则，通过所述协议解析模块对所述行情数据进行解析，得到第一数据；

根据所述行情数据的行情类型在所述输出规则匹配模块中进行匹配，得到目标输出规则；

基于所述目标输出规则，通过所述网络数据缓存模块对所述第一数据进行调整，得到第二数据；

通过FPGA的输出接口下发所述第二数据。

根据本发明优选实施例，所述方法还包括：

获取所述协议类型下各行情类型的数据对应的输入规则，并根据所述协议类型下各行情类型的数据对应的输入规则建立映射表，得到所述协议类型下的行情类型-输入规则映射表，并将所述协议类型下的行情类型-输入规则映射表存储至所述输入规则匹配模块；

获取所述协议类型对应的解析算法，并封装所述协议类型对应的解析算法至所述协议解析模块；

获取所述协议类型下各行情类型的数据对应的输出规则，并根据所述协议类型下各行情类型的数据对应的输出规则建立映射表，得到所述协议类型下的行情类型-输出规则映射表，并将所述协议类型下的行情类型-输出规则映射表存储至所述输出规则匹配模块。

根据本发明优选实施例，所述确定所述行情数据的行情类型包括：

获取所述行情数据的行情头；

根据所述行情头中配置字段的数据内容确定所述行情数据的行情类型。

根据本发明优选实施例，所述基于所述目标输入规则，通过所述协议解析模块对所述行情数据进行解析，得到第一数据包括：

通过所述目标输入规则确定所述行情数据的字段规则及循环方式；

通过所述协议解析模块，基于所述字段规则对所述行情数据进行拆分得到所述行情数据中的各个字段，及基于所述循环方式对各个字段进行循环处理，得到所述第一数据。

根据本发明优选实施例，所述基于所述目标输出规则，通过所述网络数据缓存模块对所述第一数据进行调整包括：

根据所述目标输出规则确定字段调整方式、输出带宽调整方式及端口输出方式；

通过所述网络数据缓存模块，根据所述字段调整方式对所述第一数据进行调整运算，得到所述第二数据；

通过所述网络数据缓存模块，根据所述输出带宽调整方式计算同时输出量，并根据所述同时输出量对所述第二数据进行缓存控制；

通过所述网络数据缓存模块，根据所述端口输出方式确定至少一个目标输出端口。

根据本发明优选实施例，所述根据所述字段调整方式对所述第一数据进行调整运算包括：

当所述字段调整方式中包括筛选条件时，根据所述筛选条件对所述第一数据进行筛选；

当所述字段调整方式中包括排序方式时，根据所述排序方式对所述第一数据进行排序；

当所述字段调整方式中包括类型转换方式时，根据所述类型转换方式对所述第一数据进行类型转换。

根据本发明优选实施例，所述根据所述同时输出量对所述第二数据进行缓存控制包括：

获取当前网络带宽；

当所述当前网络带宽大于所述同时输出量时，根据所述当前网络带宽缓存所述第二数据，并在缓存量满足所述当前网络带宽时，通过所述输出接口下发缓存的数据；或者

当所述当前网络带宽等于所述同时输出量时，直接通过所述输出接口下发所述第二数据；或者

当所述当前网络带宽小于所述同时输出量时，根据所述当前网络带宽降低所述同时输出量，得到目标输出量，并通过所述输出接口基于所述目标输出量下发所述第二数据。

一种基于协议开发框架的数据下发装置，所述基于协议开发框架的数据下发装置包括：

确定单元，用于当通过FPGA的输入接口接收到行情数据时，确定所述行情数据的协议类型；

创建单元，用于基于预先配置的协议开发框架创建所述行情数据的协议类型对应的协议框架，其中，在FPGA的BPU中创建包括输入规则匹配模块、协议解析模块、输出规则匹配模块及网络数据缓存模块的所述协议框架；

所述确定单元，还用于确定所述行情数据的行情类型；

匹配单元，用于根据所述行情数据的行情类型在所述输入规则匹配模块中进行匹配，得到目标输入规则；

解析单元，用于基于所述目标输入规则，通过所述协议解析模块对所述行情数据进行解析，得到第一数据；

所述匹配单元，还用于根据所述行情数据的行情类型在所述输出规则匹配模块中进行匹配，得到目标输出规则；

调整单元，用于基于所述目标输出规则，通过所述网络数据缓存模块对所述第一数据进行调整，得到第二数据；

下发单元，用于通过FPGA的输出接口下发所述第二数据。

一种计算机设备，所述计算机设备包括：

存储器，存储至少一个指令；及

处理器，执行所述存储器中存储的指令以实现所述基于协议开发框架的数据下发方法。

一种计算机可读存储介质，所述计算机可读存储介质中存储有至少一个指令，所述至少一个指令被计算机设备中的处理器执行以实现所述基于协议开发框架的数据下发方法。

由以上技术方案可以看出，本发明能够基于FPGA构建支持多种协议类型的统一协议开发框架，便于开发每种协议框架，由于开发效率高，因此不仅提升了行情数据下发的效率，且降低了开发难度及开发成本，便于统一维护。

附图说明

图1是本发明基于协议开发框架的数据下发方法的较佳实施例的流程图。

图2是本发明基于协议开发框架的数据下发装置的较佳实施例的功能模块图。

图3是本发明实现基于协议开发框架的数据下发方法的较佳实施例的计算机设备的结构示意图。

具体实施方式

为了使本发明的目的、技术方案和优点更加清楚，下面结合附图和具体实施例对本发明进行详细描述。

如图1所示，是本发明基于协议开发框架的数据下发方法的较佳实施例的流程图。根据不同的需求，该流程图中步骤的顺序可以改变，某些步骤可以省略。

所述基于协议开发框架的数据下发方法应用于一个或者多个计算机设备中，所述计算机设备是一种能够按照事先设定或存储的指令，自动进行数值计算和/或信息处理的设备，其硬件包括但不限于微处理器、专用集成电路(Application Specific IntegratedCircuit，ASIC)、可编程门阵列(Field－Programmable Gate Array，FPGA)、数字处理器(Digital Signal Processor，DSP)、嵌入式设备等。

所述计算机设备可以是任何一种可与用户进行人机交互的电子产品，例如，个人计算机、平板电脑、智能手机、个人数字助理（Personal Digital Assistant，PDA）、游戏机、交互式网络电视（Internet Protocol Television，IPTV）、智能式穿戴式设备等。

所述计算机设备还可以包括网络设备和/或用户设备。其中，所述网络设备包括，但不限于单个网络服务器、多个网络服务器组成的服务器组或基于云计算(CloudComputing)的由大量主机或网络服务器构成的云。

所述服务器可以是独立的服务器，也可以是提供云服务、云数据库、云计算、云函数、云存储、网络服务、云通信、中间件服务、域名服务、安全服务、内容分发网络(ContentDelivery Network，CDN)、以及大数据和人工智能平台等基础云计算服务的云服务器。

其中，人工智能（Artificial Intelligence，AI)是利用数字计算机或者数字计算机控制的机器模拟、延伸和扩展人的智能，感知环境、获取知识并使用知识获得最佳结果的理论、方法、技术及应用系统。

人工智能基础技术一般包括如传感器、专用人工智能芯片、云计算、分布式存储、大数据处理技术、操作/交互系统、机电一体化等技术。人工智能软件技术主要包括计算机视觉技术、机器人技术、生物识别技术、语音处理技术、自然语言处理技术以及机器学习/深度学习等几大方向。

所述计算机设备所处的网络包括但不限于互联网、广域网、城域网、局域网、虚拟专用网络（Virtual Private Network，VPN）等。

S10，当通过FPGA（Field Programmable Gate Array，现场可编程逻辑门阵列）的输入接口接收到行情数据时，确定所述行情数据的协议类型。

在本实施例中，所述协议类型下可以对应多种行情类型。例如：对于二进制协议（binary），可以包括快照、逐笔、指数等多种行情类型。

在本实施例中，可以根据所述行情数据的数据结构确定所述行情数据的协议类型。

S11，基于预先配置的协议开发框架创建所述行情数据的协议类型对应的协议框架，其中，在FPGA的BPU（Branch Processing Unit，分支处理单元）中创建包括输入规则匹配模块、协议解析模块、输出规则匹配模块及网络数据缓存模块的所述协议框架。

由于FPGA支持并行计算，且具有强大的数据处理能力，加之其高速、稳定、可编程、低成本等特点，因此，本实施例采用FPGA创建统一的架构，以提升系统架构的整体性能。

例如：FPGA架构中可以包括input_interface（输入接口）、BPU（BranchProcessing Unit，分支处理单元）、output_interface（输出接口）三部分。其中，BPU中还可以包括输入规则匹配模块、协议解析模块、输出规则匹配模块及网络数据缓存模块。

其中，所述输入规则匹配模块用于根据不同的行情类型确定对应的输入规则。

其中，所述协议解析模块用于解析对应协议类型下的行情数据。

其中，所述输出规则匹配模块用于根据不同的行情类型确定对应的输出规则。

其中，所述网络数据缓存模块用于根据不同的网络带宽进行行情数据的缓存控制。

可以理解的是，根据协议标准，每种行情类型都对应着不同的输入规则；同时，根据下游需求，每种行情类型又都对应着不同的输出规则。因此，本实施例预先创建支持所述协议类型对应的不同行情类型的所述协议框架，具体地：

获取所述协议类型下各行情类型的数据对应的输入规则，并根据所述协议类型下各行情类型的数据对应的输入规则建立映射表，得到所述协议类型下的行情类型-输入规则映射表，并将所述协议类型下的行情类型-输入规则映射表存储至所述输入规则匹配模块；

获取所述协议类型对应的解析算法，并封装所述协议类型对应的解析算法至所述协议解析模块；

获取所述协议类型下各行情类型的数据对应的输出规则，并根据所述协议类型下各行情类型的数据对应的输出规则建立映射表，得到所述协议类型下的行情类型-输出规则映射表，并将所述协议类型下的行情类型-输出规则映射表存储至所述输出规则匹配模块。

可以理解的是，FPGA开发难度较大，开发人员通常需要具备专业的硬件技术，且需要较长时间的培养及经验积累，并且，由于硬件的开发流程包括代码编写、功能仿真、综合、编译、时序分析、上板测试的过程，使其开发周期远大于软件版本，开发周期较长。

为了解决上述问题，本实施例创建的FPGA统一架构（即所述协议开发框架）能够支持各个协议类型的协议框架的开发，开发后得到的协议框架能够支持对应协议类型下各个行情类型的数据的解析及处理，只需要进行一次统一开发即可达到一劳永逸的效果，降低了后续协议框架开发难度，还提升了对行情数据的处理效率，以及FPGA架构的覆盖率。

S12，确定所述行情数据的行情类型。

在本实施例中，所述确定所述行情数据的行情类型包括：

获取所述行情数据的行情头；

根据所述行情头中配置字段的数据内容确定所述行情数据的行情类型。

其中，所述配置字段的数据内容用于表征所述行情数据的行情类型。

通过上述实施例，能够自动判断所述行情数据的行情类型，以便后续进行针对性的解析等数据处理。

S13，根据所述行情数据的行情类型在所述输入规则匹配模块中进行匹配，得到目标输入规则。

在本实施例中，可以从所述输入规则匹配模块中获取与所述协议类型对应的行情类型-输入规则映射表，并利用所述行情类型在所述行情类型-输入规则映射表中进行遍历，将遍历到的与所述行情类型相对应的输入规则确定为所述目标输入规则。

由于所述输入规则匹配模块中存储了所述协议类型对应的行情类型-输入规则映射表，因此能够实现对应协议类型下各种行情类型的全面覆盖。

S14，基于所述目标输入规则，通过所述协议解析模块对所述行情数据进行解析，得到第一数据。

在本实施例中，所述基于所述目标输入规则，通过所述协议解析模块对所述行情数据进行解析，得到第一数据包括：

通过所述目标输入规则确定所述行情数据的字段规则及循环方式；

通过所述协议解析模块，基于所述字段规则对所述行情数据进行拆分得到所述行情数据中的各个字段，及基于所述循环方式对各个字段进行循环处理，得到所述第一数据。

通过上述实施例，能够通过自构建的协议解析模块实现对各种协议类型的行情数据的快速解析。例如：通过上述自构建的协议解析模块可以对二进制协议类型的行情数据进行解析，或者对STEP协议类型的行情数据进行解析。

S15，根据所述行情数据的行情类型在所述输出规则匹配模块中进行匹配，得到目标输出规则。

在本实施例中，可以从所述输出规则匹配模块中获取与所述协议类型对应的行情类型-输出规则映射表，并利用所述行情类型在所述行情类型-输出规则映射表中进行遍历，将遍历到的与所述行情类型相对应的输出规则确定为所述目标输出规则。

由于所述输出规则匹配模块中存储了所述协议类型对应的行情类型-输出规则映射表，因此能够实现对应协议类型下各种行情类型的全面覆盖。

S16，基于所述目标输出规则，通过所述网络数据缓存模块对所述第一数据进行调整，得到第二数据。

在本实施例中，所述基于所述目标输出规则，通过所述网络数据缓存模块对所述第一数据进行调整包括：

根据所述目标输出规则确定字段调整方式、输出带宽调整方式及端口输出方式；

通过所述网络数据缓存模块，根据所述字段调整方式对所述第一数据进行调整运算，得到所述第二数据；

通过所述网络数据缓存模块，根据所述输出带宽调整方式计算同时输出量，并根据所述同时输出量对所述第二数据进行缓存控制；

通过所述网络数据缓存模块，根据所述端口输出方式确定至少一个目标输出端口。

其中，所述根据所述字段调整方式对所述第一数据进行调整运算包括：

当所述字段调整方式中包括筛选条件时，根据所述筛选条件对所述第一数据进行筛选；例如：当所述筛选条件为仅下发预设时间段内的数据时，则从所述第一数据中筛选所述预设时间段内的所有数据。

当所述字段调整方式中包括排序方式时，根据所述排序方式对所述第一数据进行排序；例如：当所述排序方式为根据时间排序时，则根据时间对所述第一数据进行排序。

当所述字段调整方式中包括类型转换方式时，根据所述类型转换方式对所述第一数据进行类型转换。例如：当下游系统的数据类型为类型A，则将所述第一数据转换为所述类型A的数据。

通过上述实施方式，能够在行情数据下发前根据下游对数据的实际需求调整数据的格式、类型，并进行相应运算及筛选，以降低下游数据处理的耗时。

其中，所述根据所述同时输出量对所述第二数据进行缓存控制包括：

获取当前网络带宽；

当所述当前网络带宽大于所述同时输出量时，根据所述当前网络带宽缓存所述第二数据，并在缓存量满足所述当前网络带宽时，通过所述输出接口下发缓存的数据；或者

当所述当前网络带宽等于所述同时输出量时，直接通过所述输出接口下发所述第二数据；或者

当所述当前网络带宽小于所述同时输出量时，根据所述当前网络带宽降低所述同时输出量，得到目标输出量，并通过所述输出接口基于所述目标输出量下发所述第二数据。

通过上述实施例，能够根据实际的网络带宽进行缓存配置。具体地，在网络带宽较小时设置较小的同时输出量，在网络带宽较大时先缓存一部分数据再进行下发，进而实现了对网络带宽的有效利用，并通过合理利用网络带宽而提升数据下发的效率。

其中，所述根据所述端口输出方式确定至少一个目标输出端口包括：

根据FPGA配置的端口确定所述至少一个目标输出端口。

通过上述实施例，能够实现多端口输出，提高行情数据的并发量，并进一步提高了行情数据的下发效率。

S17，通过FPGA的输出接口下发所述第二数据。

通过对行情数据的解析及调整等操作，即可通过FPGA的输出接口下发所述第二数据。

在上述实施例中，由于FPGA自身的属性，因此，所创建的FPGA架构能够同时支持网络版及本地版，并适用于各种协议类型的行情数据，通用性较强。

由以上技术方案可以看出，本发明能够基于FPGA构建支持多种协议类型的统一协议开发框架，便于开发每种协议框架，由于开发效率高，因此不仅提升了行情数据下发的效率，且降低了开发难度及开发成本，便于统一维护。

如图2所示，是本发明基于协议开发框架的数据下发装置的较佳实施例的功能模块图。所述基于协议开发框架的数据下发装置11包括创建单元110、确定单元111、匹配单元112、解析单元113、调整单元114、下发单元115。本发明所称的模块/单元是指一种能够被处理器所执行，并且能够完成固定功能的一系列计算机程序段，其存储在存储器中。在本实施例中，关于各模块/单元的功能将在后续的实施例中详述。

所述确定单元111，用于当通过FPGA（Field Programmable Gate Array，现场可编程逻辑门阵列）的输入接口接收到行情数据时，确定所述行情数据的协议类型。

在本实施例中，所述协议类型下可以对应多种行情类型。例如：对于二进制协议（binary），可以包括快照、逐笔、指数等多种行情类型。

在本实施例中，可以根据所述行情数据的数据结构确定所述行情数据的协议类型。

所述创建单元110，用于基于预先配置的协议开发框架创建所述行情数据的协议类型对应的协议框架，其中，在FPGA的BPU（Branch Processing Unit，分支处理单元）中创建包括输入规则匹配模块、协议解析模块、输出规则匹配模块及网络数据缓存模块的所述协议框架。

由于FPGA支持并行计算，且具有强大的数据处理能力，加之其高速、稳定、可编程、低成本等特点，因此，本实施例采用FPGA创建统一的架构，以提升系统架构的整体性能。

例如：FPGA架构中可以包括input_interface（输入接口）、BPU（BranchProcessing Unit，分支处理单元）、output_interface（输出接口）三部分。其中，BPU中还可以包括输入规则匹配模块、协议解析模块、输出规则匹配模块及网络数据缓存模块。

其中，所述输入规则匹配模块用于根据不同的行情类型确定对应的输入规则。

其中，所述协议解析模块用于解析对应协议类型下的行情数据。

其中，所述输出规则匹配模块用于根据不同的行情类型确定对应的输出规则。

其中，所述网络数据缓存模块用于根据不同的网络带宽进行行情数据的缓存控制。

可以理解的是，根据协议标准，每种行情类型都对应着不同的输入规则；同时，根据下游需求，每种行情类型又都对应着不同的输出规则。因此，本实施例预先创建支持所述协议类型对应的不同行情类型的所述协议框架，具体地：

获取所述协议类型下各行情类型的数据对应的输入规则，并根据所述协议类型下各行情类型的数据对应的输入规则建立映射表，得到所述协议类型下的行情类型-输入规则映射表，并将所述协议类型下的行情类型-输入规则映射表存储至所述输入规则匹配模块；

获取所述协议类型对应的解析算法，并封装所述协议类型对应的解析算法至所述协议解析模块；

获取所述协议类型下各行情类型的数据对应的输出规则，并根据所述协议类型下各行情类型的数据对应的输出规则建立映射表，得到所述协议类型下的行情类型-输出规则映射表，并将所述协议类型下的行情类型-输出规则映射表存储至所述输出规则匹配模块。

可以理解的是，FPGA开发难度较大，开发人员通常需要具备专业的硬件技术，且需要较长时间的培养及经验积累，并且，由于硬件的开发流程包括代码编写、功能仿真、综合、编译、时序分析、上板测试的过程，使其开发周期远大于软件版本，开发周期较长。

为了解决上述问题，本实施例创建的FPGA统一架构（即所述协议开发框架）能够支持各个协议类型的协议框架的开发，开发后得到的协议框架能够支持对应协议类型下各个行情类型的数据的解析及处理，只需要进行一次统一开发即可达到一劳永逸的效果，降低了后续协议框架开发难度，还提升了对行情数据的处理效率，以及FPGA架构的覆盖率。

所述确定单元111，还用于确定所述行情数据的行情类型。

在本实施例中，所述确定单元111确定所述行情数据的行情类型包括：

获取所述行情数据的行情头；

根据所述行情头中配置字段的数据内容确定所述行情数据的行情类型。

其中，所述配置字段的数据内容用于表征所述行情数据的行情类型。

通过上述实施例，能够自动判断所述行情数据的行情类型，以便后续进行针对性的解析等数据处理。

所述匹配单元112，用于根据所述行情数据的行情类型在所述输入规则匹配模块中进行匹配，得到目标输入规则。

在本实施例中，可以从所述输入规则匹配模块中获取与所述协议类型对应的行情类型-输入规则映射表，并利用所述行情类型在所述行情类型-输入规则映射表中进行遍历，将遍历到的与所述行情类型相对应的输入规则确定为所述目标输入规则。

由于所述输入规则匹配模块中存储了所述协议类型对应的行情类型-输入规则映射表，因此能够实现对应协议类型下各种行情类型的全面覆盖。

所述解析单元113，用于基于所述目标输入规则，通过所述协议解析模块对所述行情数据进行解析，得到第一数据。

在本实施例中，所述解析单元113基于所述目标输入规则，通过所述协议解析模块对所述行情数据进行解析，得到第一数据包括：

通过所述目标输入规则确定所述行情数据的字段规则及循环方式；

通过所述协议解析模块，基于所述字段规则对所述行情数据进行拆分得到所述行情数据中的各个字段，及基于所述循环方式对各个字段进行循环处理，得到所述第一数据。

通过上述实施例，能够通过自构建的协议解析模块实现对各种协议类型的行情数据的快速解析。例如：通过上述自构建的协议解析模块可以对二进制协议类型的行情数据进行解析，或者对STEP协议类型的行情数据进行解析。

所述匹配单元112，还用于根据所述行情数据的行情类型在所述输出规则匹配模块中进行匹配，得到目标输出规则。

在本实施例中，可以从所述输出规则匹配模块中获取与所述协议类型对应的行情类型-输出规则映射表，并利用所述行情类型在所述行情类型-输出规则映射表中进行遍历，将遍历到的与所述行情类型相对应的输出规则确定为所述目标输出规则。

由于所述输出规则匹配模块中存储了所述协议类型对应的行情类型-输出规则映射表，因此能够实现对应协议类型下各种行情类型的全面覆盖。

所述调整单元114，用于基于所述目标输出规则，通过所述网络数据缓存模块对所述第一数据进行调整，得到第二数据。

在本实施例中，所述调整单元114基于所述目标输出规则，通过所述网络数据缓存模块对所述第一数据进行调整包括：

根据所述目标输出规则确定字段调整方式、输出带宽调整方式及端口输出方式；

通过所述网络数据缓存模块，根据所述字段调整方式对所述第一数据进行调整运算，得到所述第二数据；

通过所述网络数据缓存模块，根据所述输出带宽调整方式计算同时输出量，并根据所述同时输出量对所述第二数据进行缓存控制；

通过所述网络数据缓存模块，根据所述端口输出方式确定至少一个目标输出端口。

其中，所述根据所述字段调整方式对所述第一数据进行调整运算包括：

当所述字段调整方式中包括筛选条件时，根据所述筛选条件对所述第一数据进行筛选；例如：当所述筛选条件为仅下发预设时间段内的数据时，则从所述第一数据中筛选所述预设时间段内的所有数据。

当所述字段调整方式中包括排序方式时，根据所述排序方式对所述第一数据进行排序；例如：当所述排序方式为根据时间排序时，则根据时间对所述第一数据进行排序。

当所述字段调整方式中包括类型转换方式时，根据所述类型转换方式对所述第一数据进行类型转换。例如：当下游系统的数据类型为类型A，则将所述第一数据转换为所述类型A的数据。

通过上述实施方式，能够在行情数据下发前根据下游对数据的实际需求调整数据的格式、类型，并进行相应运算及筛选，以降低下游数据处理的耗时。

其中，所述根据所述同时输出量对所述第二数据进行缓存控制包括：

获取当前网络带宽；

当所述当前网络带宽大于所述同时输出量时，根据所述当前网络带宽缓存所述第二数据，并在缓存量满足所述当前网络带宽时，通过所述输出接口下发缓存的数据；或者

当所述当前网络带宽等于所述同时输出量时，直接通过所述输出接口下发所述第二数据；或者

当所述当前网络带宽小于所述同时输出量时，根据所述当前网络带宽降低所述同时输出量，得到目标输出量，并通过所述输出接口基于所述目标输出量下发所述第二数据。

通过上述实施例，能够根据实际的网络带宽进行缓存配置。具体地，在网络带宽较小时设置较小的同时输出量，在网络带宽较大时先缓存一部分数据再进行下发，进而实现了对网络带宽的有效利用，并通过合理利用网络带宽而提升数据下发的效率。

其中，所述根据所述端口输出方式确定至少一个目标输出端口包括：

根据FPGA配置的端口确定所述至少一个目标输出端口。

通过上述实施例，能够实现多端口输出，提高行情数据的并发量，并进一步提高了行情数据的下发效率。

所述下发单元115，用于通过FPGA的输出接口下发所述第二数据。

通过对行情数据的解析及调整等操作，即可通过FPGA的输出接口下发所述第二数据。

在上述实施例中，由于FPGA自身的属性，因此，所创建的FPGA架构能够同时支持网络版及本地版，并适用于各种协议类型的行情数据，通用性较强。

由以上技术方案可以看出，本发明能够基于FPGA构建支持多种协议类型的统一协议开发框架，便于开发每种协议框架，由于开发效率高，因此不仅提升了行情数据下发的效率，且降低了开发难度及开发成本，便于统一维护。

如图3所示，是本发明实现基于协议开发框架的数据下发方法的较佳实施例的计算机设备的结构示意图。

所述计算机设备1可以包括存储器12、处理器13和总线，还可以包括存储在所述存储器12中并可在所述处理器13上运行的计算机程序，例如基于协议开发框架的数据下发程序。

本领域技术人员可以理解，所述示意图仅仅是计算机设备1的示例，并不构成对计算机设备1的限定，所述计算机设备1既可以是总线型结构，也可以是星形结构，所述计算机设备1还可以包括比图示更多或更少的其他硬件或者软件，或者不同的部件布置，例如所述计算机设备1还可以包括输入输出设备、网络接入设备等。

需要说明的是，所述计算机设备1仅为举例，其他现有的或今后可能出现的电子产品如可适应于本发明，也应包含在本发明的保护范围以内，并以引用方式包含于此。

其中，存储器12至少包括一种类型的可读存储介质，所述可读存储介质包括闪存、移动硬盘、多媒体卡、卡型存储器（例如：SD或DX存储器等）、磁性存储器、磁盘、光盘等。存储器12在一些实施例中可以是计算机设备1的内部存储单元，例如该计算机设备1的移动硬盘。存储器12在另一些实施例中也可以是计算机设备1的外部存储设备，例如计算机设备1上配备的插接式移动硬盘、智能存储卡（Smart Media Card，SMC）、安全数字（SecureDigital，SD）卡、闪存卡（Flash Card）等。进一步地，存储器12还可以既包括计算机设备1的内部存储单元也包括外部存储设备。存储器12不仅可以用于存储安装于计算机设备1的应用软件及各类数据，例如基于协议开发框架的数据下发程序的代码等，还可以用于暂时地存储已经输出或者将要输出的数据。

处理器13在一些实施例中可以由集成电路组成，例如可以由单个封装的集成电路所组成，也可以是由多个相同功能或不同功能封装的集成电路所组成，包括一个或者多个中央处理器（Central Processing unit，CPU）、微处理器、数字处理芯片、图形处理器及各种控制芯片的组合等。处理器13是所述计算机设备1的控制核心（Control Unit），利用各种接口和线路连接整个计算机设备1的各个部件，通过运行或执行存储在所述存储器12内的程序或者模块（例如执行基于协议开发框架的数据下发程序等），以及调用存储在所述存储器12内的数据，以执行计算机设备1的各种功能和处理数据。

所述处理器13执行所述计算机设备1的操作系统以及安装的各类应用程序。所述处理器13执行所述应用程序以实现上述各个基于协议开发框架的数据下发方法实施例中的步骤，例如图1所示的步骤。

示例性的，所述计算机程序可以被分割成一个或多个模块/单元，所述一个或者多个模块/单元被存储在所述存储器12中，并由所述处理器13执行，以完成本发明。所述一个或多个模块/单元可以是能够完成特定功能的一系列计算机可读指令段，该指令段用于描述所述计算机程序在所述计算机设备1中的执行过程。例如，所述计算机程序可以被分割成创建单元110、确定单元111、匹配单元112、解析单元113、调整单元114、下发单元115。

上述以软件功能模块的形式实现的集成的单元，可以存储在一个计算机可读取存储介质中。上述软件功能模块存储在一个存储介质中，包括若干指令用以使得一台计算机设备（可以是个人计算机、计算机设备，或者网络设备等）或处理器（processor）执行本发明各个实施例所述基于协议开发框架的数据下发方法的部分。

所述计算机设备1集成的模块/单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明实现上述实施例方法中的全部或部分流程，也可以通过计算机程序来指示相关的硬件设备来完成，所述的计算机程序可存储于一计算机可读存储介质中，该计算机程序在被处理器执行时，可实现上述各个方法实施例的步骤。

其中，所述计算机程序包括计算机程序代码，所述计算机程序代码可以为源代码形式、对象代码形式、可执行文件或某些中间形式等。所述计算机可读介质可以包括：能够携带所述计算机程序代码的任何实体或装置、记录介质、U盘、移动硬盘、磁碟、光盘、计算机存储器、只读存储器（ROM，Read-Only Memory）、随机存取存储器等。

进一步地，计算机可读存储介质可主要包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需的应用程序等；存储数据区可存储根据区块链节点的使用所创建的数据等。

本发明所指区块链是分布式数据存储、点对点传输、共识机制、加密算法等计算机技术的新型应用模式。区块链(Blockchain)，本质上是一个去中心化的数据库，是一串使用密码学方法相关联产生的数据块，每一个数据块中包含了一批次网络交易的信息，用于验证其信息的有效性（防伪）和生成下一个区块。区块链可以包括区块链底层平台、平台产品服务层以及应用服务层等。

总线可以是外设部件互连标准（peripheral component interconnect，简称PCI）总线或扩展工业标准结构（extended industry standard architecture，简称EISA）总线等。该总线可以分为地址总线、数据总线、控制总线等。为便于表示，在图3中仅用一根直线表示，但并不表示仅有一根总线或一种类型的总线。所述总线被设置为实现所述存储器12以及至少一个处理器13等之间的连接通信。

尽管未示出，所述计算机设备1还可以包括给各个部件供电的电源（比如电池），优选地，电源可以通过电源管理装置与所述至少一个处理器13逻辑相连，从而通过电源管理装置实现充电管理、放电管理、以及功耗管理等功能。电源还可以包括一个或一个以上的直流或交流电源、再充电装置、电源故障检测电路、电源转换器或者逆变器、电源状态指示器等任意组件。所述计算机设备1还可以包括多种传感器、蓝牙模块、Wi-Fi模块等，在此不再赘述。

进一步地，所述计算机设备1还可以包括网络接口，可选地，所述网络接口可以包括有线接口和/或无线接口（如WI-FI接口、蓝牙接口等），通常用于在该计算机设备1与其他计算机设备之间建立通信连接。

可选地，该计算机设备1还可以包括用户接口，用户接口可以是显示器（Display）、输入单元（比如键盘（Keyboard）），可选地，用户接口还可以是标准的有线接口、无线接口。可选地，在一些实施例中，显示器可以是LED显示器、液晶显示器、触控式液晶显示器以及OLED（Organic Light-Emitting Diode，有机发光二极管）触摸器等。其中，显示器也可以适当的称为显示屏或显示单元，用于显示在计算机设备1中处理的信息以及用于显示可视化的用户界面。

应该了解，所述实施例仅为说明之用，在专利申请范围上并不受此结构的限制。

图3仅示出了具有组件12-13的计算机设备1，本领域技术人员可以理解的是，图3示出的结构并不构成对所述计算机设备1的限定，可以包括比图示更少或者更多的部件，或者组合某些部件，或者不同的部件布置。

结合图1，所述计算机设备1中的所述存储器12存储多个指令以实现一种基于协议开发框架的数据下发方法，所述处理器13可执行所述多个指令从而实现：

当通过FPGA的输入接口接收到行情数据时，确定所述行情数据的协议类型；

基于预先配置的协议开发框架创建所述行情数据的协议类型对应的协议框架，其中，在FPGA的BPU中创建包括输入规则匹配模块、协议解析模块、输出规则匹配模块及网络数据缓存模块的所述协议框架；

确定所述行情数据的行情类型；

根据所述行情数据的行情类型在所述输入规则匹配模块中进行匹配，得到目标输入规则；

基于所述目标输入规则，通过所述协议解析模块对所述行情数据进行解析，得到第一数据；

根据所述行情数据的行情类型在所述输出规则匹配模块中进行匹配，得到目标输出规则；

基于所述目标输出规则，通过所述网络数据缓存模块对所述第一数据进行调整，得到第二数据；

通过FPGA的输出接口下发所述第二数据。

具体地，所述处理器13对上述指令的具体实现方法可参考图1对应实施例中相关步骤的描述，在此不赘述。

需要说明的是，本案中所涉及到的数据均为合法取得。

在本发明所提供的几个实施例中，应该理解到，所揭露的系统，装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式。

本发明可用于众多通用或专用的计算机系统环境或配置中。例如：个人计算机、服务器计算机、手持设备或便携式设备、平板型设备、多处理器系统、基于微处理器的系统、置顶盒、可编程的消费电子设备、网络PC、小型计算机、大型计算机、包括以上任何系统或设备的分布式计算环境等等。本发明可以在由计算机执行的计算机可执行指令的一般上下文中描述，例如程序模块。一般地，程序模块包括执行特定任务或实现特定抽象数据类型的例程、程序、对象、组件、数据结构等等。也可以在分布式计算环境中实践本发明，在这些分布式计算环境中，由通过通信网络而被连接的远程处理设备来执行任务。在分布式计算环境中，程序模块可以位于包括存储设备在内的本地和远程计算机存储介质中。

所述作为分离部件说明的模块可以是或者也可以不是物理上分开的，作为模块显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。

另外，在本发明各个实施例中的各功能模块可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能模块的形式实现。

对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。

因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化涵括在本发明内。不应将权利要求中的任何附关联图标记视为限制所涉及的权利要求。

此外，显然“包括”一词不排除其他单元或步骤，单数不排除复数。本发明中陈述的多个单元或装置也可以由一个单元或装置通过软件或者硬件来实现。第一、第二等词语用来表示名称，而并不表示任何特定的顺序。

最后应说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或等同替换，而不脱离本发明技术方案的精神和范围。

Claims (10)

1.一种基于协议开发框架的数据下发方法，其特征在于，所述基于协议开发框架的数据下发方法包括：

当通过FPGA的输入接口接收到行情数据时，确定所述行情数据的协议类型；

基于预先配置的协议开发框架创建所述行情数据的协议类型对应的协议框架，其中，在FPGA的BPU中创建包括输入规则匹配模块、协议解析模块、输出规则匹配模块及网络数据缓存模块的所述协议框架；

确定所述行情数据的行情类型；

根据所述行情数据的行情类型在所述输入规则匹配模块中进行匹配，得到目标输入规则；

基于所述目标输入规则，通过所述协议解析模块对所述行情数据进行解析，得到第一数据；

根据所述行情数据的行情类型在所述输出规则匹配模块中进行匹配，得到目标输出规则；

基于所述目标输出规则，通过所述网络数据缓存模块对所述第一数据进行调整，得到第二数据；

通过FPGA的输出接口下发所述第二数据。

2.如权利要求1所述的基于协议开发框架的数据下发方法，其特征在于，所述方法还包括：

获取所述协议类型下各行情类型的数据对应的输入规则，并根据所述协议类型下各行情类型的数据对应的输入规则建立映射表，得到所述协议类型下的行情类型-输入规则映射表，并将所述协议类型下的行情类型-输入规则映射表存储至所述输入规则匹配模块；

获取所述协议类型对应的解析算法，并封装所述协议类型对应的解析算法至所述协议解析模块；

获取所述协议类型下各行情类型的数据对应的输出规则，并根据所述协议类型下各行情类型的数据对应的输出规则建立映射表，得到所述协议类型下的行情类型-输出规则映射表，并将所述协议类型下的行情类型-输出规则映射表存储至所述输出规则匹配模块。

3.如权利要求1所述的基于协议开发框架的数据下发方法，其特征在于，所述确定所述行情数据的行情类型包括：

获取所述行情数据的行情头；

根据所述行情头中配置字段的数据内容确定所述行情数据的行情类型。

4.如权利要求1所述的基于协议开发框架的数据下发方法，其特征在于，所述基于所述目标输入规则，通过所述协议解析模块对所述行情数据进行解析，得到第一数据包括：

通过所述目标输入规则确定所述行情数据的字段规则及循环方式；

通过所述协议解析模块，基于所述字段规则对所述行情数据进行拆分得到所述行情数据中的各个字段，及基于所述循环方式对各个字段进行循环处理，得到所述第一数据。

5.如权利要求1所述的基于协议开发框架的数据下发方法，其特征在于，所述基于所述目标输出规则，通过所述网络数据缓存模块对所述第一数据进行调整包括：

根据所述目标输出规则确定字段调整方式、输出带宽调整方式及端口输出方式；

通过所述网络数据缓存模块，根据所述字段调整方式对所述第一数据进行调整运算，得到所述第二数据；

通过所述网络数据缓存模块，根据所述输出带宽调整方式计算同时输出量，并根据所述同时输出量对所述第二数据进行缓存控制；

通过所述网络数据缓存模块，根据所述端口输出方式确定至少一个目标输出端口。

6.如权利要求5所述的基于协议开发框架的数据下发方法，其特征在于，所述根据所述字段调整方式对所述第一数据进行调整运算包括：

当所述字段调整方式中包括筛选条件时，根据所述筛选条件对所述第一数据进行筛选；

当所述字段调整方式中包括排序方式时，根据所述排序方式对所述第一数据进行排序；

当所述字段调整方式中包括类型转换方式时，根据所述类型转换方式对所述第一数据进行类型转换。

7.如权利要求5所述的基于协议开发框架的数据下发方法，其特征在于，所述根据所述同时输出量对所述第二数据进行缓存控制包括：

获取当前网络带宽；

当所述当前网络带宽大于所述同时输出量时，根据所述当前网络带宽缓存所述第二数据，并在缓存量满足所述当前网络带宽时，通过所述输出接口下发缓存的数据；或者

当所述当前网络带宽等于所述同时输出量时，直接通过所述输出接口下发所述第二数据；或者

当所述当前网络带宽小于所述同时输出量时，根据所述当前网络带宽降低所述同时输出量，得到目标输出量，并通过所述输出接口基于所述目标输出量下发所述第二数据。

8.一种基于协议开发框架的数据下发装置，其特征在于，所述基于协议开发框架的数据下发装置包括：

确定单元，用于当通过FPGA的输入接口接收到行情数据时，确定所述行情数据的协议类型；

创建单元，用于基于预先配置的协议开发框架创建所述行情数据的协议类型对应的协议框架，其中，在FPGA的BPU中创建包括输入规则匹配模块、协议解析模块、输出规则匹配模块及网络数据缓存模块的所述协议框架；

所述确定单元，还用于确定所述行情数据的行情类型；

匹配单元，用于根据所述行情数据的行情类型在所述输入规则匹配模块中进行匹配，得到目标输入规则；

解析单元，用于基于所述目标输入规则，通过所述协议解析模块对所述行情数据进行解析，得到第一数据；

所述匹配单元，还用于根据所述行情数据的行情类型在所述输出规则匹配模块中进行匹配，得到目标输出规则；

调整单元，用于基于所述目标输出规则，通过所述网络数据缓存模块对所述第一数据进行调整，得到第二数据；

下发单元，用于通过FPGA的输出接口下发所述第二数据。

9.一种计算机设备，其特征在于，所述计算机设备包括：

存储器，存储至少一个指令；及

处理器，执行所述存储器中存储的指令以实现如权利要求1至7中任意一项所述的基于协议开发框架的数据下发方法。

10.一种计算机可读存储介质，其特征在于：所述计算机可读存储介质中存储有至少一个指令，所述至少一个指令被计算机设备中的处理器执行以实现如权利要求1至7中任意一项所述的基于协议开发框架的数据下发方法。

Images