CN115292236B - 一种基于高速接口多核加速方法及装置 - Google Patents

一种基于高速接口多核加速方法及装置 Download PDF

Info

Publication number
CN115292236B
CN115292236B CN202211204890.9A CN202211204890A CN115292236B CN 115292236 B CN115292236 B CN 115292236B CN 202211204890 A CN202211204890 A CN 202211204890A CN 115292236 B CN115292236 B CN 115292236B
Authority
CN
China
Prior art keywords
module
data
mcu
ram
speed interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211204890.9A
Other languages
English (en)
Other versions
CN115292236A (zh
Inventor
高凯
朱苏雁
陈伟华
孙玉玺
杜辉
宗成强
李铁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huayi Microelectronic Material Co Ltd
Original Assignee
Shanghai Huayi Microelectronic Material Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huayi Microelectronic Material Co Ltd filed Critical Shanghai Huayi Microelectronic Material Co Ltd
Priority to CN202211204890.9A priority Critical patent/CN115292236B/zh
Publication of CN115292236A publication Critical patent/CN115292236A/zh
Application granted granted Critical
Publication of CN115292236B publication Critical patent/CN115292236B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • G06F5/065—Partitioned buffers, e.g. allowing multiple independent queues, bidirectional FIFO's
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/14—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols using a plurality of keys or algorithms
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Storage Device Security (AREA)

Abstract

一种基于高速接口多核加速方法及装置，属于芯片设计的技术领域，该方法包括：数据接收过程和数据发送过程；从所述高速接口接收数据；进一步，通过所述控制模块将所述接收数据存入空闲的RAM模块，同时产生中断进而通知所有MCU模块，获取控制权；所述多个MCU模块同时发起数据发送需求，进而选择空闲RAM模块，并将数据写入所述RAM模块，并通过所述控制模块传输至所述高速接口实现对数据的发送。本发明在提高数据处理速度同时，降低了芯片设计难度与设计成本。本发明通过将所述控制模块具体限定为EPIF模块与外部加密模块连接，根据不同需求进行选择，提高了芯片的灵活性与可拓展性，可广泛适用于各种加密场景。

Description

一种基于高速接口多核加速方法及装置
技术领域
本发明公开一种基于高速接口多核加速方法及装置，属于芯片设计的技术领域。
背景技术
在芯片领域通常在单核单片机加高速接口，如USB、SATA、PCIE等。目前市面上大多数单片机的速度在几十MHz到300MHz，远低于高速接口传输速度，从而导致整个系统的瓶颈在单片机的处理速度。
为此现有技术通过大幅提高单片机主频100%~300%部分解决该问题，但是大幅提高单片机主频通常需要更换单片机内核架构，IP授权成本开销增加巨大，相应的芯片工艺制程也需要改变，流片成本也随之增加。无论从资金需求还是技术要求上都对研发产生很大压力。而且主频提升有上限1Ghz左右的限制，如果接口速度继续增加，则单片机处理速度依然是整个系统瓶颈。
为此，本技术领域公开了以下专利文献：
中国专利文献CN102662908A公开了一种对片上多核系统中的高速接口进行控制的方法及系统，主要解决现有系统接收和发送数据效率低的问题。该系统包括数据包处理单元、数据包信息寄存器、邮箱和有效标志位；每个数据包处理单元有多个线程；在数据的接收端，线程以接近线速的速度直接发出接收请求，并根据接收请求接收数据包并产生数据包信息；将此数据包信息放入数据包信息寄存器，线程根据数据包信息寄存器中的数据包信息和线程邮箱中的工作状态信息保持接收进来的数据包顺序；在数据的发送端，线程根据有效标志位的置位情况和控制域信息把数据包高速准确的发送到外部设备的相应端口上。该专利文献所记载方法通过创建数据结构保存收发数据信息，多核主动申请处理数据，侧重于网络数据处理。
中国专利文献CN101667451公开了一种高速接口数据缓存器及其数据缓存控制方法，该数据缓存器包括：用于在异步时钟域间缓冲数据的数据存储单元、用于控制数据存储单元的读写操作的缓存读写控制单元、用于与缓存读写控制单元交换控制和状态信息的控制状态寄存器和用于在数据存储单元位宽和总线位宽不相同时进行位宽转换的位宽转换单元。该数据缓存控制过程是：包处理引擎采用面向单元的方式向缓存读写控制单元发送读写指令；采用发送标志状态寄存器保存缓存器存储状态；用缓存器数据本身来控制数据发送；使用自增指针来实现有序的数据发送。该专利文献只是通过对高速接口数据缓存器及其数据缓存控制方法进行改进，然而并不能根本上解决芯片核心处理速度与高速接口难以持续适配的核心技术问题。
除此之外，针对安全芯片，加密算法通常固化在芯片内部的情况，当遇到加密算法越来越多时，原有芯片无法使用新算法，而重新设计芯片出的成本高，周期长。
综上，在本技术领域中，匹配超高速接口的同时还能保证芯片的通用性是芯片研发所面临的棘手的技术难题，更是制约安全芯片发展的技术因素之一。
发明内容
针对现有技术的问题，本发明公开一种基于高速接口多核加速方法。
本发明还公开一种实现上述加速方法的装置。
本发明详细的技术方案如下：
一种基于高速接口多核加速方法，其特征在于，其中，硬件包括通过总线矩阵连接的高速接口、控制模块、RAM模块和多个MCU模块；
所述加速方法包括：数据接收过程和数据发送过程；
所述数据接收过程包括：从所述高速接口接收数据；进一步，通过所述控制模块将所述接收数据存入空闲的RAM模块，同时产生中断进而通知所有MCU模块：多个MCU模块同时抢占，最先进行原子操作设置RAM模块状态的MCU模块，获取控制权；
所述数据发送过程：所述多个MCU模块同时发起数据发送需求，进而选择空闲RAM模块，并将数据写入所述RAM模块，写入数据过程同步进行，并通过所述控制模块传输至所述高速接口实现对数据的发送。
根据本发明优选的，MCU模块同时抢占控制权的方法，包括：
所述MCU模块根据自身是否处于忙碌状态判断是否处理所述接收数据，如所述MCU模块空闲，则争取对所述接收数据的控制权，处理数据；
如所述MCU模块忙碌，则忽略所述控制模块产生的中断。
根据本发明优选的，所述硬件还包括内部加密模块，所述控制模块通过AHB/AXI总线与内部加密模块交互，所述高速接口接收数据之后，通过所述控制模块和所述AHB/AXI总线发送至所述内部加密模块对所述接收数据进行解密处理，然后将解密处理后的数据存入空闲的RAM模块。
根据本发明优选的，所述加速方法中，所述控制模块为EPIF模块；
EPIF模块是一个通用可编程接口，主要用于两芯片之间的通信，类似于串口，SPI接口，但是因为可编程修改接口状态，相比串口该接口又具有很高的灵活性。该模块作为连接外部加密模块的桥梁，可与各个模块交互数据，内置接收FIFO与发送FIFO暂存数据。EPIF模块包括32位数据线，16位地址线与多个控制线，根据需求配置为SRAM或者FIFO接口模式，可以选择主或从模式，并主动发送传输数据或被动等待接收数据。EPIF模块作为主时，接收高速模块的数据，暂存到内部接收FIFO，然后主动发送给外部加密模块，加密模块完成数据处理之后，通过控制线通知EPIF模块，EPIF模块主动读取外部加密模块数据。EPIF模块作为从时，通过控制线，通知外部加密模块，被动等待外部加密模块读取或写入数据。不论何种模式，EPIF模块完成一轮操作，均产生中断通知MCU模块。
在所述数据接收过程中，在将所述接收数据存入空闲的RAM模块之前，所述EPIF模块将接收数据传输至外部加密模块进行数据解密，然后将解密后的数据存入空闲的RAM模块；
在所述数据发送过程中，所述多个MCU模块同时发起数据发送需求，进而选择空闲RAM模块，并将数据写入所述RAM模块，写入数据过程同步进行，RAM模块中数据通过所述EPIF模块传输至外部加密模块进行数据加密，然后将加密后的数据通过所述EPIF模块传输至所述高速接口实现对数据的发送。
一种实现上述加速方法的装置，其特征在于，包括：通过总线矩阵连接的高速接口、EPIF模块、RAM模块和多个MCU模块。
根据本发明优选的，所述装置还包括内部加密模块。
本发明的技术优势在于：
本发明所述的技术方案与提高主频来加快数据处理的方法相比，在提高数据处理速度同时，降低了芯片设计难度与设计成本，加速了芯片设计。如果芯片没有加密需求，高速接口数据经控制模块写入RAM模块，产生中断并通知所有MCU模块处理。多个MCU同时发送数据时，寻找空闲RAM与写入数据可同步进行，最后通过高速接口发送。如果芯片有内部集成加密模块的需求时，本发明通过使用控制模块接收高速接口模块数据，并通过AHB/AXI总线与内部加密模块交互。
本发明通过还将所述控制模块具体限定为EPIF模块与外部加密模块连接，外部加密模块可根据不同需求进行选择，提高了芯片的灵活性与可拓展性，为芯片使用新加密算法提供可能，可广泛适用于各种加密场景。
附图说明
图1是本发明实施例1的模块连接示意图；
图2是本发明实施例2的模块连接示意图；
图3是本发明实施例3的模块连接示意图；
图4是本发明实施例3的数据处理流程图；
图5是本发明实施例4所述装置的结构示意图。
具体实施方式
下面结合实施例和说明书附图对本发明做详细的说明，但不限于此。
高速接口模块通常为USB接口（USB3.2Gen2速度20Gbps，USB4为40Gbps）、PCIe（PCIe4.0通道速度16GT/s，PCIe5.0通道速度32GT/s）、SATA接口（SATA3.0速度6Gb）。其中USB4与PCIe5.0是发展趋势。高速接口模块通过总线矩阵与其他模块连接。高速接口接收的数据可通过总线矩阵向EPIF模块写入或读取，由EPIF模块与外部加密模块进行通信。
RAM模块根据数据帧大小划分为多个块，EPIF模块根据每个RAM模块状态进行读写操作。当EPIF模块接收解密完成的数据，选择状态为空闲的RAM模块写入。MCU模块抢占数据处理权限后，设置RAM模块为处理状态，处理完成后设置RAM模块为空闲状态。当MCU模块有数据要发送时，同样选择空闲RAM模块写入，EPIF模块读取相应RAM模块，进行加密，发送处理。完成后将RAM模块设为空闲状态。多个RAM模块进行乒乓操作。
多个MCU模块，根据实际应用需求进行配置，其中MCU0为主MCU模块，上电后首先启动，加载启动代码，根据需求配置高速接口、EPIF模块及其他外设。然后唤醒其他从MCU模块。其余MCU模块为从MCU模块，为降低功耗，在无需处理高速接口数据时处于低功耗状态，通过MCU0唤醒或者EPIF模块中断唤醒。处理高速接口数据时，所有MCU模块均处于相同优先级，通过抢占式处理数据。EPIF模块有数据传输到RAM模块后，产生中断通知所有MCU模块。中断到达后，各MCU模块根据自身状态（是否空闲）确定是否处理新数据。确定处理数据后，从约定地址获取RAM模块基地址，设置RAM模块状态（原子操作）。如果多个MCU模块同时空闲，按照设置RAM模块状态的先后进行抢占（原子操作，第一个MCU模块设置RAM模块状态后，其他MCU模块再进行操作时发现RAM模块状态改变，放弃抢占，保持空闲或进入低功耗状态）。当多个MCU模块有数据需要高速接口发送时，选择空闲RAM模块，设置状态，并将数据写入，通知EPIF模块。
外部加密模块适配EPIF模块的接口，并根据EPIF模块设置为相应主从模式。根据加密需求可以使用多种加密算法，不同应用方案可以使用不同加密模块。即使新加密算法出现也可以通过更换加密模块实现。外部加密模块应匹配EPIF模块的接口速度。
实施例1、
如图1所示。一种基于高速接口多核加速方法，其特征在于，其中，硬件包括通过总线矩阵（Bus Matrix）连接的高速接口、控制模块、RAM模块和多个MCU模块；
所述加速方法包括：数据接收过程和数据发送过程；
所述数据接收过程包括：从所述高速接口接收数据；进一步，通过所述控制模块将所述接收数据存入空闲的RAM模块，同时产生中断进而通知所有MCU模块：多个MCU模块同时抢占，最先进行原子操作设置RAM模块状态的MCU模块，获取控制权；
所述数据发送过程：所述多个MCU模块同时发起数据发送需求，进而选择空闲RAM模块，并将数据写入所述RAM模块，写入数据过程同步进行，并通过所述控制模块传输至所述高速接口实现对数据的发送。
MCU模块同时抢占控制权的方法，包括：
所述MCU模块根据自身是否处于忙碌状态判断是否处理所述接收数据，如所述MCU模块空闲，则争取对所述接收数据的控制权，处理数据；
如所述MCU模块忙碌，则忽略所述控制模块产生的中断。
实施例2、
如图2所示。如实施例1所述的一种基于高速接口多核加速方法，其区别在于，所述硬件还包括内部加密模块，所述控制模块通过AHB/AXI总线与内部加密模块交互，所述高速接口接收数据之后，通过所述控制模块和所述AHB/AXI总线发送至所述内部加密模块对所述接收数据进行解密处理，然后将解密处理后的数据存入空闲的RAM模块。
实施例3、
如图3、4所示。如实施例1所述的一种基于高速接口多核加速方法，其区别在于，所述控制模块为EPIF模块；
在所述数据接收过程中，在将所述接收数据存入空闲的RAM模块之前，所述EPIF模块将接收数据传输至外部加密模块进行数据解密，然后将解密后的数据存入空闲的RAM模块；
在所述数据发送过程中，所述多个MCU模块同时发起数据发送需求，进而选择空闲RAM模块，并将数据写入所述RAM模块，写入数据过程同步进行，RAM模块中数据通过所述EPIF模块传输至外部加密模块进行数据加密，然后将加密后的数据通过所述EPIF模块传输至所述高速接口实现对数据的发送。
其中数据接收具体过程：
(1)高速接口接收数据，发给EPIF模块；
(2)EPIF模块收到数据，暂存在内部FIFO；
(3)EPIF模块通过EPIF模块的接口将数据传给外部加密模块；
(4)外部加密模块对数据进行解密处理；
(5)解密完成将数据返回给EPIF模块；
(6)EPIF模块查找空闲RAM模块，将解密后数据存入；
(7)EPIF模块产生中断，通知所有MCU模块处理数据；
(8)所述MCU模块根据自身是否处于忙碌状态判断是否处理所述接收数据，如所述MCU模块空闲，则争取对所述接收数据的控制权，处理数据；多个MCU模块同时抢占，最先进行原子操作设置RAM模块状态的MCU模块，获取控制权。
其中数据发送具体过程：
(1)MCU模块有数据待发送，选择空闲RAM模块，写入数据，通知EPIF模块；
(2)EPIF模块接收数据，传给外部加密模块；
(3)外部加密模块对数据进行加密，加密完成将数据返回给EPIF模块；
(4)EPIF模块将数据传给高速接口；
在图4中，接收过程和发送过程互为逆向。
实施例4、
如图5所示。一种实现如实施例3所述加速方法的装置，包括：通过总线矩阵连接的高速接口、EPIF模块、RAM模块和多个MCU模块。
高速接口接收数据，发给EPIF模块；EPIF模块通过EPIF模块的接口将数据传给外部加密模块；外部加密模块对数据进行解密处理；解密完成将数据返回给EPIF模块；EPIF模块查找空闲RAM模块，将解密后数据存入；EPIF模块产生中断，通知所有MCU模块处理数据；所述MCU模块根据自身是否处于忙碌状态判断是否处理所述接收数据，如所述MCU模块空闲，则争取对所述接收数据的控制权，处理数据；多个MCU模块同时抢占，最先进行原子操作设置RAM模块状态的MCU模块，获取控制权。多个MCU模块，根据实际应用需求进行配置，其中MCU0为主MCU模块，上电后首先启动，加载启动代码，根据需求配置高速接口、EPIF模块及其他外设。然后唤醒其他从MCU模块。其余MCU模块为从MCU模块，为降低功耗，在无需处理高速接口数据时处于低功耗状态，通过MCU0唤醒或者EPIF模块中断唤醒。处理高速接口数据时，所有MCU模块均处于相同优先级，通过抢占式处理数据。

Claims (5)

1.一种基于高速接口多核加速方法，其特征在于，其中，硬件包括通过总线矩阵连接的高速接口、控制模块、RAM模块和多个MCU模块；
所述加速方法包括：数据接收过程和数据发送过程；
所述数据接收过程包括：从所述高速接口接收数据；进一步，通过所述控制模块将所述接收数据存入空闲的RAM模块，同时产生中断进而通知所有MCU模块：多个MCU模块同时抢占，最先进行原子操作设置RAM模块状态的MCU模块，获取控制权；
所述数据发送过程：所述多个MCU模块同时发起数据发送需求，进而选择空闲RAM模块，并将数据写入所述RAM模块，写入数据过程同步进行，并通过所述控制模块传输至所述高速接口实现对数据的发送；
所述控制模块为EPIF模块；在所述数据接收过程中，在将所述接收数据存入空闲的RAM模块之前，所述EPIF模块将接收数据传输至外部加密模块进行数据解密，然后将解密后的数据存入空闲的RAM模块；在所述数据发送过程中，所述多个MCU模块同时发起数据发送需求，进而选择空闲RAM模块，并将数据写入所述RAM模块，写入数据过程同步进行，RAM模块中数据通过所述EPIF模块传输至外部加密模块进行数据加密，然后将加密后的数据通过所述EPIF模块传输至所述高速接口实现对数据的发送。
2.根据权利要求1所述的一种基于高速接口多核加速方法，其特征在于，MCU模块同时抢占控制权的方法，包括：
所述MCU模块根据自身是否处于忙碌状态判断是否处理所述接收数据，如所述MCU模块空闲，则争取对所述接收数据的控制权，处理数据；
如所述MCU模块忙碌，则忽略所述控制模块产生的中断。
3.根据权利要求1所述的一种基于高速接口多核加速方法，其特征在于，所述硬件还包括内部加密模块，所述控制模块通过AHB/AXI总线与内部加密模块交互，所述高速接口接收数据之后，通过所述控制模块和所述AHB/AXI总线发送至所述内部加密模块对所述接收数据进行解密处理，然后将解密处理后的数据存入空闲的RAM模块。
4.一种实现如权利要求1-3任意一项所述一种基于高速接口多核加速方法的装置，其特征在于，包括：通过总线矩阵连接的高速接口、EPIF模块、RAM模块和多个MCU模块。
5.如权利要求4所述一种基于高速接口多核加速方法的装置，其特征在于，所述装置还包括内部加密模块。
CN202211204890.9A 2022-09-30 2022-09-30 一种基于高速接口多核加速方法及装置 Active CN115292236B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211204890.9A CN115292236B (zh) 2022-09-30 2022-09-30 一种基于高速接口多核加速方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211204890.9A CN115292236B (zh) 2022-09-30 2022-09-30 一种基于高速接口多核加速方法及装置

Publications (2)

Publication Number Publication Date
CN115292236A CN115292236A (zh) 2022-11-04
CN115292236B true CN115292236B (zh) 2022-12-23

Family

ID=83833684

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211204890.9A Active CN115292236B (zh) 2022-09-30 2022-09-30 一种基于高速接口多核加速方法及装置

Country Status (1)

Country Link
CN (1) CN115292236B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5949439A (en) * 1996-08-15 1999-09-07 Chromatic Research, Inc. Computing apparatus and operating method using software queues to improve graphics performance
JP2000174763A (ja) * 1998-12-07 2000-06-23 Oki Electric Ind Co Ltd 伝送方法及び装置、並びにネットワーク
CN103345429A (zh) * 2013-06-19 2013-10-09 中国科学院计算技术研究所 基于片上ram的高并发访存加速方法、加速器及cpu
WO2015149348A1 (zh) * 2014-04-04 2015-10-08 华为技术有限公司 调节数据传输速率的方法和装置
CN113535633A (zh) * 2020-04-17 2021-10-22 深圳市中兴微电子技术有限公司 一种片上缓存装置和读写方法
CN114817965A (zh) * 2022-05-25 2022-07-29 广州万协通信息技术有限公司 基于多算法ip核实现msi中断处理的高速加解密系统及方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW522309B (en) * 2001-06-05 2003-03-01 Via Tech Inc Data transmission method among buses, bridging apparatus and relevant application system
CN101819560B (zh) * 2009-02-27 2012-05-30 杭州晟元芯片技术有限公司 一种spi接口存储器执行程序方法和装置
CN107480332B (zh) * 2017-07-07 2021-03-09 苏州浪潮智能科技有限公司 一种fpga芯片、高速接口互联系统及实现互联的方法
CN114547663B (zh) * 2022-04-28 2022-07-22 广州万协通信息技术有限公司 基于usb接口的高速芯片实现数据加解密及读取的方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5949439A (en) * 1996-08-15 1999-09-07 Chromatic Research, Inc. Computing apparatus and operating method using software queues to improve graphics performance
JP2000174763A (ja) * 1998-12-07 2000-06-23 Oki Electric Ind Co Ltd 伝送方法及び装置、並びにネットワーク
CN103345429A (zh) * 2013-06-19 2013-10-09 中国科学院计算技术研究所 基于片上ram的高并发访存加速方法、加速器及cpu
WO2015149348A1 (zh) * 2014-04-04 2015-10-08 华为技术有限公司 调节数据传输速率的方法和装置
CN113535633A (zh) * 2020-04-17 2021-10-22 深圳市中兴微电子技术有限公司 一种片上缓存装置和读写方法
CN114817965A (zh) * 2022-05-25 2022-07-29 广州万协通信息技术有限公司 基于多算法ip核实现msi中断处理的高速加解密系统及方法

Also Published As

Publication number Publication date
CN115292236A (zh) 2022-11-04

Similar Documents

Publication Publication Date Title
US8868809B2 (en) Interrupt queuing in a media controller architecture
KR100881049B1 (ko) 복수의 어드레스 2 채널 버스 구조
CN114662136B (zh) 一种基于pcie通道的多算法ip核的高速加解密系统及方法
US20130111141A1 (en) Multi-core interconnect in a network processor
CN112035388B (zh) 一种基于PCI-e通道的高性能加解密方法
US9317462B2 (en) Microcontroller peripheral data transfer redirection for resource sharing
US6581113B1 (en) Apparatus and method for transferring frame data between a host system memory and a network interface buffer memory employing transmit descriptors without transmit status information
CN114547663B (zh) 基于usb接口的高速芯片实现数据加解密及读取的方法
CN110188059B (zh) 数据有效位统一配置的流控式fifo缓存装置及方法
CN110688333A (zh) 一种基于pcie的dma数据传输系统及方法
CN115292236B (zh) 一种基于高速接口多核加速方法及装置
KR20070061329A (ko) 다중 암호엔진을 사용하는 고성능 암호화 장치
CN107341130B (zh) 具有近端数据处理引擎的芯片组
CN111045817B (zh) 一种PCIe传输管理方法、系统和装置
CN101655894A (zh) 在通用串行总线加密锁设备上提高分组算法吞吐量的方法
CN105468983B (zh) 基于sata接口的数据传输方法与装置
CN115328832B (zh) 一种基于pcie dma的数据调度系统与方法
CN109145397A (zh) 一种支持并行流水访问的外存仲裁结构
CN210836072U (zh) 一种流加密usb接口转fifo接口的桥片
CN102110066A (zh) 一种税控加密卡的控制方法
CN106209370A (zh) 椭圆曲线密码芯片装置、系统及数据缓存控制方法
EP4095704B1 (en) Processing system, related integrated circuit, device and method
CN1661580A (zh) 直接存储器访问传输装置及其方法
US6317847B1 (en) Software read and write tracing using hardware elements
CN117971766A (zh) 一种基于GPUDrirect RDMA技术的单网卡多GPU的数据传输方法及系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: A multi-core acceleration method and device based on high-speed interface

Granted publication date: 20221223

Pledgee: Huaxia Bank Co.,Ltd. Jinan Branch

Pledgor: SHANDONG HUAYI MICRO-ELECTRONICS Co.,Ltd.

Registration number: Y2024980024862