CN115291669A - 一种同步信号产生电路和同步信号产生模块 - Google Patents

一种同步信号产生电路和同步信号产生模块 Download PDF

Info

Publication number
CN115291669A
CN115291669A CN202210937676.8A CN202210937676A CN115291669A CN 115291669 A CN115291669 A CN 115291669A CN 202210937676 A CN202210937676 A CN 202210937676A CN 115291669 A CN115291669 A CN 115291669A
Authority
CN
China
Prior art keywords
synchronization signal
switch
voltage
module
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210937676.8A
Other languages
English (en)
Inventor
郭鸿搏
张天雷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Zhuxian Technology Co Ltd
Original Assignee
Beijing Zhuxian Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Zhuxian Technology Co Ltd filed Critical Beijing Zhuxian Technology Co Ltd
Priority to CN202210937676.8A priority Critical patent/CN115291669A/zh
Publication of CN115291669A publication Critical patent/CN115291669A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12Synchronisation of different clock signals provided by a plurality of clock generators
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements
    • H03K19/017509Interface arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Electronic Switches (AREA)

Abstract

本申请公开一种同步信号产生电路和同步信号产生模块,属于电子电路计数领域,可应用于自动驾驶场景。信号产生电路包括直流源和开关模块,直流源的正极与开关模块的第一端连接,直流源的负极和开关模块的第三端均接地,开关模块的控制端输入初始同步信号,开关模块的第二端输出第一目标同步信号。开关模块可在初始同步信号的控制下,输出直流源输出的直流电压,或输出低电平。由于第一目标同步信号的高电平为直流源输出的直流电压,因此该直流电压是一定的,从而无需考虑输入的初始同步信号的电平标准,输出的第一目标同步信号和信号接收端可支持的最高电平标准均可匹配,进而提高了设备间的适配性。

Description

一种同步信号产生电路和同步信号产生模块
技术领域
本申请涉及电子电路技术领域,特别涉及一种同步信号产生电路和同步信号产生模块。
背景技术
随着自辅助驾驶以及高级别自动驾驶技术的发展,各类型传感器,例如超声波雷达、毫米波雷达、激光雷达、可见光摄像头以及惯性导航等相关装置已成为车辆获取位置、环境、道路以及障碍物等信息的核心设备。
从传感器获取的信息一般需要集中发送给域控制器进行处理并形成决策,准确决策的前提之一是所有传感器的操作或者动作需要以某种精确的同步信号作为基准。
行业内一般以秒脉冲信号(Pulse-per-second Signal,PPS)作为同步信号,该信号为一种数字量方波信号,信号接收端会在同步信号的上升沿或下降沿进行采样。由于信号发射端发射的PPS的电平标准和信号接收端最高可支持的电平标准可能不同,因此降低了设备之间的适配性。
发明内容
本申请提供一种同步信号产生电路和模块,用以解决发送同步信号的设备和接收同步信号的设备之间适配性差的问题。
第一方面,本申请提供了一种同步信号产生电路,包括:直流源和开关模块;
所述直流源的正极与所述开关模块的第一端连接,所述直流源的负极接地;所述开关模块的第二端用于输出第一目标同步信号,所述开关模块的控制端用于输入初始同步信号,所述开关模块的第三端接地;
所述开关模块,用于在所述初始同步信号的控制下,导通所述直流源与所述开关模块的第二端之间的通路,以输出所述直流源输出的直流电压,以及断开所述直流源与所述开关模块的第二端之间的通路,以输出低电平。
本申请提供的同步信号产生电路,包括直流源和开关模块,直流源的正极与开关模块的第一端连接,直流源的负极接地,开关模块的第二端用于输出第一目标同步信号,开关模块的控制端用于输入初始同步信号,开关模块的第三端接地。开关模块可以在初始同步信号的控制下,导通直流源与开关模块的第二端之间的通路,以输出直流源输出的直流电压,或在初始同步信号的控制下,断开直流源与开关模块的第二端之间的通路,输出低电平。开关模块输出的直流电压和低电平组成第一目标同步信号,由于该第一目标同步信号的高电平为直流源输出的直流电压,因此对于同一直流源,该直流电压是一定的,从而无需考虑输入的初始同步信号的电平标准,输出的第一目标同步信号和信号接收端可支持的最高电平标准均可匹配,进而提高了设备间的适配性。
在一种可能的实现方式中,所述开关模块包括第一开关单元和第二开关单元;
所述第一开关单元的控制端用于输入所述初始同步信号,所述第一开关单元的第一端与所述第二开关单元的控制端连接,所述第一开关单元的第二端接地,所述第二开关单元的第一端与所述直流源的正极连接,所述第二开关单元的第二端用于输出所述第一目标同步信号;
所述第一开关单元,用于在所述初始同步信号为高电平时,导通所述第一开关单元的第一端和所述第一开关单元的第二端之间的通路,以及在所述初始同步信号为低电平时,断开所述第一开关单元的第一端和所述第一开关单元的第二端之间的通路;
所述第二开关单元,用于在所述第一开关单元的第一端和所述第一开关单元的第二端之间的通路导通时,导通所述第二开关单元的第一端和所述第二开关单元的第二端之间的通路,以输出所述直流电压,在所述第一开关单元的第一端和所述第一开关单元的第二端之间的通路断开时,断开所述第二开关单元的第一端和所述第二开关单元的第二端之间的通路,以输出所述低电平。
采用上述方案,通过初始同步信号控制第一开关单元和第二开关单元的通断使其输出不同的电压值,以满足目标同步信号的要求。
在一种可能的实现方式中,所述第一开关单元包括第一分压电阻、第二分压电阻和第一开关管;
所述第一分压电阻的第一端作为所述第一开关单元的控制端,所述第一分压电阻的第二端与所述第一开关管的控制端和所述第二分压电阻的第一端连接;
所述第二分压电阻的第二端接地;
所述第一开关管的第一端作为所述第一开关单元的第一端,所述第一开关管的第二端接地。
采用上述方案,第一分压电阻和第二分压电阻对初始同步信号进行分压,以通过分压后的信号控制第一开关管的通断,以满足第二开关单元的通断需求。
在一种可能的实现方式中,所述第二开关单元包括第三分压电阻、第四分压电阻、下拉电阻和第二开关管;
所述第三分压电阻的第一端作为所述第二开关单元的控制端,所述第三分压电阻的第二端与所述第四分压电阻的第一端和所述第二开关管的控制端连接;
所述第四分压电阻的第二端与所述直流源的正极和所述第二开关管的第一端连接;
所述第二开关管的第二端与所述下拉电阻的第一端连接,作为所述第二开关单元的第二端;
所述下拉电阻的第二端接地。
采用上述方案,第三分压电阻和第四分压电阻对第二开关单元的第一端的电压进行分压,以通过分压后的信号控制第二开关管的通断,以及在下拉电阻的作用下,满足输出目标同步信号的条件。
在一种可能的实现方式中,所述开关模块还包括二极管;
所述二极管的阳极与所述直流源的正极连接,所述二极管的阴极与所述第二开关单元的第一端连接。
采用上述方案,二极管作为防反二极管,用于确保输入的初始同步信号的电流不会经过第一开关管的控制端和第一端构成的PN结灌入电流源。
在一种可能的实现方式中,所述开关模块还包括电容;
所述电容与所述第三分压电阻并联。
采用上述方案,电容作为控制第二开关管开启或者关断的加速电容,根据电容两端电压不能突变的原理,在第一开关管的第一端(集电极)的电位发生变化时,第二开关管的控制端(基极)的电位会快速升高或降低,使得第二开关管具有更快的开启或者关断的能力。
在一种可能的实现方式中,所述电路还包括防静电二极管;
所述防静电二极管的阴极与所述开关模块的控制端连接,所述防静电二极管的阳极接地。
采用上述方案,防静电二极管可以对后级电路进行保护,避免静电和大电流冲击损坏后级电路。
在一种可能的实现方式中,还包括调整模块;
所述调整模块的控制端与所述开关模块的第二端连接,所述调整模块的输入端与所述直流源的正极连接;
所述调整模块,用于将所述第一目标同步信号和阈值进行比较,根据比较结果输出所述直流电压或所述低电平信号,以生成至少一个第二目标同步信号。
采用上述方案,调整模块可以直接输出直流电压,将直接输出的直流电压作为目标同步信号的高电平,从而可以避免由于直流源输出的直流电压经过第二开关管输出后存在的压降问题,提高第二目标同步信号的准确性。
在一种可能的实现方式中,所述调整模块包括至少一个三态缓冲器;
针对每个三态缓冲器,所述三态缓冲器的控制端与所述开关模块的第二端连接,所述三态缓冲器的电源端作为调整模块的输入端,所述三态缓冲器的使能端接地,所述三态缓冲器的输出端用于输出所述第二目标同步信号。
采用上述方案,采用三态缓冲器输出直流电压,可以抑制直流电压的噪声和毛刺,从而提高第二目标同步信号的准确性,此外,多个三态缓冲器可以输出多个第二目标同步信号,可以适用使用多个同步信号的设备,提高同步信号产生电路的灵活性。
第二方面,本申请提供一种同步信号产生模块,包括如第一方面任一所述的同步信号产生电路。
上述第二方面公开的同步信号产生模块可能达到的技术效果请参照上述针对第一方面或第一方面中的各种可能方案可以达到的技术效果说明,这里不再重复赘述。
附图说明
图1为本申请实施例提供的一种应用场景示意图;
图2为本申请实施例提供的一种同步信号产生电路的结构示意图;
图3为本申请实施例提供的另一种同步信号产生电路的电路示意图;
图4为本申请实施例提供的另一种同步信号产生电路的电路示意图;
图5为本申请实施例提供的另一种同步信号产生电路的电路示意图;
图6为本申请实施例提供的另一种同步信号产生电路的电路示意图;
图7为本申请实施例提供的另一种同步信号产生电路的电路示意图;
图8为本申请实施例提供的另一种同步信号产生电路的电路示意图;
图9为本申请实施例提供的一种初始同步信号的波形图;
图10为本申请实施例提供的一种第二目标同步信号的波形图;
图11为本申请实施例提供的一种第二目标同步信号的上升沿和初始同步信号的上升沿延时的波形图;
图12为本申请实施例提供的一种第二目标同步信号的下降沿和初始同步信号的下降沿延时的波形图;
图13为本申请实施例提供的另一种初始同步信号的波形图;
图14为本申请实施例提供的另一种第二目标同步信号的波形图;
图15为本申请实施例提供的另一种第二目标同步信号的上升沿和初始同步信号的上升沿延时的波形图;
图16为本申请实施例提供的另一种第二目标同步信号的下降沿和初始同步信号的下降沿延时的波形图;
图17为本申请实施例提供的另一种初始同步信号的波形图;
图18为本申请实施例提供的另一种第二目标同步信号的波形图;
图19为本申请实施例提供的另一种第二目标同步信号的上升沿和初始同步信号的上升沿延时的波形图;
图20为本申请实施例提供的另一种第二目标同步信号的下降沿和初始同步信号的下降沿延时的波形图;
图21为本申请实施例提供的另一种初始同步信号的波形图;
图22为本申请实施例提供的另一种第二目标同步信号的波形图;
图23为本申请实施例提供的另一种第二目标同步信号的上升沿和初始同步信号的上升沿延时的波形图;
图24为本申请实施例提供的另一种第二目标同步信号的下降沿和初始同步信号的下降沿延时的波形图。
具体实施方式
为了使本申请的目的、技术方案和优点更加清楚,下面将结合附图对本申请作进一步地详细描述,显然,所描述的实施例仅仅是本申请一部份实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例,都属于本申请保护的范围。
在辅助驾驶以及高级别自动驾驶技术中,一般以PPS作为同步信号,信号发射端将同步信号发送至信号接收端,信号接收端在该同步信号的上升沿或下降沿进行采样。信号发射端发射的同步信号的电平标准可能为1.8V、3.3V、5V或者12V,信号接收端可支持的最高的电平标准可能为1.8V、3.3V、5V或者12V,如果信号发射端发射的同步信号的电平标准和信号接收端可支持的最高的电平标准不同,则信号发射端和信号接收端无法适配,从而降低了设备之间的适配性。
针对以上问题,本申请提供了一种同步信号产生电路,以提高设备间的适配性的问题。
首先参考图1,其为本申请实施例的应用场景示意图。信号发射端11与信号接收端12之间通讯连接,其中,信号发射端可以产生PPS,并将该PPS发送给接收端,信号接收端将该PPS作为同步信号。
本申请实施例中信号发射端11可以为GPS模组,信号接收端12可以为域控制器、摄像头、传感器等设备,信号发射端11还可以为域控制器,信号接收端12为摄像头、传感器等设备。
下面结合上述描述的应用场景,参考附图来描述本申请示例性实施方式提供的数据传输方法,需要注意的是,上述应用场景仅是为了便于理解本申请的精神和原理而示出,本申请的实施方式在此方面不受任何限制。
如图2所示,为本申请实施例提供的一种同步信号产生电路,该电路应用于信号接收端,包括直流源DC和开关模块10;
直流源DC的正极与开关模块10的第一端连接,直流源DC的负极接地;开关模块10的第二端用于输出第一目标同步信号,开关模块10的控制端用于输入初始同步信号,开关模块10的第三端接地;
开关模块10,用于在初始同步信号的控制下,导通直流源DC与开关模块10的第二端之间的通路,以输出直流源DC输出的直流电压,以及断开直流源DC与开关模块10的第二端之间的通路,以输出低电平。
本申请实施例中,直流源DC的正极与开关模块10的第一端连接,直流源DC的负极接地,开关模块10的第二端用于输出第一目标同步信号,开关模块10的控制端用于输入初始同步信号,开关模块10的第三端接地。开关模块10可以在初始同步信号的控制下,导通直流源DC与开关模块10的第二端之间的通路,以输出直流源DC输出的直流电压,或在初始同步信号的控制下,断开直流源DC与开关模块10的第二端之间的通路,输出低电平。开关模块10输出的直流电压和低电平组成第一目标同步信号,由于该第一目标同步信号的高电平为直流源DC输出的直流电压,因此对于同一直流源DC,该直流电压是一定的,从而无需考虑输入的初始同步信号的电平标准,输出的第一目标同步信号和信号接收端可支持的最高电平标准均可匹配,进而提高了设备间的适配性。
需要说明的是,本申请实施例中的初始同步信号可以为PPS,本申请实施例中的电平标准为初始同步信号的高电平。
本申请实施例中提供的同步信号产生电路应用于信号接收端,同步信号产生电路中的电流源DC输出的直流电压可以根据高信号接收端可支持的最高电平标准进行选择,比如,信号接收端可支持的最高电平标准为3.3V,则该信号接收端中的同步信号产生电路中选择的直流源DC输出的直流电压为3.3V。
在具体实施中,如图3所示,开关模块10可以包括第一开关单元101和第二开关单元102;
第一开关单元101的控制端用于输入初始同步信号,第一开关单元101的第一端与第二开关单元102的控制端连接,第一开关单元101的第二端接地;第二开关单元102的第一端与直流源DC的正极连接,第二开关单元102的第二端用于输出第一目标同步信号。
第一开关单元101用于在初始同步信号为高电平时,导通第一开关单元101的第一端和第一开关单元101的第二端之间的通路,在初始同步信号为低电平时,断开第一开关单元101的第一端和第一开关单元101的第二端之间的通路;
第二开关单元102用于在第一开关单元101的第一端和第一开关单元101的第二端之间的通路导通时,导通第二开关单元102的第一端和第二开关单元102的第二端之间的通路,即导通直流源DC与第二开关单元102的第二端之间的通路,以输出直流电压,在第一开关单元101的第一端和第一开关单元101的第二端之间的通路断开时,断开第二开关单元102的第一端和第二开关单元102的第二端之间的通路,即断开直流源DC与第二开关单元102的第二端之间的通路,以输出低电平。
参照图3,当第一开关单元101的第一端和第一开关单元101的第二端之间的通路导通时,第一开关单元101的第二端输出低电平,以控制第二开关单元102的第一端和第二开关单元102的第二端导通,以使第二开关单元102的第二端输出直流电源DC输出的直流电压;当第一开关单元101的第一端和第一开关单元101的第二端断开时,第一开关单元101的第二端输出高电平,以控制第二开关单元102的第一端和第二开关单元102的第二端断开,以使第二开关单元102的第二端输出低电平。
第二开关单元102的第二端输出的直流电压和低电平组成第一目标同步信号,该第一目标同步信号,由于初始同步信号为PPS,所以第一目标同步信号为方波信号。
具体的,如图4所示,第一开关单元101可以包括第一分压电阻R1、第二分压电阻R2和第一开关管Q1,第一分压电阻R1的第一端作为第一开关单元101的控制端,用于输入初始同步信号Signal In,第一分压电阻R1的第二端与第一开关管Q1的控制端和第二分压电阻R2的第一端连接,第二分压电阻R2的第二端接地,第一开关管Q1的第一端作为第一开关单元101的第一端,第一开关管Q1的第二端接地。
如图4所示,第二开关单元102可以包括第三分压电阻R3、第四分压电阻R4、下拉电阻R5和第二开关管Q2,具体的,第三分压电阻R3的第一端作为第二开关单元102的控制端,第三分压电阻R3的第二端与第四分压电阻R4的第一端和第二开关管Q2的控制端连接,第四分压电阻R4的第二端与直流源DC的正极和第二开关管Q2的第一端连接,第二开关管Q2的第二端和下拉电阻R5的第一端连接,作为第二开关单元102的第二端,下拉电阻R5的第二端接地。
为了便于理解,下面对本申请实施例进行举例说明。
如图4所示,当输入的初始同步信号为高电平时,该初始同步信号经过第一分压电阻R1和第二分压电阻R2构成的分压网络后,输入到的第一开关管Q1的控制端,第一开关管Q1可以为NPN型三极管,其导通阈值为0.7V左右,第一分压电阻R1和第二分压电阻R2的阻值可以提前进行设置,以合理分压,使经过第一分压电阻R1和第二分压电阻R2的分压后得到的电压满足第一开关管Q1的导通条件,以使第一开关管Q1导通。
第一开关管Q1导通后,其第一端的电位,即第一开关单元101的第一端的电位被拉低至接近0V,即近似接地电平,此时第三分压电阻R3和第四分压电阻R4构成的分压网络将第二开关管Q2的控制端的电位拉低,第二开关管Q2可以为PNP型三极管,其导通阈值为-0.7V左右,第三分压电阻R3和第四分压电阻R4的阻值可以提前进行设置,以合理分压,使第三分压电阻R3和第四分压电阻R4分压后,以使第二开关管Q2导通,第二开关管Q2导通后,电流源DC的直流电压经过第二开关管Q2输出,作为第一目标同步信号Signal Out的高电平。
当输入的初始同步信号为低电平或没有信号输入时,第二分压电阻R2对第一开关管Q1的控制端起到下拉电阻的作用,由于第一开关管Q1是高电平导通,所以此时第一开关管Q1断开,此时输入至第二开关管Q2的控制端为高电平,第二开关管Q2断开,此时电流源DC的直流电压无法经过第二开关管Q2向后传递,第二开关管Q2输出低电平,该低电平作为第一目标同步信号Signal Out的低电平。
在具体实施中,如图5所示,开关模块10还可以包括二极管D2,二极管D2的阳极与直流源DC的正极连接,二极管D2的阴极与第二开关单元102的第一端连接。二极管D2作为防反二极管,用于确保输入的初始同步信号的电流不会经过第一开关管Q1的控制端和第一端构成的PN结灌入电流源DC。
开关模块10还可以包括电容C1,电容C1与第三分压电阻R3并联,其中,电容C1的第一端与第一开关管Q1的第一端连接,电容C1的第二端与第二开关管Q2的控制端连接。
电容C1作为控制第二开关管Q2开启或者关断的加速电容,根据电容两端电压不能突变的原理,在第一开关管Q1的第一端(集电极)的电位发生变化时,第二开关管Q2的控制端(基极)的电位会快速升高或降低,使得第二开关管Q2具有更快的开启或者关断的能力。
本申请实施例提供的同步信号产生电路还可以包括保护模块103,如图6所示,保护模块103对后级电路进行保护,避免静电和大电流冲击损坏后级电路。
具体的,保护模块103可以包括防静电二极管D1,防静电二极管D1的阴极与开关模块10的控制端连接,防静电二极管D1的阳极接地。
如图7和图8所示,本申请实施例提供的同步信号产生电路还可以包括调整模块104,如图7和图8所示,调整模块104的控制端与开关模块10的第二端连接,调整模块104的输入端与电流源DC的正极连接,调整模块104用于将开关模块10输出的第一目标同步信号和阈值进行比较,根据比较结果输出直流源DC的直流电压或低电平,以生成至少一个第二目标同步信号。
如图6所示,为生成一个第二目标同步信号,如图7所示,为生成n个第二目标同步信号,其中n为大于1的正整数。
具体的,当开关模块10输出的第一目标同步信号为高电平时,调整模块104将此高电平与阈值进行比较,如果该高电平大于阈值,则输出直流源DC的直流电压;当开关模块10输出的第一目标同步信号为低电平时,调整模块10将此低电平与阈值进行比较,如果该低电平小于阈值,则调整模块10输出低电平。
参照图7和图8,调整模块10可以包括至少一个三态缓冲器,图7中包括一个三态缓冲器U1,图7中包括n个三态缓冲器U1~Un。
针对每个三态缓冲器,三态缓冲器的控制端与开关模块10的第二端连接,用于输入第一目标同步信号,三态缓冲器的电源端作为调整模块104的输入端,与直流源DC的正极连接,三态缓冲器的使能端接地,三态缓冲器的输出端用于输出第二目标同步信号。
三态缓冲器自身会设置一个阈值,输入的第一目标同步信号会与该阈值进行比较,如果第一目标同步信号大于等于该阈值,则三态缓冲器输出三态缓冲器的电源端的电压,即直流源DC输出的直流电压;如果第一目标同步信号小于该阈值,则三态缓冲器输出低电平。
当第二开关管Q2导通时,第一目标同步信号为高电平,此时三态缓冲器的控制端输入该高电平,高电平大于阈值,因此三态缓冲器输出直流源DC的直流电压,即第二目标同步信号的高电平;当第二开关管Q2断开时,第一目标同步信号为低电平,此时三态缓冲器的控制端均输入低电平,低电平小于阈值,因此三态缓冲器输出低电平,即第二目标同步信号的低电平。
本申请实施例中的下拉电阻R5可以在第二开关管Q2断开时,使三态缓冲器的控制端输入低电平。
需要说明的是,本申请实施例中的三态缓冲器为低电平使能。
本申请实施例中的三态缓冲器可以为单通道三态缓冲器,如图7和图8所示,单通道三态缓冲器的输出驱动能力有限,如果需要接收信号的模组或单元较多,则可以考虑添加多个单通道三态缓冲器,如图7所示,除此之外,为了满足多个接收信号的模组或单元,本申请实施例中的三态缓冲器还可以为多通道三态缓冲器,多通道三态缓冲器可以参照图7中的多个单通道三态缓冲器,此处不再举例说明。
由于三态缓冲器在控制端的控制下,输出的信号和三态缓冲器的电源端相关,因此无需考虑初始同步信号的高电平是3.3V、5V还是12V,只要输入的初始同步信号是高电平,该初始同步信号控制第一开关管Q1导通,第二开关管导通,输出的第一目标同步信号为高电平,三态缓冲器在高电平的控制下,输出直流电源DC输出的直流电压;当输入的初始同步信号为低电平,该初始同步信号控制第一开关管Q1断开,第二开关管Q2断开,输出的第一目标同步信号为低电平,三态缓冲器在低电平的控制下,输出低电平。由于三态缓冲器输出的第二目标同步信号的高电平为直流源DC的直流电压,该直流电压是确定的,因此第二目标同步信号的高电平是一定的,无论信号输出端输出的初始同步信号的高电平是多少V,输出的第二目标同步信号的高电平均为直流源DC输出的直流电压,从而可以提高设备间的适配性。
此外,根据三态缓冲器的特性,可以将直流源DC和初始同步信号进行隔离,从而可以对后级的信号接收电路起到保护作用,同时,利用三态缓冲器中的电阻和电容构成的滤波网络,可以对直流源DC输出的直流电压的高频噪声和毛刺起到抑制作用。
本申请实施例中,根据二极管的特性,直流电源DC输出的直流电压经过二极管D2后,会在二极管D2上产生一定的压降,从而导致输出的第一目标同步信号的高电平比直流电压偏低,而三态缓冲器输出的第二目标同步信号的高电平为直流源DC输出的直流电压,同时,三态缓冲器可以对直流电压的高频噪声和毛刺进行抑制,因此,相比于第二开关管Q2输出的第一目标同步信号的高电平,第二目标同步信号的高电平会更稳定、更准确。
下面以PPS的高电平为1.8V、3.3V、5V和12V四种情况,结合仿真波形图对本申请实施例进行说明。
本申请实施例通过仿真工具对系统性能进行评估,在输入端设置相关参数,模拟真实的秒脉冲输入信号,信号频率为1Hz,脉宽为1ms,上升沿及下降沿为10ns,且直流源DC输出的直流电压为3.3V。在仿真的过程中,不改变各元件参数,仅通过改变输入的初始同步信号的高电平,以3.3V、5V、12V和1.8V分别举例,在输出端观察得到的第二目标同步信号的高电平,并观察输出的第二目标同步信号相对输入的初始同步信号的延时:
如图9所示,同步信号产生电路的输入端输入的初始同步信号的高电平为1.8V的波形图,如图10所示,当同步信号产生电路的输入端输入的初始同步信号的高电平为1.8V,同步信号产生电路的输出端输出的第二目标同步信号的高电平为3.3V的波形图,如图11所示,为当同步信号产生电路的输入端输入的初始同步信号的高电平为1.8V,同步信号产生电路的输出端输出的第二目标同步信号的高电平为3.3V时,第二目标同步信号的上升沿相对于初始同步信号的上升沿的延时的波形图;图12为当同步信号产生电路的输入端输入的初始同步信号的高电平为1.8V,同步信号产生电路的输出端输出的第二目标同步信号的高电平为3.3V时,第二目标同步信号的下降沿相对于初始同步信号的下降沿的延时的波形图。
如图13所示,为同步信号产生电路的输入端输入的初始同步信号的高电平为3.3V的波形图,如图14所示,当同步信号产生电路的输入端输入的初始同步信号的高电平为3.3V时,同步信号产生电路的输出端输出的第二目标同步信号的高电平为3.3V的波形图,如图15所示,为当同步信号产生电路的输入端输入的初始同步信号的高电平为3.3V,同步信号产生电路的输出端输出的第二目标同步信号的高电平为3.3V时,第二目标同步信号的上升沿相对于初始同步信号的上升沿的延时的波形图;图16为当同步信号产生电路的输入端输入的初始同步信号的高电平为3.3V,同步信号产生电路的输出端输出的第二目标同步信号的高电平为3.3V时,第二目标同步信号的下降沿相对于初始同步信号的下降沿的延时的波形图。
如图17所示,为同步信号产生电路的输入端输入的初始同步信号的高电平为5V的波形图,如图18所示,当同步信号产生电路的输入端输入的初始同步信号的高电平为5V时,同步信号产生电路的输出端输出的第二目标同步信号的高电平为3.3V的波形图,图19为当同步信号产生电路的输入端输入的初始同步信号的高电平为5V,同步信号产生电路的输出端输出的第二目标同步信号的高电平为3.3V时,第二目标同步信号的上升沿相对于初始同步信号的上升沿的延时的波形图,图20为当同步信号产生电路的输入端输入的初始同步信号的高电平为5V,同步信号产生电路的输出端输出的第二目标同步信号的高电平为3.3V时,第二目标同步信号的下降沿相对于初始同步信号的下降沿的延时的波形图。
如图21所示,为同步信号产生电路的输入端输入的初始同步信号的高电平为12V的波形图,如图22所示,当同步信号产生电路的输入端输入的初始同步信号的高电平为12V时,同步信号产生电路的输出端输出的第二目标同步信号的高电平为3.3V的波形图,图23为当同步信号产生电路的输入端输入的初始同步信号的高电平为12V,同步信号产生电路的输出端输出的第二目标同步信号的高电平为3.3V时,第二目标同步信号的上升沿相对于初始同步信号的上升沿的延时的波形图,图24为当同步信号产生电路的输入端输入的初始同步信号的高电平为12V,同步信号产生电路的输出端输出的第二目标同步信号的高电平为3.3V时,第二目标同步信号的下降沿相对于初始同步信号的下降沿的延时的波形图。
从图9~图24可以看出,无论初始同步信号的高电平是多少V,初始同步信号经过本申请提供的同步信号产生电路后,输出的第二目标同步信号均为3.3V,即直流源输出的直流电压,此外,第二目标同步信号的上升沿和初始同步信号的上升沿的延时,以及第二目标同步信号的下降沿和初始同步信号的下降沿的延时,均在1us~3us之间,属于可接受的范围。
基于相同的发明构思,本申请实施例还提供一种同步信号产生模块,该模块包括上述任意一种同步信号产生电路。
本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的范围。这样,倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内,则本申请也意图包含这些改动和变型在内。

Claims (10)

1.一种同步信号产生电路,其特征在于,包括:直流源和开关模块;
所述直流源的正极与所述开关模块的第一端连接,所述直流源的负极接地;所述开关模块的第二端用于输出第一目标同步信号,所述开关模块的控制端用于输入初始同步信号,所述开关模块的第三端接地;
所述开关模块,用于在所述初始同步信号的控制下,导通所述直流源与所述开关模块的第二端之间的通路,以输出所述直流源输出的直流电压,以及断开所述直流源与所述开关模块的第二端之间的通路,以输出低电平。
2.如权利要求1所述的电路,其特征在于,所述开关模块包括第一开关单元和第二开关单元;
所述第一开关单元的控制端用于输入所述初始同步信号,所述第一开关单元的第一端与所述第二开关单元的控制端连接,所述第一开关单元的第二端接地,所述第二开关单元的第一端与所述直流源的正极连接,所述第二开关单元的第二端用于输出所述第一目标同步信号;
所述第一开关单元,用于在所述初始同步信号为高电平时,导通所述第一开关单元的第一端和所述第一开关单元的第二端之间的通路,以及在所述初始同步信号为低电平时,断开所述第一开关单元的第一端和所述第一开关单元的第二端之间的通路;
所述第二开关单元,用于在所述第一开关单元的第一端和所述第一开关单元的第二端之间的通路导通时,导通所述第二开关单元的第一端和所述第二开关单元的第二端之间的通路,以输出所述直流电压,在所述第一开关单元的第一端和所述第一开关单元的第二端之间的通路断开时,断开所述第二开关单元的第一端和所述第二开关单元的第二端之间的通路,以输出所述低电平。
3.如权利要求2所述的电路,其特征在于,所述第一开关单元包括第一分压电阻、第二分压电阻和第一开关管;
所述第一分压电阻的第一端作为所述第一开关单元的控制端,所述第一分压电阻的第二端与所述第一开关管的控制端和所述第二分压电阻的第一端连接;
所述第二分压电阻的第二端接地;
所述第一开关管的第一端作为所述第一开关单元的第一端,所述第一开关管的第二端接地。
4.如权利要求2所述的电路,其特征在于,所述第二开关单元包括第三分压电阻、第四分压电阻、下拉电阻和第二开关管;
所述第三分压电阻的第一端作为所述第二开关单元的控制端,所述第三分压电阻的第二端与所述第四分压电阻的第一端和所述第二开关管的控制端连接;
所述第四分压电阻的第二端与所述直流源的正极和所述第二开关管的第一端连接;
所述第二开关管的第二端与所述下拉电阻的第一端连接,作为所述第二开关单元的第二端;
所述下拉电阻的第二端接地。
5.如权利要求2所述的电路,其特征在于,所述开关模块还包括二极管;
所述二极管的阳极与所述直流源的正极连接,所述二极管的阴极与所述第二开关单元的第一端连接。
6.如权利要求4所述的电路,其特征在于,所述开关模块还包括电容;
所述电容与所述第三分压电阻并联。
7.如权利要求1所述的电路,其特征在于,还包括防静电二极管;
所述防静电二极管的阴极与所述开关模块的控制端连接,所述防静电二极管的阳极接地。
8.如权利要求1所述的电路,其特征在于,还包括调整模块;
所述调整模块的控制端与所述开关模块的第二端连接,所述调整模块的输入端与所述直流源的正极连接;
所述调整模块,用于将所述第一目标同步信号和阈值进行比较,根据比较结果输出所述直流电压或所述低电平信号,以生成至少一个第二目标同步信号。
9.如权利要求6所述的电路,其特征在于,所述调整模块包括至少一个三态缓冲器;
针对每个三态缓冲器,所述三态缓冲器的控制端与所述开关模块的第二端连接,所述三态缓冲器的电源端作为调整模块的输入端,所述三态缓冲器的使能端接地,所述三态缓冲器的输出端用于输出所述第二目标同步信号。
10.一种同步信号产生模块,其特征在于,包括如权利要求1~9任一所述的同步信号产生电路。
CN202210937676.8A 2022-08-05 2022-08-05 一种同步信号产生电路和同步信号产生模块 Pending CN115291669A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210937676.8A CN115291669A (zh) 2022-08-05 2022-08-05 一种同步信号产生电路和同步信号产生模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210937676.8A CN115291669A (zh) 2022-08-05 2022-08-05 一种同步信号产生电路和同步信号产生模块

Publications (1)

Publication Number Publication Date
CN115291669A true CN115291669A (zh) 2022-11-04

Family

ID=83828848

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210937676.8A Pending CN115291669A (zh) 2022-08-05 2022-08-05 一种同步信号产生电路和同步信号产生模块

Country Status (1)

Country Link
CN (1) CN115291669A (zh)

Similar Documents

Publication Publication Date Title
KR890001359B1 (ko) 차동신호 드라이버
CN109714234B (zh) 用于经由差分总线传输数据的收发器单元
JP4212896B2 (ja) 電流源を有し負荷変動に対して低感度なラインドライバ
US7863946B2 (en) Electric signal outputting apparatus with a switching part, an impedance matching part, and an auxiliary switching part
CN107710621B (zh) 信号传输电路
US20020154651A1 (en) Line driver with current source output and high immunity to RF signals
CN111290555A (zh) 一种自动开机电路及电子设备
CN115291669A (zh) 一种同步信号产生电路和同步信号产生模块
CN109510667B (zh) 激光源产生电路及均衡方法
US6801584B1 (en) Using a differential signal in adjusting a slice voltage for a single-ended signal
KR101035743B1 (ko) 임펄스 발생회로
US8847441B2 (en) Device and method for generating a current pulse
US10445284B2 (en) Display apparatus, signal transmitter, and data transmitting method for display apparatus
EP0272924B1 (en) Pulse generator
US4327249A (en) Direct current telegraphy systems
US7760211B2 (en) System and method for light control
CN111223430A (zh) 驱动电路及其驱动方法
EP3826247A1 (en) Transmitter with equalization
US6977540B2 (en) High-speed isolated port
CN114079223B (zh) 用于对驱动电流进行预加重处理的驱动装置及方法
JPH04347922A (ja) クランプ回路
CN115459759A (zh) 一种同步信号选择电路和模块
CN114980435B (zh) 补光灯接口极性自适应装置、方法、电子设备及存储介质
JP2007158490A (ja) 出力装置および半導体レーザ変調駆動装置および画像形成装置
JP2003008419A (ja) 半導体icの出力インピーダンス整合方式

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination