CN115276627A - 一种氮化镓mosfet导通损耗功率限制电路 - Google Patents

一种氮化镓mosfet导通损耗功率限制电路 Download PDF

Info

Publication number
CN115276627A
CN115276627A CN202210935791.1A CN202210935791A CN115276627A CN 115276627 A CN115276627 A CN 115276627A CN 202210935791 A CN202210935791 A CN 202210935791A CN 115276627 A CN115276627 A CN 115276627A
Authority
CN
China
Prior art keywords
mosfet
transistor
resistor
diode
sampling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210935791.1A
Other languages
English (en)
Other versions
CN115276627B (zh
Inventor
孙磊
羊林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Foshan Nanhai District Saide Sound Electronics Co ltd
Original Assignee
Foshan Nanhai District Saide Sound Electronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Foshan Nanhai District Saide Sound Electronics Co ltd filed Critical Foshan Nanhai District Saide Sound Electronics Co ltd
Priority to CN202210935791.1A priority Critical patent/CN115276627B/zh
Publication of CN115276627A publication Critical patent/CN115276627A/zh
Application granted granted Critical
Publication of CN115276627B publication Critical patent/CN115276627B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Amplifiers (AREA)

Abstract

本发明公开了一种氮化镓MOSFET导通损耗功率限制电路，包括信号输入端、第一MOSFET管和第二MOSFET管，还包括与第一MOSFET管连接用于对第一MOSFET管进行工作电压实时取样的第一取样电路、与第二MOSFET管连接用于对第二MOSFET管进行工作电压实时取样的第二取样电路、分别与第一取样电路及第二取样电路连接用于将取样信号根据设定进行处理生产限制反馈信号的反馈处理模块和用于根据信号分别驱动第一MOSFET管及第二MOSFET管通断的驱动模块，所述反馈处理模块和信号输入端分别与一用于生成控制信号输入到驱动模块控制第一MOSFET管及第二MOSFET管通断的控制信号处理模块连接从而形成自动损耗功率限制结构。通过本发明能够有效进行保护，提高工作稳定性和效率。

Description

一种氮化镓MOSFET导通损耗功率限制电路
技术领域
本发明属于音频功率放大器领域，尤其涉及一种氮化镓MOSFET导通损耗功率限制电路。
背景技术
氮化镓MOSFET是一类以氮化镓以及铝氮化镓为基础材料的场效应晶体管。由于氮化镓具有高的击穿电场、高的饱和速度、良好的温度特性，氮化镓MOSFET在大功率高频能量转换和高频微波通讯等方面具有广泛的应用前景，如应用于专业音频功率放大器。当使用时，工作于极限条件(高温、过载、负载短路)下，无法根据氮化镓MOSFET结温变化，进行自适应实时调整对氮化镓MOSFET最大导通损耗功率限制。从而在氮化镓MOSFET的结温急剧上升时，会造成氮化镓功率晶体管失效。从而急需一种氮化镓MOSFET导通损耗功率限制电路来满足使用需要。
发明内容
本发明的目的为提供一种氮化镓MOSFET导通损耗功率限制电路，能够有效进行保护，提高工作稳定性和效率。
为实现该目的，本发明提供了一种氮化镓MOSFET导通损耗功率限制电路，包括信号输入端、第一MOSFET管和第二MOSFET管，还包括与第一MOSFET管连接用于对第一MOSFET管进行工作电压实时取样的第一取样电路、与第二MOSFET管连接用于对第二MOSFET管进行工作电压实时取样的第二取样电路、分别与第一取样电路及第二取样电路连接用于将取样信号根据设定进行处理生产限制反馈信号的反馈处理模块和用于根据信号分别驱动第一MOSFET管及第二MOSFET管通断的驱动模块，所述反馈处理模块和信号输入端分别与一用于生成控制信号输入到驱动模块控制第一MOSFET管及第二MOSFET管通断的控制信号处理模块连接从而形成自动损耗功率限制结构。
优选地，所述第一取样电路包括第二三极管、第一二极管和第三三极管，所述第二三极管的基极通过第一电阻与第一MOSFET管的源极连接并且第二三极管的基极还通过第二电阻与第一MOSFET管的漏极连接，所述第二三极管的发射极和第一MOSFET管的漏极分别与第一正电源连接，所述第二三极管的集电极还与第一二极管的负极端连接并且第一二极管的负极端通过第三电阻与地线连接，所述第一二极管的正极端与第一MOSFET管的源极连接，所述第一二极管的负极端还通过第四电阻与第三三极管的基极连接，所述第三三极管的基极通过第五电阻与第一正电源连接，所述第三三极管的发射极通过第六电阻与第一正电源连接，所述第三三极管的集电极与反馈处理模块连接，所述第三三极管的集电极还分别通过第七电阻和第一电容与地线连接。
优选地，所述第二取样电路包括第五三极管、第二二极管和第六三极管，所述第五三极管的基极通过第九电阻与第二MOSFET管的源极连接并且第五三极管的基极还通过第八电阻与第二MOSFET管的漏极连接，所述第五三极管的发射极和第二MOSFET管的漏极分别与第一负电源连接，所述第五三极管的集电极还与第二二极管的正极端连接并且第二二极管的正极端通过第十电阻与地线连接，所述第二二极管的负极端与第二MOSFET管的漏极连接，所述第二二极管的正极端还通过第十一电阻与第六三极管的基极连接，所述第六三极管的基极通过第十二电阻与第一负电源连接，所述第六三极管的发射极通过第十三电阻与第一负电源连接，所述第六三极管的集电极与反馈处理模块连接，所述第六三极管的集电极还分别通过第十四电阻和第二电容与地线连接。
优选地，所述反馈处理模块包括用于对第一取样电路的取样信号进行比较的第一放大器和用于对第二取样电路的取样信号进行比较的第二放大器，所述第一放大器的反相输入端与第一取样电路连接，所述第一放大器的同相输入端通过第十六电阻与地线连接并且通过第十五电阻与第二正电源连接形成用于第一取样电路的取样信号比较的第一比较电压，所述第一放大器的输出端与控制信号处理模块连接并且通过第十九电阻与第三电源连接；所述第二放大器的同相输入端与第二取样电路连接，所述第二放大器反相输入端的通过第十八电阻与地线连接并且通过第十七电阻与第二负电源连接形成用于第二取样电路的取样信号比较的第二比较电压，所述第二放大器的输出端与控制信号处理模块连接并且通过第二十电阻与第三电源连接。
优选地，所述控制信号处理模块包括第一与门和第二与门，所述第一与门的输入两端分别与第一放大器的输出端和信号输入端的第一输入端一一对应连接，所述第二与门的输入两端分别与第二放大器的输出端和信号输入端的第二输入端一一对应连接，所述第一与门的输出端和第二与门的输出端分别与驱动模块连接。
优选地，所述驱动模块为MOSFET驱动器，所述驱动模块的输出端与第一MOSFET管的栅极和第二MOSFET管的栅极一一对应连接。
本发明与现有技术相比，其有益效果在于：
在本发明中通过反馈处理模块分别对第一取样电路和第二取样电路实时取样信号进行处理并通过控制信号处理模块进行处理控制第一MOSFET管及第二MOSFET管的通断，从而能够有效进行保护，提高工作稳定性和效率。在本发明中反馈处理模块中放大器通过电阻进行分压产生比较电压，从而能够通过电源电压输入控制比较电压大小；在比较电压不变的情况下，取样电压同比增大，等同于降低了氮化镓功率晶体管最大电流限制的阀值；从而氮化镓MOSFET管导通电阻因结温升高而变大的同时，最大电流限制阀值降低，从而能够实现自适应实时限制氮化镓功率晶体管最大导通损耗限制。在本发明中控制信号处理模块采用与门能够有效节省成本。
附图说明
图1为本发明的电路结构框图；
图2为本发明的电路结构示意图。
具体实施方式
下面结合附图进一步详细描述本发明的技术方案，但本发明的保护范围不局限于以下所述。
如图1-2所示，本发明提供了一种氮化镓MOSFET导通损耗功率限制电路，包括信号输入端1、第一MOSFET管Q1和第二MOSFET管Q4，还包括与第一MOSFET管Q1连接用于对第一MOSFET管Q1进行工作电压实时取样的第一取样电路3、与第二MOSFET管Q4连接用于对第二MOSFET管Q4进行工作电压实时取样的第二取样电路4、分别与第一取样电路3及第二取样电路4连接用于将取样信号根据设定进行处理生产限制反馈信号的反馈处理模块5和用于根据信号分别驱动第一MOSFET管Q1及第二MOSFET管Q4通断的驱动模块2，反馈处理模块5和信号输入端1分别与一用于生成控制信号输入到驱动模块2控制第一MOSFET管Q1及第二MOSFET管Q4通断的控制信号处理模块6连接从而形成自动损耗功率限制结构。
第一取样电路3包括第二三极管Q2、第一二极管D1和第三三极管Q3，第二三极管Q2的基极通过第一电阻R1与第一MOSFET管Q1的源极连接并且第二三极管Q2的基极还通过第二电阻R2与第一MOSFET管Q1的漏极连接，第二三极管Q2的发射极和第一MOSFET管Q1的漏极分别与第一正电源VH+连接，第二三极管Q2的集电极还与第一二极管D1的负极端连接并且第一二极管D1的负极端通过第三电阻R3与地线连接，第一二极管D1的正极端与第一MOSFET管Q1的源极连接，第一二极管D1的负极端还通过第四电阻R4与第三三极管Q3的基极连接，第三三极管Q3的基极通过第五电阻R5与第一正电源VH+连接，第三三极管Q3的发射极通过第六电阻R6与第一正电源VH+连接，第三三极管Q3的集电极与反馈处理模块5连接，第三三极管Q3的集电极还分别通过第七电阻R7和第一电容C1与地线连接。
第二取样电路4包括第五三极管Q5、第二二极管D2和第六三极管Q6，第五三极管Q5的基极通过第九电阻R9与第二MOSFET管Q4的源极连接并且第五三极管Q5的基极还通过第八电阻R8与第二MOSFET管Q4的漏极连接，第五三极管Q5的发射极和第二MOSFET管Q4的漏极分别与第一负电源VH-连接，第五三极管Q5的集电极还与第二二极管D2的正极端连接并且第二二极管D2的正极端通过第十电阻R10与地线连接，第二二极管D2的负极端与第二MOSFET管Q4的漏极连接，第二二极管D2的正极端还通过第十一电阻R11与第六三极管Q6的基极连接，第六三极管Q6的基极通过第十二电阻R12与第一负电源VH-连接，第六三极管Q6的发射极通过第十三电阻R13与第一负电源VH-连接，第六三极管Q6的集电极与反馈处理模块5连接，第六三极管Q6的集电极还分别通过第十四电阻R14和第二电容C2与地线连接。
在本实施例中，第一MOSFET管Q1的源极和第二MOSFET管Q4的漏极分别与第一电容L1的同一端连接，第一电容L1的另一端分别通过第三电容C3和第二十一电阻R21与地线连接，形成滤波电路。第一正电源VH+连接和第一负电源VH-及各电压阻值根据实际使用进行设定。
反馈处理模块5包括用于对第一取样电路3的取样信号进行比较的第一放大器OCP1和用于对第二取样电路4的取样信号进行比较的第二放大器OCP2，第一放大器OCP1的反相输入端与第一取样电路3连接，第一放大器OCP1的同相输入端通过第十六电阻R16与地线连接并且通过第十五电阻R15与第二正电源VCC+连接形成用于第一取样电路3的取样信号比较的第一比较电压，第一放大器OCP1的输出端与控制信号处理模块6连接并且通过第十九电阻R19与第三电源VCC连接；第二放大器OCP2的同相输入端与第二取样电路4连接，第二放大器OCP2反相输入端的通过第十八电阻R18与地线连接并且通过第十七电阻R17与第二负电源VCC-连接形成用于第二取样电路4的取样信号比较的第二比较电压，第二放大器OCP2的输出端与控制信号处理模块6连接并且通过第二十电阻R20与第三电源VCC连接。
在本实施例中，第一放大器OCP1和第二放大器OCP2比较结构原理相同。第二正电源VCC+和第二负电源VCC-及第三电源VCC根据实际使用进行设定。第一放大器OCP1中第二正电源VCC+的电压通过第十六电阻R16与第十五电阻R15分压后形成稳定的第一比较电压，从能够通过控制第二正电源VCC+的电压大小控制第一比较电压的大小。在整体电路工作在极限条件(高温、过载、负载短路)下，第一MOSFET管Q1的结温急剧上升，第一MOSFET管Q1的导通电阻温急变大，第一取样电路3得到的取样电压同比增大；第一比较电压不变的情况下等同于降低了第一MOSFET管Q1最大电流限制的阀值。从而第一MOSFET管Q1导通电阻因结温升高而变大的同时，最大电流限制阀值降低，从而能够实现自适应实时限制氮化镓功率晶体管最大导通损耗限制。
控制信号处理模块6包括第一与门IC3A和第二与门IC3B，第一与门IC3A的输入两端分别与第一放大器OCP1的输出端和信号输入端1的第一输入端PWM+一一对应连接，第二与门IC3B的输入两端分别与第二放大器OCP2的输出端和信号输入端1的第二输入端PWM-一一对应连接，第一与门IC3A的输出端和第二与门IC3B的输出端分别与驱动模块2连接。
驱动模块2为MOSFET驱动器，驱动模块2的输出端与第一MOSFET管Q1的栅极和第二MOSFET管Q4的栅极一一对应连接。
在本实施例中，第一取样电路3和第二取样电路4的取样原理相同，第一MOSFET管Q1和第二MOSFET管Q4的控制原理相同。工作时，第一MOSFET管Q1导通时第二三极管Q2关断，电流流过第一MOSFET管Q1在第一MOSFET管Q1的导通电阻上产生电位差，第一二极管D1正向导通，经过偏置电阻第三电阻R3至第三三极管Q3取样放大然后输入到反馈处理模块5；在驱动模块2控制第一MOSFET管Q1关断时，第一二极管D1截止，第二三极管Q2导通从而第三三极管Q3关断，从而得到随第一MOSFET管Q1电流变化而变化的逐周期的取样电压。该取样电压输入到第一放大器OCP1的反相输入端，当该取样电压大于第一比较电压时，第一放大器OCP1输出低电平然后通过第一与门IC3A作用屏蔽第一输入端PWM+的输入信号，使得驱动模块2工作将第一MOSFET管Q1关断，直到电流降低到设定的阀值以下，第一放大器OCP1输出高电平后再开启下一个周期，以实现电流限制。从而通过本发明能够有效进行保护，提高工作稳定性和效率。
以上仅是本发明的优选实施方式，应当理解本发明并非局限于本文所披露的形式，不应看作是对其他实施例的排除，而可用于各种其他组合、修改和环境，并能够在本文构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本发明的精神和范围，则都应在本发明所附权利要求的保护范围内。

Claims (6)

1.一种氮化镓MOSFET导通损耗功率限制电路，包括信号输入端(1)、第一MOSFET管(Q1)和第二MOSFET管(Q4)，其特征在于，还包括与第一MOSFET管(Q1)连接用于对第一MOSFET管(Q1)进行工作电压实时取样的第一取样电路(3)、与第二MOSFET管(Q4)连接用于对第二MOSFET管(Q4)进行工作电压实时取样的第二取样电路(4)、分别与第一取样电路(3)及第二取样电路(4)连接用于将取样信号根据设定进行处理生产限制反馈信号的反馈处理模块(5)和用于根据信号分别驱动第一MOSFET管(Q1)及第二MOSFET管(Q4)通断的驱动模块(2)，所述反馈处理模块(5)和信号输入端(1)分别与一用于生成控制信号输入到驱动模块(2)控制第一MOSFET管(Q1)及第二MOSFET管(Q4)通断的控制信号处理模块(6)连接从而形成自动损耗功率限制结构。
2.根据权利要求1所述的一种氮化镓MOSFET导通损耗功率限制电路，其特征在于，所述第一取样电路(3)包括第二三极管(Q2)、第一二极管(D1)和第三三极管(Q3)，所述第二三极管(Q2)的基极通过第一电阻(R1)与第一MOSFET管(Q1)的源极连接并且第二三极管(Q2)的基极还通过第二电阻(R2)与第一MOSFET管(Q1)的漏极连接，所述第二三极管(Q2)的发射极和第一MOSFET管(Q1)的漏极分别与第一正电源(VH+)连接，所述第二三极管(Q2)的集电极还与第一二极管(D1)的负极端连接并且第一二极管(D1)的负极端通过第三电阻(R3)与地线连接，所述第一二极管(D1)的正极端与第一MOSFET管(Q1)的源极连接，所述第一二极管(D1)的负极端还通过第四电阻(R4)与第三三极管(Q3)的基极连接，所述第三三极管(Q3)的基极通过第五电阻(R5)与第一正电源(VH+)连接，所述第三三极管(Q3)的发射极通过第六电阻(R6)与第一正电源(VH+)连接，所述第三三极管(Q3)的集电极与反馈处理模块(5)连接，所述第三三极管(Q3)的集电极还分别通过第七电阻(R7)和第一电容(C1)与地线连接。
3.根据权利要求1所述的一种氮化镓MOSFET导通损耗功率限制电路，其特征在于，所述第二取样电路(4)包括第五三极管(Q5)、第二二极管(D2)和第六三极管(Q6)，所述第五三极管(Q5)的基极通过第九电阻(R9)与第二MOSFET管(Q4)的源极连接并且第五三极管(Q5)的基极还通过第八电阻(R8)与第二MOSFET管(Q4)的漏极连接，所述第五三极管(Q5)的发射极和第二MOSFET管(Q4)的漏极分别与第一负电源(VH-)连接，所述第五三极管(Q5)的集电极还与第二二极管(D2)的正极端连接并且第二二极管(D2)的正极端通过第十电阻(R10)与地线连接，所述第二二极管(D2)的负极端与第二MOSFET管(Q4)的漏极连接，所述第二二极管(D2)的正极端还通过第十一电阻(R11)与第六三极管(Q6)的基极连接，所述第六三极管(Q6)的基极通过第十二电阻(R12)与第一负电源(VH-)连接，所述第六三极管(Q6)的发射极通过第十三电阻(R13)与第一负电源(VH-)连接，所述第六三极管(Q6)的集电极与反馈处理模块(5)连接，所述第六三极管(Q6)的集电极还分别通过第十四电阻(R14)和第二电容(C2)与地线连接。
4.根据权利要求1或2或3所述的一种氮化镓MOSFET导通损耗功率限制电路，其特征在于，所述反馈处理模块(5)包括用于对第一取样电路(3)的取样信号进行比较的第一放大器(OCP1)和用于对第二取样电路(4)的取样信号进行比较的第二放大器(OCP2)，所述第一放大器(OCP1)的反相输入端与第一取样电路(3)连接，所述第一放大器(OCP1)的同相输入端通过第十六电阻(R16)与地线连接并且通过第十五电阻(R15)与第二正电源(VCC+)连接形成用于第一取样电路(3)的取样信号比较的第一比较电压，所述第一放大器(OCP1)的输出端与控制信号处理模块(6)连接并且通过第十九电阻(R19)与第三电源(VCC)连接；所述第二放大器(OCP2)的同相输入端与第二取样电路(4)连接，所述第二放大器(OCP2)反相输入端的通过第十八电阻(R18)与地线连接并且通过第十七电阻(R17)与第二负电源(VCC-)连接形成用于第二取样电路(4)的取样信号比较的第二比较电压，所述第二放大器(OCP2)的输出端与控制信号处理模块(6)连接并且通过第二十电阻(R20)与第三电源(VCC)连接。
5.根据权利要求4所述的一种氮化镓MOSFET导通损耗功率限制电路，其特征在于，所述控制信号处理模块(6)包括第一与门(IC3A)和第二与门(IC3B)，所述第一与门(IC3A)的输入两端分别与第一放大器(OCP1)的输出端和信号输入端(1)的第一输入端(PWM+)一一对应连接，所述第二与门(IC3B)的输入两端分别与第二放大器(OCP2)的输出端和信号输入端(1)的第二输入端(PWM-)一一对应连接，所述第一与门(IC3A)的输出端和第二与门(IC3B)的输出端分别与驱动模块(2)连接。
6.根据权利要求1所述的一种氮化镓MOSFET导通损耗功率限制电路，其特征在于，所述驱动模块(2)为MOSFET驱动器，所述驱动模块(2)的输出端与第一MOSFET管(Q1)的栅极和第二MOSFET管(Q4)的栅极一一对应连接。
CN202210935791.1A 2022-08-04 2022-08-04 一种氮化镓mosfet导通损耗功率限制电路 Active CN115276627B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210935791.1A CN115276627B (zh) 2022-08-04 2022-08-04 一种氮化镓mosfet导通损耗功率限制电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210935791.1A CN115276627B (zh) 2022-08-04 2022-08-04 一种氮化镓mosfet导通损耗功率限制电路

Publications (2)

Publication Number Publication Date
CN115276627A true CN115276627A (zh) 2022-11-01
CN115276627B CN115276627B (zh) 2023-10-24

Family

ID=83748298

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210935791.1A Active CN115276627B (zh) 2022-08-04 2022-08-04 一种氮化镓mosfet导通损耗功率限制电路

Country Status (1)

Country Link
CN (1) CN115276627B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104979813A (zh) * 2015-08-11 2015-10-14 中国兵器工业集团第二一四研究所苏州研发中心 一种限流保护电路
CN106685384A (zh) * 2017-01-17 2017-05-17 苏州捷芯威半导体有限公司 集成式半导体功率开关器件
CN206894213U (zh) * 2017-04-26 2018-01-16 珠海格力电器股份有限公司 过流保护电路
WO2021040153A1 (ko) * 2019-08-28 2021-03-04 한국전기연구원 전력 스위치용 단락보호회로
KR20210064512A (ko) * 2019-11-25 2021-06-03 한국생산기술연구원 질화갈륨트랜지스터를 이용하는 전력 스위칭 모듈
CN113114194A (zh) * 2021-03-16 2021-07-13 国硅集成电路技术(无锡)有限公司 氮化镓功率器件栅驱动电路
WO2021174524A1 (zh) * 2020-03-06 2021-09-10 香港科技大学深圳研究院 氮化镓功率器件的过流保护电路、提高反应速度的方法
CN113691246A (zh) * 2020-05-18 2021-11-23 宁波奥克斯电气股份有限公司 一种功率开关管的过流保护电路和过流保护方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104979813A (zh) * 2015-08-11 2015-10-14 中国兵器工业集团第二一四研究所苏州研发中心 一种限流保护电路
CN106685384A (zh) * 2017-01-17 2017-05-17 苏州捷芯威半导体有限公司 集成式半导体功率开关器件
CN206894213U (zh) * 2017-04-26 2018-01-16 珠海格力电器股份有限公司 过流保护电路
WO2021040153A1 (ko) * 2019-08-28 2021-03-04 한국전기연구원 전력 스위치용 단락보호회로
KR20210064512A (ko) * 2019-11-25 2021-06-03 한국생산기술연구원 질화갈륨트랜지스터를 이용하는 전력 스위칭 모듈
WO2021174524A1 (zh) * 2020-03-06 2021-09-10 香港科技大学深圳研究院 氮化镓功率器件的过流保护电路、提高反应速度的方法
CN113691246A (zh) * 2020-05-18 2021-11-23 宁波奥克斯电气股份有限公司 一种功率开关管的过流保护电路和过流保护方法
CN113114194A (zh) * 2021-03-16 2021-07-13 国硅集成电路技术(无锡)有限公司 氮化镓功率器件栅驱动电路

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
W. B. RAY等: "Analysis on repetitive pulsed overcurrent operation of GaN power transistors", 《2016 IEEE 4TH WORKSHOP ON WIDE BANDGAP POWER DEVICES AND APPLICATIONS (WIPDA)》, pages 353 - 356 *
张雅静等: "基于氮化镓功率器件的过流保护电路研究", 《电源学报》, pages 54 *

Also Published As

Publication number Publication date
CN115276627B (zh) 2023-10-24

Similar Documents

Publication Publication Date Title
TWI599156B (zh) 驅動變壓器隔離自適應驅動電路
CN110401331A (zh) 一种电动汽车电机控制器的SiC功率器件主动驱动电路
CN109494969A (zh) 一种碳化硅半导体场效应管的驱动电路
CN103545802B (zh) 一种新型igbt有源钳位保护电路
CN112039506A (zh) 一种SiC MOSFET开关器件的驱动集成电路
CN113193841A (zh) 一种带使能控制的放大器偏置电路
CN111555596B (zh) 一种具有可调负压的SiC MOSFET栅极串扰抑制驱动电路
CN213585136U (zh) 一种具有过流补偿的buck变换器
CN115276627B (zh) 一种氮化镓mosfet导通损耗功率限制电路
CN111327302B (zh) 一种SiC MOSFET有源驱动电路
CN210724728U (zh) 可快速关断的mos管驱动电路
CN205232018U (zh) 一种分立元件高频开关栅极驱动电路
WO2023138161A1 (zh) 低边驱动电路及具有其的电子设备、车辆
CN114499178B (zh) 一种四象限输出的开关电源
CN109347328A (zh) 一种磁隔离高频驱动电路
CN110798199A (zh) Mos管驱动电路
CN113363945A (zh) 一种高压h桥短路保护电路
CN209250479U (zh) 一种增强型mosfet驱动电路及车载直流电源转换装置
CN111211770B (zh) 一种变电压SiC MOSFET有源驱动电路
CN207339633U (zh) 一种改进的功率开关管的驱动电路
CN221227515U (zh) 一种绝缘栅双极晶体管的驱动电路
CN108429436A (zh) 一种增强型mosfet驱动电路及车载直流电源转换装置
CN215581093U (zh) 推挽式驱动装置
CN218587070U (zh) 一种面向氮化镓晶体管的半桥负压驱动电路
CN217443794U (zh) 一种过温降频保护电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant