CN115274926B - 光电探测器结构的制备方法 - Google Patents
光电探测器结构的制备方法 Download PDFInfo
- Publication number
- CN115274926B CN115274926B CN202210910685.8A CN202210910685A CN115274926B CN 115274926 B CN115274926 B CN 115274926B CN 202210910685 A CN202210910685 A CN 202210910685A CN 115274926 B CN115274926 B CN 115274926B
- Authority
- CN
- China
- Prior art keywords
- layer
- ohmic contact
- contact layer
- intrinsic
- absorption
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 21
- 238000010521 absorption reaction Methods 0.000 claims abstract description 105
- 230000007704 transition Effects 0.000 claims abstract description 96
- 238000000034 method Methods 0.000 claims abstract description 81
- 230000008569 process Effects 0.000 claims abstract description 50
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 238000009792 diffusion process Methods 0.000 claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 claims description 12
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 11
- 230000035945 sensitivity Effects 0.000 abstract description 12
- 239000010410 layer Substances 0.000 description 527
- 239000000463 material Substances 0.000 description 21
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 15
- 238000009413 insulation Methods 0.000 description 15
- 238000006243 chemical reaction Methods 0.000 description 14
- 238000000407 epitaxy Methods 0.000 description 11
- 238000005530 etching Methods 0.000 description 10
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 10
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 239000007789 gas Substances 0.000 description 9
- 239000006096 absorbing agent Substances 0.000 description 8
- 238000002955 isolation Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- 238000001259 photo etching Methods 0.000 description 4
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 239000011701 zinc Substances 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000009501 film coating Methods 0.000 description 2
- 239000007888 film coating Substances 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 240000002329 Inga feuillei Species 0.000 description 1
- 239000005922 Phosphane Substances 0.000 description 1
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- HQWPLXHWEZZGKY-UHFFFAOYSA-N diethylzinc Chemical compound CC[Zn]CC HQWPLXHWEZZGKY-UHFFFAOYSA-N 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- UIESIEAPEWREMY-UHFFFAOYSA-N hydridoarsenic(2.) (triplet) Chemical compound [AsH] UIESIEAPEWREMY-UHFFFAOYSA-N 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910000064 phosphane Inorganic materials 0.000 description 1
- 230000005622 photoelectricity Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Abstract
本发明涉及一种光电探测器结构的制备方法。光电探测器结构的制备方法包括：给定一衬底，在衬底上形成第一欧姆接触层；于第一欧姆接触层的表面形成绝缘层，并于绝缘层内形成开孔，开孔暴露出部分第一欧姆接触层的表面；采用外延生长工艺于开孔内形成依次叠置的过渡层、吸收层和本征欧姆接触层，过渡层的厚度小于开孔的深度，且过渡层的侧壁及吸收层的侧壁均与开孔的侧壁相接触；对本征欧姆接触层进行掺杂扩散，以形成掺杂的第二欧姆接触层。外延生长出的过渡层和吸收层的侧壁平整度可达到原子级，显著减低器件暗电流，提高器件灵敏度，降低侧壁漏电；过渡层、吸收层和本征欧姆接触层可以帮助消除漏电的发生。
Description
技术领域
本发明涉及光电技术领域，特别是涉及一种光电探测器结构的制备方法。
背景技术
光电探测器的暗电流，按照与器件尺寸的关系可以分为与周长相关的线暗电流和与面积相关的面暗电流，以及与尺寸无关的暗电流补偿。随着集成度的提高，光电探测器的尺寸在不断缩小，线暗电流在总暗电流的占比也在不断提高。实验数据表明，当器件总面积小于1mm2时，其线暗电流是面暗电流的25倍以上。线暗电流主要来源有侧壁漏电、介质膜漏电、划片漏电等，其中以侧壁漏电占主要部分。
传统上，降低线暗电流的方式主要有两种，一种是局部隔离槽工艺，它通过刻蚀或者氧化工艺，在探测器吸收区周边形成一圈隔离槽，阻碍侧壁漏电，但是在尺寸日益缩小的集成电路工艺中，这种隔离槽工艺的制作难度和成本显著上升。另一种是APD(雪崩光电二极管)器件中常用的保护环工艺，在吸收区周边环状空间，通过注入离子调节电场，从而降低侧向漏电，该工艺同样存在工艺复杂和成本高昂的问题，而且在APD器件中的使用，还存在对光电流的影响。
发明内容
为解决上述技术问题，本发明设计了一种光电探测器结构的制备方法，能够在保证光电探测器高灵敏度的情况下，降低器件暗电流，且工艺简单，可以降低成本，提升良率。
本发明提供一种光电探测器结构的制备方法，所述光电探测器结构的制备方法包括：
给定一衬底，在所述衬底上形成第一欧姆接触层；
于所述第一欧姆接触层的表面形成绝缘层，并于所述绝缘层内形成开孔，所述开孔暴露出部分所述第一欧姆接触层的表面；
采用外延生长工艺于所述开孔内形成依次叠置的过渡层、吸收层和本征欧姆接触层，所述过渡层的厚度小于所述开孔的深度，且所述过渡层的侧壁及所述吸收层的侧壁均与所述开孔的侧壁相接触；
对所述本征欧姆接触层进行掺杂扩散，以形成掺杂的第二欧姆接触层。
在其中一个实施例中，所述第一欧姆接触层包括n型InP层；所述过渡层包括InGaAsP层；所述吸收层包括本征InGaAs层；所述本征欧姆接触层包括本征InGaAsP层。
在其中一个实施例中，所述第一欧姆接触层的厚度为1um～10um；所述第一欧姆接触层为掺杂欧姆接触层，所述第一欧姆接触层的掺杂类型为n型，所述第一欧姆接触层的掺杂浓度为5×1018cm-3～8×1018cm-3。
在其中一个实施例中，所述绝缘层包括SiOX层、SiNX层或SiOX和SiNX的叠层结构；所述绝缘层的厚度为0.1um～0.32um。
在其中一个实施例中，所述吸收层的厚度为0.1um～3um；所述吸收层为掺杂吸收层，所述吸收层的掺杂浓度小于2×1014cm-3。
在其中一个实施例中，采用所述外延生长工艺形成所述吸收层的过程中，设定的外延生长速率为0.1nm/s～0.3nm/s，设定的V/III比为8～15。
在其中一个实施例中，采用所述外延生长工艺形成所述吸收层的过程中，设定的反应源气体中TMIn：TMGa组分的摩尔比为0.57：0.43。
在其中一个实施例中，所述第二欧姆接触层的掺杂类型为p型，所述第二欧姆接触层包括p型InGaAsP层。
在其中一个实施例中，所述第二欧姆接触层的禁带宽度大于所述吸收层的禁带宽度，所述第二欧姆接触层的厚度为0.05um～0.2um；所述第二欧姆接触层为掺杂欧姆接触层，所述第二欧姆接触层的掺杂浓度大于5×1018cm-3。
在其中一个实施例中，采用外延生长工艺形成所述本征欧姆接触层之前还包括：于所述吸收层远离所述过渡层的表面形成本征窗口层；
对所述本征欧姆接触层进行掺杂扩散，以形成掺杂的第二欧姆接触层的同时还包括：对所述本征窗口层进行掺杂扩散，以形成掺杂的窗口层。
本发明的光电探测器结构的制备方法，于第一欧姆接触层的表面形成绝缘层，并于绝缘层内形成开孔，开孔暴露出部分第一欧姆接触层的表面，采用外延生长工艺获得依次叠置的过渡层、吸收层和本征欧姆接触层；其中，于开孔暴露出的第一欧姆接触层的表面形成过渡层，过渡层的厚度小于开孔的深度，且过渡层的侧壁及吸收层的侧壁均与开孔的侧壁相接触，即获得的是在绝缘层内壁生长出的过渡层和吸收层，则过渡层和吸收层的侧壁与绝缘层紧密接触，外延生长出的过渡层和吸收层的侧壁的平整度可达到原子级，可以显著减低器件暗电流，提高器件灵敏度，具有更高的可靠性，且过渡层和吸收层的外侧由绝缘层自然隔离便能起到降低侧壁漏电流的效果，即无需做复杂的套刻和刻蚀，工艺简单，良率高，成本低；并且，采用外延生长工艺时可快速且自然形成各层结构层，不需要复杂的套刻和刻蚀，即过渡层、吸收层和本征欧姆接触层不再是漏电通道，可以帮助消除漏电的发生，更进一步降低暗电流，提高光电探测器结构的灵敏度；并且，对本征欧姆接触层进行掺杂扩散，以形成掺杂的第二欧姆接触层，那么过渡层、吸收层和第二欧姆接触层都处于绝缘层上方，可以实现同侧电极，即光电探测器结构用于芯片中时，第一欧姆接触层和第二欧姆接触层作为正负电极都位于芯片的同一侧，所以本发明的制备方法获得的光电探测器结构具有更高的响应速度。
附图说明
图1是本发明一个实施例中光电探测器结构的制备方法的流程示意图；
图2是本发明一个实施例中光电探测器结构的制备方法中步骤S101所得结构的结构示意图；
图3是本发明一个实施例中光电探测器结构的制备方法中步骤S102所得结构的结构示意图；
图4是本发明一个实施例中光电探测器结构的制备方法中步骤S103中形成过渡层所得结构的结构示意图；
图5是本发明一个实施例中光电探测器结构的制备方法中步骤S103中形成吸收层和本征欧姆接触层所得结构的结构示意图；
图6是本发明一个实施例中光电探测器结构的制备方法中步骤S104所得结构的结构示意图；
图7是本发明另一个实施例中光电探测器结构的制备方法的流程示意图；
图8是本发明一个实施例中光电探测器结构的制备方法中步骤S702所得结构的结构示意图；
图9是本发明一个实施例中光电探测器结构的制备方法中步骤S703所得结构的结构示意图；
图10是本发明再一个实施例中光电探测器结构的制备方法的流程示意图；
图11是本发明一个实施例中光电探测器结构的制备方法中步骤S1007所得结构的结构示意图；
图12是本发明一个实施例中光电探测器结构的制备方法中步骤S1008所得结构的结构示意图；
图13是本发明一个实施例中光电探测器结构的制备方法中步骤S1009所得结构的结构示意图；
图14是本发明一个实施例中光电探测器结构的截面结构示意图；
图15是本发明另一个实施例中光电探测器结构的截面结构示意图；
图16是本发明再一个实施例中光电探测器结构的截面结构示意图。
附图标记说明：
1、衬底；2、缓冲层；3、第一欧姆接触层；4、绝缘层；41、开孔；5、过渡层；6、吸收层；7、窗口层；71、本征窗口层；8、本征欧姆接触层；9、第二欧姆接触层。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似改进，因此本发明不受下面公开的具体实施例的限制。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。
需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“上”、“下”、“左”、“右”以及类似的表述只是为了说明的目的，并不表示是唯一的实施方式。
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
光电探测器的暗电流，按照与器件尺寸的关系可以分为与周长相关的线暗电流和与面积相关的面暗电流，以及与尺寸无关的暗电流补偿。随着集成度的提高，光电探测器的尺寸在不断缩小，线暗电流在总暗电流的占比也在不断提高。实验数据表明，当器件总面积小于1mm2时，其线暗电流是面暗电流的25倍以上。线暗电流主要来源有侧壁漏电、介质膜漏电、划片漏电等，其中以侧壁漏电占主要部分。传统上，降低线暗电流的方式主要有两种，一种是局部隔离槽工艺，它通过刻蚀或者氧化工艺，在探测器吸收区周边形成一圈隔离槽，阻碍侧壁漏电，但是在尺寸日益缩小的集成电路工艺中，这种隔离槽工艺的制作难度和成本显著上升。另一种是APD(雪崩光电二极管)器件中常用的保护环工艺，在吸收区周边环状空间，通过注入离子调节电场，从而降低侧向漏电，该工艺同样存在工艺复杂和成本高昂的问题，而且在APD器件中的使用，还存在对光电流的影响。
综上所述，随着电路集成度的日益提高，与周长相关的线暗电流已经成为探测器暗电流的主要组成部分，制约着器件暗电流的降低和灵敏度的提高。传统降低线暗电流的技术方案主要有局部隔离槽工艺和保护环工艺，其对小尺寸高精度光刻和刻蚀精度的高要求，使得工艺难度和成本显著上升。因此，如何设计出一种新型的光电探测器和对应的光电探测器制备方法，从结构和制程上减小器件的暗电流，同时尽可能地降低与电场相关的线暗电流，保障器件的高灵敏度和可靠性，已成为本领域内的人员亟待解决的问题。
为解决上述技术问题，本发明设计了一种光电探测器结构制备方法及光电探测器结构，能够在保证光电探测器高灵敏度的情况下，降低器件暗电流，且工艺简单，可以降低成本，提升良率。
本发明提供一种光电探测器结构的制备方法，如图1所示，光电探测器结构的制备方法包括：
S101：给定一衬底1，在衬底1上形成第一欧姆接触层3；如图2所示；
S102：于第一欧姆接触层3的表面形成绝缘层4，并于绝缘层4内形成开孔41，开孔41暴露出部分第一欧姆接触层3的表面；如图3所示；
S103：采用外延生长工艺于开孔41内形成依次叠置的过渡层5、吸收层6和本征欧姆接触层8，过渡层5的厚度小于开孔41的深度，且过渡层5的侧壁及吸收层6的侧壁均与开孔41的侧壁相接触；形成过渡层5如图4所示；形成吸收层6和本征欧姆接触层8如图5所述；
S104：对本征欧姆接触层8进行掺杂扩散，以形成掺杂的第二欧姆接触层9，如图6所示。
本发明的光电探测器结构的制备方法，于第一欧姆接触层3的表面形成绝缘层4，绝缘层4内具有开孔41，开孔41暴露出部分第一欧姆接触层3的表面，采用外延生长工艺获得依次叠置的过渡层5、吸收层6、和本征欧姆接触层8；其中，于开孔暴露出的第一欧姆接触层3的表面形成过渡层5，过渡层5的厚度小于开孔41的深度，且过渡层5的侧壁及吸收层6的侧壁均与开孔41的侧壁相接触，即获得的是在绝缘层4内壁生长出的过渡层5和吸收层6，则过渡层5和吸收层6的侧壁与绝缘层4紧密接触，外延生长出的过渡层5和吸收层6的侧壁的平整度可达到原子级，可以显著减低器件暗电流，提高器件灵敏度，具有更高的可靠性，且过渡层5和吸收层6的外侧由绝缘层4自然隔离便能起到降低侧壁漏电流的效果，即无需做复杂的套刻和刻蚀，工艺简单，良率高，成本低；并且，采用外延生长工艺时可快速且自然形成各层结构层，不需要复杂的套刻和刻蚀，即过渡层5、吸收层6和本征欧姆接触层8不再是漏电通道，可以帮助消除漏电的发生，更进一步降低暗电流，提高光电探测器结构的灵敏度；并且，对本征欧姆接触层8进行掺杂扩散，以形成掺杂的第二欧姆接触层9，那么过渡层5、吸收层6和第二欧姆接触层9都处于绝缘层4上方，可以实现同侧电极，即光电探测器结构用于芯片中时，第一欧姆接触层3和第二欧姆接触层9作为正负电极都位于芯片的同一侧，所以本发明的制备方法获得的光电探测器结构具有更高的响应速度。
具体地，吸收层6的侧壁可以部分与开孔41的侧壁相接触，也可以全部与开孔41的侧壁相接触，即吸收层6远离过渡层5的表面可以高于绝缘层4远离第一欧姆接触层3的表面，也可以低于绝缘层4远离第一欧姆接触层3的表面，也可以与绝缘层4远离第一欧姆接触层3的表面相平齐。
本实施例中光电探测器结构为台面型结构；具体地，第一欧姆接触层3可以包括但不仅限于n型InP(磷化铟)层；过渡层5可以包括但不仅限于InGaAsP(磷砷化镓铟)层；吸收层6可以包括但不仅限于本征InGaAs(砷镓铟)层；绝缘层4可以包括但不仅限于SiOX(氧化硅)层或SiNX(氮化硅)层的单层结构，也可以为SiOX和SiNX的叠层结构；本征欧姆接触层8可以包括但不仅限于本征InGaAs层；本实施例中第一欧姆接触层3优选为n型InP层，本征欧姆接触层8优选为u型InGaAs层(本征InGaAs层)；具体可以采用Aixtron公司的MOCVD(金属有机化学气相沉积)机台进行制备，于MOCVD机台中通过第一次外延获得第一欧姆接触层3，后将此时获得的结构从机台中取出，然后通过镀膜、光刻与刻蚀，在第一欧姆接触层3的表面形成绝缘层4，再通过第二次外延获得过渡层5、吸收层6和本征欧姆接触层8，然后将此时获得的结构从MOCVD机台中取出后放入扩散炉中，采用p型重掺杂的方法对本征欧姆接触层8进行Zn扩散，以获得p型重掺杂的第二欧姆接触层9。进一步地，第一次外延获得第一欧姆接触层3时采用的MOCVD机台与第二次外延获得过渡层5、吸收层6和本征欧姆接触层8时采用的MOCVD机台不同，这是因为第一欧姆接触层3为n型重掺杂结构层，而第二欧姆接触层9为p型重掺杂结构层，在不同的MOCVD机台中制备第一欧姆接触层3和本征欧姆接触层8，以对掺杂结构层的影响降到最小，在后续对本征欧姆接触层8进行扩散掺杂时可以获得掺杂浓度较高的第二欧姆接触层9。
在一个实施例中，绝缘层可以为环状，绝缘层的环内径的尺寸包括但不仅限于5um～2000um；绝缘层的环外径的尺寸可以包括但不仅限于10um～2000um；具体地，绝缘层的环内径的尺寸可以是5um、100um、500um、1000um或2000um，也可以是其他位于5um～2000um之间的任意尺寸，不受此实施例所例举的尺寸限制；绝缘层的环外径的尺寸可以是10um、200um、500um、1000um或2000um，也可以是其他位于10um～2000um之间的任意尺寸，不受此实施例所例举的尺寸限制。
在一个实施例中，给定一衬底，在衬底上形成第一欧姆接触层3之前还包括采用一次外延生长方式于衬底表面形成缓冲层2的步骤；第一欧姆接触层3形成于缓冲层2远离衬底1的表面；具体地，第一欧姆接触层3形成于缓冲层2远离衬底1的表面也是通过一次外延生长方式，即通过一次外延生长方式依次形成缓冲层2和第一欧姆接触层3。
在一个实施例中，采用外延生长工艺于开孔内形成依次叠置的过渡层5、吸收层6和本征欧姆接触层8包括：
采用二次外延生长工艺于开孔暴露出的第一欧姆接触层3的表面形成过渡层5；
于过渡层5远离第一欧姆接触层3的表面形成吸收层6；
于吸收层6远离过渡层5的表面形成本征欧姆接触层8。
需要说明的是，二次外延生长工艺，是相对于通过一次外延生长方式依次形成缓冲层2和第一欧姆接触层3来说，形成依次叠置的过渡层5、吸收层6和本征欧姆接触层8采用的外延生长工艺为二次外延生长工艺。
即如图7所示，本发明的光电探测器结构的制备方法还可以包括如下步骤：
S701：给定一衬底1；
S702：于衬底1的表面形成缓冲层2；如图8所示；
S703：于缓冲层2远离衬底1的表面形成第一欧姆接触层3；如图9所示；
S704：于第一欧姆接触层3远离缓冲层2的表面形成绝缘层4，并于绝缘层4内形成开孔41，开孔41暴露出部分第一欧姆接触层3的表面；
S705：采用二次外延生长工艺于开孔暴露出的第一欧姆接触层3的表面形成过渡层5，过渡层5的厚度小于开孔41的深度，且过渡层5的侧壁及吸收层6的侧壁均与开孔41的侧壁相接触；
S706：于过渡层5远离第一欧姆接触层3的表面形成吸收层6；
S707：于吸收层6远离过渡层5的表面形成本征欧姆接触层8；
S708：对本征欧姆接触层8进行掺杂扩散，以形成掺杂的第二欧姆接触层9。
具体可以采用Aixtron公司的MOCVD机台进行制备，MOCVD机台的反应室压力设为5kPa，生长温度设为670℃，以H2为载气，使用TMIn(三甲基铟)、TMGa(三甲基镓)、TMAl(三甲基铝)、DeZn(二乙基锌)、SiH4(硅烷)、AsH3(砷烷)和PH3(磷烷)中的一种或多种为反应源气体，进行第一次外延，以(100)晶面的InP作为衬底1，于MOCVD机台中通过第一次外延依次生长出缓冲层2和第一欧姆接触层3，后将此时获得的结构从机台中取出，然后通过镀膜、光刻与刻蚀，在第一欧姆接触层3的表面形成绝缘层4；再通过第二次外延获得过渡层5、吸收层6和本征欧姆接触层8，然后将此时获得的结构从MOCVD机台中取出后放入扩散炉中，采用p型重掺杂的方法对本征欧姆接触层8进行Zn扩散，以获得p型重掺杂的第二欧姆接触层9；具体地，衬底1可以包括但不仅限于InP衬底1；缓冲层2可以包括但不仅限于n型InP层；第一欧姆接触层3可以包括但不仅限于n型InP层；本实施例中缓冲层2优选为n型InP层；第一欧姆接触层3优选为n型InP层，在第一次外延获得缓冲层2和第一欧姆接触层3时和第二次外延获得过渡层5、吸收层6和本征欧姆接触层8时采用的MOCVD机台不同，同样也是因为缓冲层2和第一欧姆接触层3均为n型重掺杂结构层，本征欧姆接触层8为p型重掺杂结构层，在不同的MOCVD机台中制备，以对掺杂结构层的影响降到最小，有利于生长出本征浓度低的吸收层6，在后续对本征欧姆接触层8进行扩散掺杂时可以获得掺杂浓度较高的第二欧姆接触层9。
在一些示例中，制备过程中，于衬底1的表面形成缓冲层2，使用的反应源气体为TMIn和PH3；于缓冲层2远离衬底1的表面形成第一欧姆接触层3，使用的反应源气体为TMIn、TMGa、AsH3和PH3；于开孔暴露出的第一欧姆接触层3的表面形成过渡层5，使用的反应源气体为TMIn、TMGa、AsH3和PH3；于过渡层5远离第一欧姆接触层3的表面形成吸收层6，使用的反应源气体为TMIn、TMGa和AsH3；于吸收层6远离过渡层5的表面形成本征欧姆接触层8，使用的反应源气体为TMIn、TMGa、AsH3和PH3。
在一个实施例中，采用外延生长工艺形成吸收层6的过程中，设定的反应源气体中TMIn：TMGa组分的摩尔比为0.57：0.43。
在一个实施例中，采用外延生长工艺形成吸收层6的过程中，设定的外延生长速率为0.1nm/s～0.3nm/s，具体可以设定生长速率为0.1nm/s、0.15nm/s、0.2nm/s、0.25nm/s或0.3nm/s，需要说明的是，生长速率也可以是其他位于0.1nm/s～0.3nm/s之间的任意速率，不受此实施例所例举的速率限制。
在一个实施例中，采用外延生长工艺形成吸收层6的过程中，设定的V/III比(五/三比)可以是8～15之间，譬如，若吸收层6为本征InGaAs层，则As的反应源与InGa的反应源的比在8～15之间，具体V/III比可以是8、9、10、11、12、13、14或15，需要说明的是，V/III比也可以是其他位于8～15之间的任意比值，不受此实施例所例举的比值限制。
在一个实施例中，于吸收层6远离过渡层5的表面形成本征欧姆接触层8之前，还包括：于吸收层6远离过渡层5的表面形成本征窗口层71；本征欧姆接触层8形成于本征窗口层71远离吸收层6的表面。
对本征欧姆接触层8进行掺杂扩散，以形成掺杂的第二欧姆接触层9的同时还包括：对本征窗口层71进行掺杂扩散，以形成掺杂的窗口层7。
即如图10所示，本发明的光电探测器结构的制备方法还可以包括如下步骤：
S1001：给定一衬底1；
S1002：于衬底1的表面形成缓冲层2；参阅图8；
S1003：于缓冲层2远离衬底1的表面形成第一欧姆接触层3；参阅图9；
S1004：于第一欧姆接触层3远离缓冲层2的表面形成绝缘层4，并于绝缘层4内形成开孔41，开孔41暴露出部分第一欧姆接触层3的表面；
S1005：采用二次外延生长工艺于开孔暴露出的第一欧姆接触层3的表面形成过渡层5，过渡层5的厚度小于开孔41的深度，且过渡层5的侧壁及吸收层6的侧壁均与开孔41的侧壁相接触；
S1006：于过渡层5远离第一欧姆接触层3的表面形成吸收层6；
S1007：于吸收层6远离过渡层5的表面形成本征窗口层71，如图11所示；
S1008：于本征窗口层71远离吸收层6的表面形成本征欧姆接触层8，如图12所示；
S1009：对本征窗口层71进行掺杂扩散，以形成掺杂的窗口层7；对本征欧姆接触层8进行掺杂扩散，以形成掺杂的第二欧姆接触层9，如图13所示。
其中，过渡层5可以用于过渡缓冲层2与吸收层6之间的能带差；吸收层6可以用于吸收光子并将光子转换成电子；窗口层7可以用于形成吸收层6上方的窗口，窗口层7的能带宽度大于吸收层6，并对吸收光透明。
一个实施例中，仍然是采用Aixtron公司的MOCVD机台，MOCVD机台的反应室压力设为5kPa，生长温度设为670℃，以(100)晶面的InP作为衬底1，于MOCVD机台中通过第一次外延依次生长出缓冲层2和第一欧姆接触层3，后将此时获得的结构从机台中取出，然后通过镀膜、光刻与刻蚀，在第一欧姆接触层3的表面形成绝缘层4；再在另一台MOCVD机台中通过第二次外延获得过渡层5、吸收层6、本征窗口层71和本征欧姆接触层8，然后将此时获得的结构从MOCVD机台中取出后放入扩散炉中，采用p型重掺杂的方法对本征窗口层71和本征欧姆接触层8进行Zn扩散，以获得p型重掺杂的窗口层7和第二欧姆接触层9；具体地，窗口层7可以包括但不仅限于p型InP层，于吸收层6远离过渡层5的表面形成本征窗口层71时，使用的反应源气体为TMIn和PH3；进一步地，可以通过n型扩散方法对缓冲层2和第一欧姆接触层3进行重掺杂，以获得具有n型重掺杂结构的缓冲层2和第一欧姆接触层3；获得缓冲层2和第一欧姆接触层3时采用的MOCVD机台和获得过渡层5、吸收层6、本征窗口层71和本征欧姆接触层8时采用的MOCVD机台不同，是因为缓冲层2和第一欧姆接触层3均为n型重掺杂结构层，而窗口层7和本征欧姆接触层8均为p型重掺杂结构层，在不同的MOCVD机台中制备不同结构，有利于生长出本征浓度低的吸收层6，且有利于后续进入扩散炉后可以获得掺杂浓度较高的窗口层7和第二欧姆接触层9。
在一个实施例中，吸收层6的侧壁可以部分与开孔41的侧壁相接触，也可以全部与开孔41的侧壁相接触，即吸收层6远离过渡层5的表面可以高于绝缘层4远离第一欧姆接触层3的表面，也可以低于绝缘层4远离第一欧姆接触层3的表面，也可以与绝缘层4远离第一欧姆接触层3的表面相平齐。
在一个实施例中，窗口层7的侧壁及第二欧姆接触层9的侧壁均可以与开孔41的侧壁相接触；具体地，窗口层7的侧壁可以部分与开孔41的侧壁相接触，也可以全部与开孔41的侧壁相接触；第二欧姆接触层9的侧壁可以部分与开孔41的侧壁相接触，也可以全部与开孔41的侧壁相接触。
在一个实施例中，缓冲层2的掺杂浓度可以包括但不仅限于0.5×1018cm-3～10×1018cm-3，具体可以是0.5×1018cm-3、1×1018cm-3、2×1018cm-3、3×1018cm-3、4×1018cm-3、5×1018cm-3、6×1018cm-3、7×1018cm-3、8×1018cm-3、9×1018cm-3或10×1018cm-3，需要说明的是，缓冲层2的掺杂浓度也可以是其他位于0.5×1018cm-3～10×1018cm-3之间的任意浓度，不受此实施例所例举的厚度限制。
在一个实施例中，第一欧姆接触层3的掺杂类型可以为N型；第一欧姆接触层3的掺杂浓度可以包括但不仅限于5×1018cm-3～8×1018cm-3，具体可以是5×1018cm-3、5.5×1018cm-3、6×1018cm-3、6.5×1018cm-3、7×1018cm-3、7.5×1018cm-3或8×1018cm-3，需要说明的是，第一欧姆接触层3的掺杂浓度也可以是其他位于5×1018cm-3～8×1018cm-3之间的任意浓度，不受此实施例所例举的厚度限制。
在一个实施例中，过渡层5的掺杂浓度可以包括但不仅限于0.5×1016cm-3～5×1016cm-3，具体可以是0.5×1016cm-3、1×1016cm-3、1.5×1016cm-3、2×1016cm-3、2.5×1016cm-3、3×1016cm-3、3.5×1016cm-3、4×1016cm-3、4.5×1016cm-3或5×1016cm-3，需要说明的是，过渡层5的掺杂浓度也可以是其他位于0.5×1016cm-3～5×1016cm-3之间的任意浓度，不受此实施例所例举的厚度限制。
在一个实施例中，吸收层6为掺杂吸收层，吸收层6的掺杂浓度可以小于2×1014cm-3。
在一个实施例中，窗口层7的掺杂浓度可以包括但不仅限于1×1018cm-3～2×1018cm-3，具体可以是1×1018cm-3、1.1×1018cm-3、1.2×1018cm-3、1.3×1018cm-3、1.4×1018cm-3、1.5×1018cm-3、1.6×1018cm-3、1.7×1018cm-3、1.8×1018cm-3、1.9×1018cm-3或2×1018cm-3，需要说明的是，窗口层7的掺杂浓度也可以是其他位于1×1018cm-3～2×1018cm-3之间的任意浓度，不受此实施例所例举的厚度限制。
在一个实施例中，第二欧姆接触层9的禁带宽度大于吸收层的禁带宽度。
在一个实施例中，第二欧姆接触层9的掺杂浓度可以大于5×1018cm-3，即第二欧姆接触层9的掺杂浓度可以是任意大于5×1018cm-3的浓度。
在一个实施例中，衬底1的厚度范围可以在300um～800um之间，具体可以是300um、400um、500um、600um、700um或800um，需要说明的是，衬底1的厚度也可以是其他位于300um～800um之间的任意厚度，不受此实施例所例举的厚度限制；缓冲层2的厚度范围可以在1um～10um之间，具体可以是1um、3um、5um、6um、7um、8um、9um或10um，需要说明的是，缓冲层2的厚度也可以是其他位于1um～10um之间的任意厚度，不受此实施例所例举的厚度限制；第一欧姆接触层3的厚度范围可以在1um～10um之间，具体可以是1um、3um、5um、6um、7um、8um、9um或10um；需要说明的是，第一欧姆接触层3的厚度也可以是其他位于1um～10um之间的任意厚度，不受此实施例所例举的厚度限制；绝缘层4的厚度范围可以在0.1um～0.32um之间，具体可以是0.1um、0.12um、0.15um、0.18um、0.2um、0.25um、0.3um或0.32um，需要说明的是，绝缘层4的厚度也可以是其他位于0.1um～0.32um之间的任意厚度，不受此实施例所例举的厚度限制；过渡层5的厚度范围可以在0.5um～5um之间，具体可以是0.5um、1um、1.5um、2um、2.5um、3um、3.5um、4um、4.5um或5um，需要说明的是，过渡层5的厚度也可以是其他位于0.5um～5um之间的任意厚度，不受此实施例所例举的厚度限制；吸收层6的厚度范围可以在0.1um～3um之间，具体可以是0.1um、0.2um、0.3um、0.4um、0.5um、1um、1.5um、2um、2.5um或3um，需要说明的是，吸收层6的厚度也可以是其他位于0.1um～3um之间的任意厚度，不受此实施例所例举的厚度限制；窗口层7的厚度范围可以在0.01um～5um之间，具体可以是0.01um、0.05um、0.1um、0.5um、1um、2um、3um或5um，需要说明的是，窗口层7的厚度也可以是其他位于0.01um～5um之间的任意厚度，不受此实施例所例举的厚度限制；第二欧姆接触层9的厚度范围可以在0.05um～0.2um之间，具体可以是0.05um、0.08um、0.1um、0.12um、0.15um或0.2um，需要说明的是，第二欧姆接触层9的厚度也可以是其他位于0.05um～0.2um之间的任意厚度，不受此实施例所例举的厚度限制。
在一个示例中，衬底1的材料的波长为915nm～930nm；具体地，衬底1的材料的波长可以为915nm、920nm、925nm或930nm；需要说明的是，衬底1的材料的波长也可以是其他位于915nm～930nm之间的任意波长，不受此实施例所例举的波长限制。
在一个示例中，则缓冲层2的材料的波长为915nm～930nm；具体地，缓冲层2的材料的波长可以为915nm、920nm、925nm或930nm；需要说明的是，缓冲层2的材料的波长也可以是其他位于915nm～930nm之间的任意波长，不受此实施例所例举的波长限制。
在一个示例中，则第一欧姆接触层3的材料的波长为915nm～930nm；具体地，第一欧姆接触层3的材料的波长可以为915nm、920nm、925nm或930nm；需要说明的是，第一欧姆接触层3的材料的波长也可以是其他位于915nm～930nm之间的任意波长，不受此实施例所例举的波长限制。
在一个示例中，则过渡层5的材料的波长为1000nm～1500nm；具体地，过渡层5的材料的波长可以为1000nm、1100nm、1200nm、1300nm、1400nm或1500nm；需要说明的是，过渡层5的材料的波长也可以是其他位于1000nm～1500nm之间的任意波长，不受此实施例所例举的波长限制。
在一个示例中，则吸收层6的材料的波长为1650nm～1700nm；具体地，吸收层6的材料的波长可以为1650nm、1660nm、1670nm、1680nm、1690nm或1700nm；需要说明的是，吸收层6的材料的波长也可以是其他位于1650nm～1700nm之间的任意波长，不受此实施例所例举的波长限制。
在一个示例中，则窗口层7的材料的波长为915nm～930nm；具体地，窗口层7的材料的波长可以为915nm、920nm、925nm或930nm；需要说明的是，窗口层7的材料的波长也可以是其他位于915nm～930nm之间的任意波长，不受此实施例所例举的波长限制。
在一个示例中，则第二欧姆接触层9的材料的波长为1650nm～1700nm；具体地，第二欧姆接触层9的材料的波长可以为1650nm、1660nm、1670nm、1680nm、1690nm或1700nm；需要说明的是，第二欧姆接触层9的材料的波长也可以是其他位于1650nm～1700nm之间的任意波长，不受此实施例所例举的波长限制。
在一个实施例中，在获得本发明的光电探测器结构之后，还可以对光电探测器结构进行常规的镀膜、减薄等芯片工艺，形成光电探测器结构芯片。
基于同样的发明构思，本发明还提供一种光电探测器结构，光电探测器结构采用上述的光电探测器结构的制备方法制备而成，光电探测器结构的制备方法参考图1至图13及实施例的文字描述，此处不做赘述。
光电探测器结构的截面结构示意图如图14所示，光电探测器结构包括第一欧姆接触层3、绝缘层4、过渡层5、吸收层6和第二欧姆接触层9；过渡层5位于第一欧姆接触层3的表面；吸收层6位于过渡层5远离第一欧姆接触层3的表面；绝缘层4位于第一欧姆接触层3的表面，绝缘层4具有开孔(图14中未示出)，开孔暴露出部分第一欧姆接触层的表面，过渡层的厚度小于开孔的深度，且过渡层5的侧壁及吸收层6的侧壁均与开孔的侧壁相接触；第二欧姆接触层9位于吸收层6远离过渡层5的表面。
本发明的光电探测器结构，通过过渡层5过渡能带差；通过吸收层6吸收光子并将光子转换成电子；绝缘层4具有开孔，过渡层5的侧壁及吸收层6的侧壁均与开孔的侧壁相接触，则过渡层5和吸收层6的侧壁与绝缘层4紧密接触，外延生长出的过渡层5和吸收层6的侧壁的平整度可达到原子级，可以显著减低器件暗电流，提高器件灵敏度，具有更高的可靠性，且过渡层5和吸收层6的外侧由绝缘层4自然隔离便能起到降低侧壁漏电流的效果，因此能够在保证光电探测器高灵敏度的情况下，降低器件暗电流，提高灵敏度；且过渡层5、吸收层6和第二欧姆接触层9都处于绝缘层4上方，可以实现同侧电极，即第一欧姆接触层3和第二欧姆接触层9作为正负电极都位于器件结构的同一侧，所以本发明的光电探测器结构具有更高的响应速度。
本实施例中光电探测器结构为台面型结构，图14所示为光电探测器结构的截面结构示意图，具体地，第一欧姆接触层3可以包括但不仅限于n型InP层；过渡层5可以包括但不仅限于InGaAsP层；吸收层6可以包括但不仅限于本征InGaAs层；绝缘层4可以包括但不仅限于SiOX层或SiNX层的单层结构，也可以为包括但不仅限于SiOX和SiNX的叠层结构；第二欧姆接触层9可以包括但不仅限于p型InGaAs层。
在一个实施例中，绝缘层可以为环状，绝缘层的环内径的尺寸包括但不仅限于5um～2000um；绝缘层的环外径的尺寸可以包括但不仅限于10um～2000um；具体地，绝缘层的环内径的尺寸可以是5um、100um、500um、1000um或2000um，也可以是其他位于5um～2000um之间的任意尺寸，不受此实施例所例举的尺寸限制；绝缘层的环外径的尺寸可以是10um、200um、500um、1000um或2000um，也可以是其他位于10um～2000um之间的任意尺寸，不受此实施例所例举的尺寸限制。
在一个实施例中，如图15所示，光电探测器结构还包括衬底1和缓冲层2，缓冲层2位于衬底1的表面；第一欧姆接触层3位于缓冲层2远离衬底1的表面。具体地，衬底1可以包括但不仅限于InP衬底1；缓冲层2可以包括但不仅限于n型InP层。
在一个实施例中，如图16所示，光电探测器结构还包括窗口层7，窗口层7位于吸收层6和第二欧姆接触层9之间，与吸收层6和第二欧姆接触层9相接触。具体地，窗口层7可以包括但不仅限于p型InP层。过渡层5可以用于过渡缓冲层2与吸收层6之间的能带差；吸收层6可以用于吸收光子并将光子转换成电子；窗口层7可以用于形成吸收层6上方的窗口，窗口层7的能带宽度大于吸收层6，并对吸收光透明。
在一个实施例中，吸收层6的侧壁可以部分与开孔41的侧壁相接触，也可以全部与开孔41的侧壁相接触，即吸收层6远离过渡层5的表面可以高于绝缘层4远离第一欧姆接触层3的表面，也可以低于绝缘层4远离第一欧姆接触层3的表面，也可以与绝缘层4远离第一欧姆接触层3的表面相平齐。窗口层7的侧壁及第二欧姆接触层9的侧壁均可以与开孔41的侧壁相接触；具体地，窗口层7的侧壁可以部分与开孔41的侧壁相接触，也可以全部与开孔41的侧壁相接触；第二欧姆接触层9的侧壁可以部分与开孔41的侧壁相接触，也可以全部与开孔41的侧壁相接触。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种光电探测器结构的制备方法，其特征在于，所述光电探测器结构的制备方法包括：
给定一衬底，在所述衬底上形成第一欧姆接触层；
于所述第一欧姆接触层的表面形成绝缘层，并于所述绝缘层内形成开孔，所述开孔暴露出部分所述第一欧姆接触层的表面；
采用外延生长工艺于所述开孔内形成依次叠置的过渡层、吸收层和本征欧姆接触层，所述过渡层的厚度小于所述开孔的深度，且所述过渡层的侧壁及所述吸收层的侧壁均与所述开孔的侧壁相接触；
对所述本征欧姆接触层进行掺杂扩散，以形成掺杂的第二欧姆接触层。
2.根据权利要求1所述的光电探测器结构的制备方法，其特征在于，所述第一欧姆接触层包括n型InP层；所述过渡层包括InGaAsP层；所述吸收层包括本征InGaAs层；所述本征欧姆接触层包括本征InGaAsP层。
3.根据权利要求1所述的光电探测器结构的制备方法，其特征在于，所述第一欧姆接触层的厚度为1um～10um；所述第一欧姆接触层为掺杂欧姆接触层，所述第一欧姆接触层的掺杂类型为n型，所述第一欧姆接触层的掺杂浓度为5×1018cm-3～8×1018cm-3。
4.根据权利要求1所述的光电探测器结构的制备方法，其特征在于，所述绝缘层包括SiOX层、SiNX层或SiOX和SiNX的叠层结构；所述绝缘层的厚度为0.1um～0.32um。
5.根据权利要求1所述的光电探测器结构的制备方法，其特征在于，所述吸收层的厚度为0.1um～3um；所述吸收层为掺杂吸收层，所述吸收层的掺杂浓度小于2×1014cm-3。
6.根据权利要求5所述的光电探测器结构的制备方法，其特征在于，采用所述外延生长工艺形成所述吸收层的过程中，设定的外延生长速率为0.1nm/s～0.3nm/s，设定的V/III比为8～15。
7.根据权利要求5所述的光电探测器结构的制备方法，其特征在于，采用所述外延生长工艺形成所述吸收层的过程中，设定的反应源气体中TMIn：TMGa组分的摩尔比为0.57：0.43。
8.根据权利要求1所述的光电探测器结构的制备方法，其特征在于，所述第二欧姆接触层的掺杂类型为p型，所述第二欧姆接触层包括p型InGaAsP层。
9.根据权利要求1所述的光电探测器结构的制备方法，其特征在于，所述第二欧姆接触层的禁带宽度大于所述吸收层的禁带宽度，所述第二欧姆接触层的厚度为0.05um～0.2um；所述第二欧姆接触层为掺杂欧姆接触层，所述第二欧姆接触层的掺杂浓度大于5×1018cm-3。
10.根据权利要求1至9中任一项所述的光电探测器结构的制备方法，其特征在于，采用外延生长工艺形成所述本征欧姆接触层之前还包括：
于所述吸收层远离所述过渡层的表面形成本征窗口层；
对所述本征欧姆接触层进行掺杂扩散，以形成掺杂的第二欧姆接触层的同时，还包括：
对所述本征窗口层进行掺杂扩散，以形成掺杂的窗口层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210910685.8A CN115274926B (zh) | 2022-07-29 | 2022-07-29 | 光电探测器结构的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210910685.8A CN115274926B (zh) | 2022-07-29 | 2022-07-29 | 光电探测器结构的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115274926A CN115274926A (zh) | 2022-11-01 |
| CN115274926B true CN115274926B (zh) | 2024-04-05 |
Family
ID=83748079
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210910685.8A Active CN115274926B (zh) | 2022-07-29 | 2022-07-29 | 光电探测器结构的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115274926B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116914001B (zh) * | 2023-09-13 | 2023-12-08 | 苏州晶歌半导体有限公司 | 红外探测器及其制作方法 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05343731A (ja) * | 1992-06-04 | 1993-12-24 | Sony Corp | 受光素子 |
| US5991487A (en) * | 1996-09-20 | 1999-11-23 | Nec Corporation | Silicon-based semiconductor photodetector with an improved thin optical waveguide layer |
| CN101527308A (zh) * | 2009-04-10 | 2009-09-09 | 中国科学院上海技术物理研究所 | 一种平面结构铟镓砷阵列红外探测器 |
| CN101661970A (zh) * | 2009-06-29 | 2010-03-03 | 石家庄开发区麦特达微电子技术开发应用总公司光电分公司 | 准平面高速双色铟镓砷光电探测器及其制造方法 |
| KR20100078210A (ko) * | 2008-12-30 | 2010-07-08 | 주식회사 동부하이텍 | 이미지 센서 및 이의 제조 방법 |
| CN104733577A (zh) * | 2015-03-30 | 2015-06-24 | 映瑞光电科技(上海)有限公司 | 垂直结构led芯片及其制造方法 |
| CN105097964A (zh) * | 2015-07-21 | 2015-11-25 | 中国电子科技集团公司第三十八研究所 | 一种有源区高斯掺杂型pπn紫外探测器 |
| CN205944122U (zh) * | 2016-07-18 | 2017-02-08 | 苏州北鹏光电科技有限公司 | 低暗电流pin探测器 |
| CN110047956A (zh) * | 2019-04-25 | 2019-07-23 | 南京大学 | 具有挡光层的非等平面AlGaN基肖特基型紫外探测器及其制备方法 |
| CN113644165A (zh) * | 2021-08-11 | 2021-11-12 | 全磊光电股份有限公司 | 一种低暗电流高灵敏度光电探测器结构及其制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10872987B2 (en) * | 2015-12-10 | 2020-12-22 | California Institute Of Technology | Enhanced quantum efficiency barrier infrared detectors |
-
2022
- 2022-07-29 CN CN202210910685.8A patent/CN115274926B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05343731A (ja) * | 1992-06-04 | 1993-12-24 | Sony Corp | 受光素子 |
| US5991487A (en) * | 1996-09-20 | 1999-11-23 | Nec Corporation | Silicon-based semiconductor photodetector with an improved thin optical waveguide layer |
| KR20100078210A (ko) * | 2008-12-30 | 2010-07-08 | 주식회사 동부하이텍 | 이미지 센서 및 이의 제조 방법 |
| CN101527308A (zh) * | 2009-04-10 | 2009-09-09 | 中国科学院上海技术物理研究所 | 一种平面结构铟镓砷阵列红外探测器 |
| CN101661970A (zh) * | 2009-06-29 | 2010-03-03 | 石家庄开发区麦特达微电子技术开发应用总公司光电分公司 | 准平面高速双色铟镓砷光电探测器及其制造方法 |
| CN104733577A (zh) * | 2015-03-30 | 2015-06-24 | 映瑞光电科技(上海)有限公司 | 垂直结构led芯片及其制造方法 |
| CN105097964A (zh) * | 2015-07-21 | 2015-11-25 | 中国电子科技集团公司第三十八研究所 | 一种有源区高斯掺杂型pπn紫外探测器 |
| CN205944122U (zh) * | 2016-07-18 | 2017-02-08 | 苏州北鹏光电科技有限公司 | 低暗电流pin探测器 |
| CN110047956A (zh) * | 2019-04-25 | 2019-07-23 | 南京大学 | 具有挡光层的非等平面AlGaN基肖特基型紫外探测器及其制备方法 |
| CN113644165A (zh) * | 2021-08-11 | 2021-11-12 | 全磊光电股份有限公司 | 一种低暗电流高灵敏度光电探测器结构及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115274926A (zh) | 2022-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108573989B (zh) | 硅基雪崩光电探测器阵列及其制作方法 | |
| US4992386A (en) | Method of manufacturing a semiconductor light detector | |
| TW202114240A (zh) | 光偵測器 | |
| CN108987499B (zh) | 太阳能电池中的相对掺杂物浓度水平 | |
| JPH10163515A (ja) | フォトディテクタおよびその製造方法 | |
| CN113299770A (zh) | 一种选择性接触区域掩埋型太阳能电池及其背面接触结构 | |
| CN115274926B (zh) | 光电探测器结构的制备方法 | |
| US4794439A (en) | Rear entry photodiode with three contacts | |
| US11695087B2 (en) | Back contact structure and selective contact region buried solar cell comprising the same | |
| US20090032896A1 (en) | Optical semiconductor device | |
| CN113299771A (zh) | 一种选择性接触区域掩埋型太阳能电池及其背面接触结构 | |
| CN113299769A (zh) | 一种选择性接触区域掩埋型太阳能电池及其背面接触结构 | |
| US20050101073A1 (en) | Photo diodes having a conductive plug contact to a buried layer and methods of manufacturing the same | |
| CN112786731A (zh) | 双色红外探测器及其制作方法 | |
| US8999744B2 (en) | Avalanche photodiodes and methods of fabricating the same | |
| JP4765211B2 (ja) | ｐｉｎ型受光素子 | |
| CN113644165B (zh) | 一种低暗电流高灵敏度光电探测器结构及其制造方法 | |
| CN100433341C (zh) | 半导体光接收器件 | |
| CN214898461U (zh) | 背面接触结构、太阳能电池、电池组件和光伏系统 | |
| CN214898462U (zh) | 背面接触结构、太阳能电池、电池组件和光伏系统 | |
| US20040259287A1 (en) | Semiconductor light receiving device and method of fabricating the same | |
| CN113437179A (zh) | 一种太阳能电池及其制备方法 | |
| US6787818B2 (en) | Diffused junction photodetector and fabrication technique | |
| KR20090062483A (ko) | 광 감지 소자 및 그 형성 방법 | |
| CN114566557B (zh) | 雪崩光电探测器及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |