CN115242248A - Δ-σ调制器的自校准电路、对应设备和方法 - Google Patents

Abstract

本公开的各实施例涉及Δ‑Σ调制器的自校准电路、对应设备和方法。一种Δ‑Σ调制器包括：量化器；信号传播路径，包括被耦合在输入节点与量化器之间的多个级联积分器；以及反馈网络，包括多个数模转换器。在校准操作模式下，反馈网络的多个数模转换器中的第一数模转换器接收包括周期性交替数字序列的信号，第一数模转换器被耦合到多个级联积分器中的第一积分器，多个级联积分器中除第一积分器之外的积分器在增益操作模式下操作，Δ‑Σ调制器基于包括周期性交替数字序列的信号来在量化器的输出处生成数字测试信号，并且校准电路系统基于数字测试信号和参考数字字来生成校准信号。

Description

Δ-Σ调制器的自校准电路、对应设备和方法

技术领域

本说明书涉及自校准电路。

比如，一个或多个实施例可以应用于连续时间Δ-Σ调制器。

背景技术

内在抗混叠滤波器、噪声低和功耗降低促成了连续时间Δ-Σ调制器(CTDSM)在过去二十年中的普及。

文献中针对各种应用报告了多种设计示例，证明了此类高性能ADC的多功能性。

与CTDSM有关的问题可能在于它们可能利用有源RC积分器、性能相对较低的量化器和电阻调节式或电流调节式数模转换器(DAC)来实现。事实上，RC积分器受过程变化的影响，并且使用它们几乎总是牵涉到校准。校准可以主要在最终测试操作期间作用于积分器的反馈电容实现，对于每个单独设备，这可能需要几秒钟的时间。

为了解决这些问题，已经提出从表示RC网络的副本的辅助电路推断RC时间常数。这种电路可能远离调制器环路滤波器，这使得整个校准过程对与芯片的制造相关联的变量中的梯度敏感。此外，未在调制器的环路中执行的校准可能不太准确。

面积问题也有可能出现，鉴于面积约束，辅助电路系统可能不会表示RC网络的准确副本，这会对构成校准基础的测量产生不利影响。

发明内容

一个或多个实施例可以涉及一种设备。Δ-Σ调制器可以是这种设备的示例。

一个或多个实施例可以涉及一种方法。

在一个或多个实施例中，诸如CTDSM之类的调制器可以进入测试模式(与操作配置相反)，这有助于在提供对Δ-Σ系数的有效校准时直接测量环路滤波器参数。

响应于进入测试模式：

调制器被设置为开环模式，除了第一积分器之外的所有积分器都配置为增益级，并且在这种条件下生成传达修整中牵涉到的信息的方形波形，

该波形的平均值与存储在寄存器集合中的预期值进行比较，修整值基于由比较产生的差异来计算，并且一旦完成了校准，进入操作模式(闭环配置)。

在一个或多个实施例中，此类操作中涉及的电路系统包括数字链和能够被配置为增益级的模拟积分器。

作为优点，一个或多个实施例有助于实现精度的提高和校准时间的减少。

此外，根据实施例的修整过程可以提供对把与系数和电压参考相关联的可能变化考虑在内的环路滤波器参数的直接测量。

一个或多个实施例有助于实现结果的期望精度，该结果重新使用或重新配置已经存在于调制器芯片上的硬件，其中添加了用于实现逐次逼近寄存器(SAR)搜索算法的简单数字状态机。

在实施例中，一种设备包括Δ-Σ调制器，该Δ-Σ调制器具有输入节点；量化器；信号传播路径，包括被耦合在输入节点与量化器之间的多个级联积分器；以及反馈网络，包括多个数模转换器。在量化操作模式下，反馈网络的多个数模转换器中的每个数模转换器被耦合在量化器的输出与多个级联积分器的相应积分器之间；Δ-Σ调制器基于在输入节点处接收的模拟输入信号来在量化器的输出处生成数字信号。在校准操作模式下，校准电路系统被耦合到量化器的输出。反馈网络的多个数模转换器中的第一数模转换器接收包括周期性交替数字序列的信号，第一数模转换器被耦合到多个级联积分器中的第一积分器。多个级联积分器中除第一积分器之外的积分器在增益操作模式下操作。Δ-Σ调制器基于包括周期性交替数字序列的信号来在量化器的输出处生成数字测试信号，并且校准电路系统基于数字测试信号和参考数字字来生成积分器校准信号。

在实施例中，一种系统包括传感器；Δ-Σ调制器，被耦合到传感器，该Δ-Σ调制器具有量化器；信号传播路径，包括被耦合在传感器与量化器之间的多个级联积分器；以及反馈网络，包括多个数模转换器，其中在量化操作模式下，反馈网络的多个数模转换器中的每个数模转换器被耦合在量化器的输出与多个级联积分器的相应积分器之间；并且Δ-Σ调制器基于从传感器接收的模拟输入信号来在量化器的输出处生成数字信号；以及校准电路系统，被耦合到量化器的输出，其中在校准操作模式下，反馈网络的多个数模转换器中的第一数模转换器接收包括周期性交替数字序列的信号，第一数模转换器被耦合到多个级联积分器中的第一积分器；多个级联积分器中除第一积分器之外的积分器在增益操作模式下操作；Δ-Σ调制器基于包括周期性交替数字序列的信号来在量化器的输出处生成数字测试信号；并且校准电路系统基于数字测试信号和参考数字字来生成积分器校准信号。

在实施例中，一种方法包括：在校准操作模式下操作具有校准电路系统的Δ-Σ调制器，从而生成积分器校准信号；基于积分器校准信号来校准Δ-Σ调制器；在量化操作模式下操作经校准的Δ-Σ调制器，其中Δ-Σ调制器包括输入节点；量化器；信号传播路径，包括被耦合在输入节点与量化器之间的多个级联积分器；以及反馈网络，包括多个数模转换器，在量化操作模式下，校准电路系统被耦合到量化器的输出；反馈网络的多个数模转换器中的第一数模转换器接收包括周期性交替数字序列的信号，第一数模转换器被耦合到多个级联积分器中的第一积分器；多个级联积分器中除第一积分器之外的积分器在增益操作模式下操作；Δ-Σ调制器基于包括周期性交替数字序列的信号来在量化器的输出处生成数字测试信号；并且校准电路系统基于数字测试信号和参考数字字来生成积分器校准信号，并且在量化操作模式下，反馈网络的多个数模转换器中的每个数模转换器都被耦合在量化器与多个级联积分器的相应积分器之间；并且Δ-Σ调制器基于在输入节点处接收的模拟输入信号来在量化器的输出处生成数字信号。

在实施例中，一种非暂态计算机可读介质的内容将具有校准电路系统的Δ-Σ调制器配置为执行一种方法，该方法包括：在校准操作模式下操作Δ-Σ调制器，从而生成积分器校准信号；基于积分器校准信号来校准Δ-Σ调制器；并且在量化操作模式下操作经校准的Δ-Σ调制器，其中Δ-Σ调制器包括输入节点；量化器；信号传播路径，包括被耦合在输入节点与量化器之间的多个级联积分器；以及反馈网络，包括多个数模转换器，在量化操作模式下，校准电路系统被耦合到量化器的输出；反馈网络的多个数模转换器中的第一数模转换器接收包括周期性交替数字序列的信号，第一数模转换器被耦合到多个级联积分器中的第一积分器；多个级联积分器中除第一积分器之外的积分器在增益操作模式下操作；Δ-Σ调制器基于包括周期性交替数字序列的信号来在量化器的输出处生成数字测试信号；并且校准电路系统基于数字测试信号和参考数字字来生成积分器校准信号，并且在量化操作模式下，反馈网络的多个数模转换器中的每个数模转换器都被耦合在量化器与多个级联积分器的相应积分器之间；并且Δ-Σ调制器基于在输入节点处接收的模拟输入信号来在量化器的输出处生成数字信号。

附图说明

现在，参考附图仅通过示例描述一个或多个实施例，其中

图1是传统Δ-Σ转换器(DSM)的一般框图。

图2A是如图1所示的离散时间(DT)转换器的示例性实现的框图。

图2B是如图1所示的连续时间(CT)转换器的示例性实现的框图。

图3A是理想的全差分量化器的框图。

图3B再现了3位理想量化器的输入输出特性。

图4A是单端开关电容器(SC)积分器的电路图。

图4B是单端连续时间(CT)积分器的电路图。

图4C是可能出现在图4A和图4B的积分器中的信号的可能时间行为的示例性时间图。

图5是具有可修整反馈电容的有源RC积分器的电路图。

图6A是适用于RC时间常数测量的单稳态电路的电路图。

图6B是图6A的电路的时序图。

图7是图2B的电路(调制器)的测试模式配置的示例。

图8是图7的测试模式电路的时序图。

图9是将积分器转换为增益级的各种示例模式的示例。

图10是可能出现在图7的电路中的信号的可能时间行为的示例性时间图。

图11是用于偏移消除的数字信号处理器(DSP)链的示例性实现的框图。

图12是可能出现在如图11所示的DSP电路中的信号的可能时间行为的示例性时间图。

图13图示了在图11的数字信号处理器电路系统中可能引入抖动以提高系统分辨率。

图14是突出显示了第一积分器偏移和相关斩波的在开环条件下配置的Δ-Σ调制器的框图。

图15是可能出现在图14的电路中的信号的可能时间行为的示例性时间图。

图16是可以在本说明书的实施例的框架内使用的逐次逼近寄存器(SAR)架构中的电路(调制器)的测试模式配置的示例。

图17是根据实施例的包括具有校准的Δ-Σ转换器的系统的功能框图。

具体实施方式

在以下描述中，给出了各种具体细节以提供对本说明书的各种示例性实施例的透彻理解。实施例可以在没有一个或几个具体细节的情况下或使用其他方法、部件、材料等来实现。在其他实例中，未对众所周知的结构、材料或操作进行详细示出或描述，以免混淆各个方面的实施例。在整个说明书中对“一个实施例”或“一实施例”的引用意味着结合该实施例所描述的特定特征、结构或特性包括在至少一个实施例中。因此，在整个说明书的各个地方可能出现的短语“在一个实施例中”或“在一实施例中”不一定都是指相同的实施例。更进一步地，特定特征、结构或特性可以在一个或多个实施例中以任何合适方式组合。

本文中所提供的标题/参考仅是为了方便，因此没有解释实施例的保护程度或范围。

此外，在整个描述中：

附图中相同的部件或元件将使用相同的附图标记表示，并且不再对每幅图重复相关描述，

为了简单起见，相同的名称(比如，V_IN或D_OUT)可以用来是指某个信号和可能存在这种信号的电路节点/元件，

“加法器节点”将以两个或更多个信号相加在一起的电路节点的形式表示：如本领域技术人员所知，这样的节点可以“带符号”，即，某个信号与从组合中减去的一个或多个带负号的其他信号相加的节点。换句话说，将节点指定/图示为加法器节点并不意味着在该节点处添加的信号添加有相同的符号。

Δ-Σ调制器(DSM)表示一类众所周知的模数转换器(ADC)，它们使用相对简单的硬件将过采样方法与量化噪声整形技术进行组合，以实现高分辨率转换(16位或更高位)。

图1中的方案示出了Δ-Σ调制器(DSM)10的一般结构，包括：

环路滤波器(LF)12，其特征在于分别与输入信号路径和反馈路径相关联的两个不同的传递函数H₁和H₂，

量化器(模数转换器或A/D转换器)14，通过(以本领域技术人员本身已知的方式生成的)周期为T_S的时钟控制信号进行时钟控制，以及

反馈数模转换器或D/A转换器16。

一般而言，依据用于实现环路滤波器12的技术，DSM可以分为两种类型。

如果环路滤波器12使用开关电容器(SC)电路系统，则调制器被称为离散时间Δ-Σ调制器(DTDSM)系列。

如果环路滤波器12使用连续时间(CT)电路，则调制器被称为连续时间Δ-Σ调制器(CTDSM)。

这两种方法都存在优点和缺点，一般而言，所设想的使用环境决定了针对特定应用而采用的选项。

这些基本概念否则对于本领域技术人员而言是众所周知的，这使得本文中没有必要提供DTDSM与CTDSM之间的完整比较。

在图2A(对于离散时间环路滤波器DT-LF)和图2B(对于连续时间环路滤波器CT-LF)的框图中呈现了对于当前描述而言感兴趣的某些差异。

在这两个图中，图示了使用积分器级联反馈(CIFB)拓扑结构实现的二阶调制器。

积分器121、122(为了简单起见示出了两个，但在某些实施例中可以提供三个或更多个积分器)由标记为z^-1/1–z^-1或1/s的块表示。

数模转换器(DAC)反馈网络16使用参考电压V_REFDAC，而几个系数C₁，C₂(对于图2A的开关电容器或SC情况)和k₁，k₂(对于图2B的连续时间或CT情况)表示定义反馈传递函数H₂(z)或H₂(s)的环路的反馈系数。

为了简单起见，假设输入传递函数(H₁(z),H₁(s))的系数为一。

模数转换器或量化器14在参考电压为V_REFADC和多个位N_BIT的情况下以采样频率FS＝1/TS(其与对DT解决方案中的环路滤波器LF进行时钟控制的频率相同)工作。

如图3A所示，模数转换器或量化器14被委托将模拟输入信号V_IN转换为与比例VIN/VREFADC)成比例的数字输出代码。

比如，量化位的数目可以在1到4或5的范围内，并且在多位量化器的情况下，关联的输入-输出特性可能基本为图3B中所报告的情况(对于3位的情况，完全差分量化器)。应当指出，y轴上的输出数字在图3B中表达为分数，以指示其与比例VIN/VREFADC的关系。

反馈DAC网络16将量化器数字输出转换为模拟数量，该模拟数量使得调制器环路能够闭合。执行该操作，该操作调整反馈系数C₁，C₂(对于开关电容器或SC情况)和k₁，k₂(对于连续时间或CT情况)，它们表示反馈信号的增益项，这些增益项的计算基于期望噪声传递函数(NTF)的实现。

具体地，开关电容器或SC调制器使用电容反馈DAC布置16，该电容反馈DAC布置16在每个采样周期向环路中提供电荷注入，该电荷注入的值取决于转换器的数字输出代码。由于该电荷通常集成在有源开关电容器或SC积分器的反馈电容上，所以通常根据电容比例定义系数C₁，C₂。

在连续时间或CT调制器的情况下，电流转向DAC或电阻DAC使用分布在整个采样周期上(对于不归零或NRZ DAC)或分布在该采样周期的一小部分(对于归零或RTZ DAC)的电流产生相同代码相关电荷注入。

对于连续时间或CT途径，系数将与诸如电阻、电容和采样频率之类的参数有关。

如图2A和图2B所示的电压V_REFDAC可以表示在反馈网络16中的反馈DAC 131、132中用于生成适当反馈信号的(模拟)数量。

取决于DAC 131、132、……的实现(如所指出的，可能存在两个以上的积分器，因此可能存在两个以上的反馈DAC)，该数量可以在SC情况下直接在电容DAC中进行采样，或用于在CT情况下在反馈电阻DAC中生成电流，或还与电阻配对使用以生成电流参考I_REFDAC，该电流参考I_REFDAC为电流调节式DAC(在CT情况下)提供偏置信号。

这种情形在图4A和图4B的两个电路中得到了例示，为了简单起见以单端版本呈现(在两个图中，DW表示要转换为模拟的数字字)。

图4A表示传统开关电容器积分器，包括“可修整”电容C_DAC(其表示图2A的反馈DAC)，该“可修整”电容C_DAC被配置为在阶段F₁(其是采样周期的前半部分)期间对参考电压V_REFDAC进行采样，以及在阶段F₂(其是采样周期的后半部分)期间在运算跨导放大器(OTA)100的虚拟接地上共享电荷V_REFDAC·C_DAC。

该电路在一个采样周期后的输出电压变化可以计算如下：

并且图4C的第二图示出了可能相关时间行为。

图2A的图中的系数C₁、C₂可以计算如下：

其中C_DAC1，C_INT1，C_DAC2和C_INT2分别表示第一积分器和第二积分器的DAC电容和反馈电容。

图4B结合连续时间(CT)调制器图示了被称为有源RC积分器的架构，这是实现模拟CT积分器的常用解决方案。

在该示例中，可修整电阻R_DAC表示图2B中连续时间电路的反馈DAC，该连续时间电路的电流V_REFDAC/R_DAC在采样周期内产生输出电压变化，该输出电压变化计算如下：

图4C的第三图示出了可能相关时间行为。

对于该解决方案，图2B的相应框方案的系数可以确定如下：

其中R_DAC1，C_INT1，R_DAC2和C_INT2分别表示第一积分器和第二积分器的DAC电阻和反馈电容。

综上所述，参数V_REFADC和V_REFDAC在定义离散时间或DT(SC)情况(H₂(z))和连续时间或CT情况(H₂(s))的反馈传递函数时发挥相似作用。

相反，对于这两种情况，积分器121、122、......的系数的表达非常不同：对于开关电容器或SC方法，等式2表明系数取决于电容比例，该电容比例可以在大多数情况下是个准确的过程参数。

相反，等式4中描述的连续时间或CT系数表明对诸如采样频率和RC时间常数之类的参数的依赖性，这些参数通常会受到过程偏差的影响。

两种架构之间的这种差异可能会成为使用连续时间或CT调制器的主要缺点，基于大规模工业生产过程中固有牵涉到偏差并且对环路系数的相关“传播”影响的范围可以从信号量化噪声比(SQNR)退化到调制器的不稳定性。

为解决这种情形而提出的一种技术包括修整积分器121、122、……中的系数，该修整可以在等式4的三个参数的基础上来执行。

应当指出，在各种情形下改变模数转换器(ADC)14的采样频率F_S以调整环路系数可能远非容易，并且电阻项延伸到反馈DAC 16的阵列上。

一种可能的解决方案在于，将连续时间(CT)积分器的反馈电容“拆分”为较小电容C_INT0，C_INT1，…，C_INTn的可修整阵列，如图5所示。

在该解决方案中，期望数目的电容可以连接到积分器，比如，通过向关联的数字寄存器提供适当的校准字连接到积分器。

否则，应当指出，由于仅根据积分器时间常数的电容项试图(完全)恢复过程偏差，所以校准动态的大小设计包括：把到在定义噪声传递函数(NTF)时牵涉到的所有参数的最大过程偏差考虑在内。

与这种可能的解决方案相关的一个问题在于，在这种校准过程中，每个设备中的电容都会被修整，这牵涉到对每个样品的过程参数进行准确测量。

因此，牵涉到一种专用电路系统，并且通常预期会增加测试时间。

与传的统解决方案相比较，一个或多个实施例可能有助于提供一种用于以更快的方式修整调制器系数的技术，使用更简单的电路系统，并且实现更为准确的校准结果。

为测量时间常数而提出的一种方法是构建一种单稳态电路，该单稳态电路在不稳定条件下的时间间隔取决于RC乘积。

这种电路的一种可能实现如图6A所示。

在图6A中，附图标记200表示运算跨导放大器(OTA)200，该OTA 200的一个输入被耦合到第一参考电压V_REF1而其输出驱动MOSFET晶体管202的控制节点(本文中为栅极)，该MOSFET晶体管具有通过其中的电流路径(本文中为源极-漏极)，该电流路径在节点A处经由电阻器R被耦合到电源电压V_DD。

节点A处的电压作为V_INn施加到OTA 200的另一输入。通过MOSFET晶体管202的电流路径在节点B(其中MOSFET晶体管202位于节点A和B之间)处被耦合到比较器204的(非反相)输入，以向其提供电压V_COMP以与第二参考电压V_REF2进行比较，并且向其D节点被耦合到接地的触发器206提供置位信号SET。

触发器206由TRIGGER信号进行时钟控制并且其Q节点被耦合到电子开关208(比如，MOSFET晶体管)的控制节点(本文中为栅极)，该电子开关208具有通过其中的电流路径(本文中源极-漏极)，该电流路径与电容器C并联布置，MOSFET晶体管208和电容器C的并联连接布置在节点B与接地之间。

图6B是可能出现在图6A的电路中的信号的可能时间行为相对于共同时间(横坐标)标度的示例性时间图。

假设电路处于稳定条件，触发器(FF)206的输出为V_DD，并且电容C被放电(电流I₀＝(V_DD-V_REF1)/R流入开关208，该开关208短路以使节点B(V_COMP)接地)。

因此，比较器SET的输出处于逻辑状态0。当触发器206的CK输入端子上呈现触发上升沿时，其输出降至0，并且节点B的电压(V_COMP)开始随着线性定律增长，例如：

一旦节点B处的V_COMP电位达到值V_REF2，比较器204的输出就将其逻辑状态从0切换到1，从而在Q＝V_DD的情况下置位触发器并且对电容C进行放电。

因此，不稳定条件下的时间间隔可以计算如下：

已知V_DD，V_REF1和V_REF2的值，并且测量触发器输出为0的时间间隔的长度，就可以得知与芯片的特定过程“角落”相关联的时间常数RC。

该信息与本地时钟信号的测量一起有助于为每个测试样本找出校准值，该校准值适于有助于恢复等式4的理想调制器系数。

可以执行二分搜索来执行对最佳校准的搜索。

尽管具有明显的有效性，但这种技术并不能免除各种缺点。

首先，对时间间隔的测量和执行关联的二分搜索牵涉到使用测试装备：因为必须从芯片中提取单稳态信号并与测试装备接口，所以相关过程本质上会很慢。

如前述所讨论的微修整过程无法涵盖由V_REFADC和V_REFDAC引起的关于反馈传递函数的误差。

事实上，由于主要误差是专用缓冲器中的偏移和片上带隙基准的残余校准误差，所以V_REFDAC信号的情形相对易于管理。

对于参数V_REFADC，情形可能更糟：比如，在其中使用闪存转换器实现量化器14的调制器中，关于参考电压的误差可能与V_REFDAC信号所引用的误差相似。

在大量位(5个位或6个位)的情况下，闪存转换器并不表示有效选项，并且可以考虑更为复杂的架构，诸如逐次逼近ADC转换器(简称SAR)。

在这种情况下，期望SAR性能与为量化器指定的性能有关(受限于该性能)。此外，预计牵涉到DAC电容的数目最少(通常基于DAC顶部采样)的简单SAR架构以及电容非常低(通常在fF范围内)的电容模块。

在这些条件下，DAC的寄生电容和比较器的栅极电容最终可能会在定义SAR中的最低有效位(LSB)时发挥重要作用，因此，在定义等效V_REFADC电压参考时发挥重要作用，这可能会受到非理想因素的影响。

因此，调制器系数的适当修整可能牵涉到把与寄生电容的过程变化相关联的LSB误差考虑在内。

附加地，如前述所讨论的修整过程并非基于对调制器参数的直接测量：它牵涉到从辅助电路外推RC时间常数，如本说明的介绍部分已经讨论过的，该辅助电路可以位于远离调制器环路滤波器的位置处。这使得整个校准过程对与芯片的制造相关联的几乎所有过程梯度都很敏感。

更进一步地，对于中频应用(F_S～100kHz÷1MHz)，诸如在其中特别期望低功耗的MEMS传感器领域中，反馈DAC电阻的典型值在几十MΩ的范围内，而积分器电容的数量级为几十pF。这些数量级使得创建用于单稳态电路内的积分器的RC网络的副本不切实际，在于关于半导体面积的成本在大多数情况下并不能被接受。这表明采用甚至更小的副本，这可能导致所测量的参数与用于校准的参数之间不匹配的其他可能原因。

在一个或多个实施例中，这些问题可以通过提供调制器系数的全片上自校准来解决，该全片上自校准可以利用转换器的硬件来直接测量环路滤波器系数偏差，并且能够把与V_REFADC和V_REFDAC电压基准的扩展有关的可能误差考虑在内。

一个或多个实施例可以牵涉到沿着图7所示的线在测试模式下配置基本如图2B所示的CTDSM。

为此，如图7所示的图2B的调制器可以被视为使与第二积分器122相关联的DAC(D/A₁)132的输入为零(所谓“打开”来自量化器14的输出的反馈)并且在与第一积分器121相关联的DAC(D/A₂)131的输入上强加周期性数字序列DS，例如，周期为4T_S并且图案为-N，-N，+N，+N，该周期性数字序列DS在值N/2的第一单个样本之后开始(其中N是定义的数字代码，其选项将在后面进行讨论，并且包括在0与

之间)。

数字序列DS可以经由为了简单起见而未示出的生成器以本领域技术人员已知的任何方式生成。

在图8中的时序图的顶部上报告相关波形。

一般而言，对于具有值为R_UNIT的DAC元件的N_BIT全差分电阻DAC(具有

个正电平和

个负电平)，注入积分器121的电流如下：

其中N的范围从0到

该电流被积分到第一积分器C_INT1的反馈电容上，该第一积分器C_INT1在节点y₁(t)上生成三角形波形，该三角形波形也在图8中报告，其峰值如下：

从这个波形中，可以选取从值N/2而非N开始反馈DAC的输入序列，而等式6为参数N的选取定义了一些准则：高到足以在第一积分器121的输出处生成不可忽略的信号y₁(t)但小到足以避免级在每个可能过程实现时饱和。

因此，禁用与第二积分器122(以及在阶数≥3的调制器的情况下的所有其他DAC)相关联的反馈DAC 122(D/A₁)，因此将它与环路滤波器断开连接，从而将其输入值设为0，而第二积分器122(以及在阶数≥3的调制器的情况下的所有其他积分器)被重新配置为增益级(为了简单起见，在该示例中，可以假设单一增益)。

执行该操作有不同的方式。

这在图9中示出，其中示出了将CT积分器转换为增益G2的可能性，该CT积分器围绕运算跨导放大器(OTA)300要么通过以下方式构建(例如，如图顶部所示)：

使用电阻R_GAIN替换反馈电容C_INT，在第一种情况下(图中左下)，要么通过以下方式构建：

使用电容C_GAIN替换输入电阻R_INT，在第二种情况下(图中右下)。

虽然为了简单起见未在图中图示，但是如图2B中所例示的CTDSM中的积分器中的任一积分器(比如，本文中所考虑的示例性情况中的积分器122)都有助于在测试模式操作时能够通过其中包括以下各项转换为增益级：

反馈电阻R_GAIN，已经关联了开关电路系统，该开关电路系统被配置为在测试模式操作期间连接电阻R_GAIN代替反馈电容C_INT，或

输入电容C_GAIN，已经关联了开关电路系统，该开关电路系统被配置为在测试模式操作期间连接电容C_GAIN代替输入电阻R_INT。

通过转换器132(D/A₁)使反馈路径断开连接并且使用具有增益G₂的(例如，单一)增益级替换第二积分器122使得第一积分器的输出y₁(t)照旧携载到量化器14的输入。

随之而来的模数转换为D_OUT生成了带交替符号的数字脉冲序列，如图8所示。

每个样本的幅度可以计算如下：

其中“轮”运算表示量化器所操作的量化。

应当指出，该表达式把定义(用于积分器电路的)反馈传递函数时所牵涉到的(所有)变量考虑在内。

因此，这些样本收集充分校准调制器系数时所牵涉到的信息。

理论上，可以使用在该测试模式下产生的数据开发基于某种搜索算法的校准过程。

事实上，每个输出样本的“理想”值可以从等式7中出现的每个参数的理想值开始计算，或使用一些SPICE(具有集成电路重点的模拟程序)模拟器在典型条件下进行模拟。

所测量的序列与所计算或模拟的序列的偏差返回可以应用于环路系数的校正，以恢复参数的扩展并且拟合期望噪声传递函数(NTF)。

深入分析表明，如本文中所讨论的简单测量对于各种校准过程可能并不完全令人满意。

例如，原始形式的输出序列可能会受到模拟级的偏移的影响，这可能会降低测量的准确性。

更进一步地，使用量化器14的量化电平对信息进行编码，因此测量的灵敏度可能被电路的低分辨率所抵消。

解决这两个方面有助于为几乎所有通用校准过程提供令人满意的结果。

可以首先考虑第二积分器122的偏移的唯一影响来研究这种情形(在图7中所提出的测试模式期间，它被转换为具有增益G2的增益级)。

应当指出，本文中所报告的关于级中的偏移和量化器的偏移14的结论适用于除第一积分器(即，积分器121)之外的所有积分器(如所指出的，环路滤波器12中可以包括两个以上的积分器)。

对于第二积分器122的偏移，可以假设(为了简单起见并且易于理解)单一增益和被称为V_OFS2的偏移输入参考源。该偏移产生信号y₂(t)的移位，如图10所示，该移位结果是量化器的不对称输出，如图10所示。

忽略第一样本，所生成的数字序列呈现两个不同的值，这两个不同的值可以计算如下：

有利地，这两个值可以用于实现偏移消除，在于偏移在两个样本中以相反符号存在。

因此，形式的理想移动平均操作：

将产生序列D_AVG，而没有任何偏移贡献因子。

图11图示了在DSP链18中实现该操作的简单方式，该DSP链18在181处使用信号F_MOD调制来自量化器14的信号D_OUT(为此以本领域技术人员已知的任何方式生成的周期为2T_S的方波，例如，经由为了简单起见而未示出的方波生成器)，并且将移动平均滤波器182应用于经调制的信号D_MOD。

在这种(理想)情况下，滤波器182中的移动平均将能够产生输出信号D_AVG，而没有任何偏移贡献因子(参见图12)。

因为在量化器14的输入处，期望有用信息与具有所需精度的低分辨率量化器无法解决的信号中的偏移混合在一起，所以与量化过程相关联的等式8的“轮”运算在系统性能中发挥重要作用。

这可能会对偏移消除过程产生不利影响，更一般地，会影响整个测试模式的准确性。

可以通过对量化器14应用抖动来提高如本文中所讨论的架构的分辨率。

如图13所示，调制器的抖动dith(t)源141在测试模式期间保持开启：该源当前已经可用作本文中讨论的那种转换器的设计特征，这使得无需提供具体附加描述。

在静态输入信号的情况下，抖动dith(t)(具有可能有利地为LSB的一半的幅度)使得量化器14的输出在相邻代码之间切换：这种情形很可能发生在热噪声贡献因子单独无法产生任何输出变化的时候。

所得信号可变性有助于通过应用减少噪声带宽的数字滤波提高系统分辨率：针对偏移消除而引入的移动平均在这种情况下也表示一种可能的滤波策略。

在这种情形下，由于平均的数目定义了从滤波器182输出的信号D_AVG的最终准确性(如根据用于校准如图5所示的积分器系数的分辨率所指定的)，所以数目可以选择为大于二。

一般而言，作为一般规律，平均的数目每翻一番，可以预期LSB的一半的分辨率增益。

如果期望，则可以引入更为复杂的数字输入图案来增加模拟信号的可变性。应当指出，数字滤波器可以通过对数字信号处理(DSP)链中使用的抽取滤波器的专用重新配置来实现，该DSP链通常与这种模数转换器相关联。

采用这种方法，提高分辨率会损害系统带宽，并且期望信号将位于频谱的较低部分。

从这个观点来看，对来自量化器14的输出执行调制的块181可能发挥重要作用，在于它的作用是对期望信号进行基带转换和以采样频率的一半对偏移进行调制：在该位置中，偏移音调会被与移动平均传递函数相关联的零点(其有利地通过偶数个平均值进行选取)抵消。

如本文中所讨论的电路中要处理的另一非理想情况是第一积分器的偏移。

在如本文中所讨论的一种方法中，该级不像其他积分器那样被转换为简单放大器(增益级)，而是保留其原始功能。在测试模式下，该积分器以开环方式工作，如果不对其输入偏移进行管理，则该输入偏移可能会导致该级出现非期望饱和。

如图14中的20所示意性表示的，在第一积分器的运算放大器中引入斩波可以有效抵消这种影响。

该级定义了整个转换器的噪声和偏移性能，并且斩波通常已经作为设计特征提供，而无需额外硬件(并且无需对该已知特征进行详细描述)。

斩波器20对第一积分器偏移(在图14中命名为V_OFS1)的影响如图15所示，其中为了简单起见，来自DAC D/A₂的信号已被置零。

信号F_CHOP是具有零均值(零平均值)的方波，可以选取该方波的频率，通过示例，等于F_S。

如图15所示，该斩波频率的选项会在每个采样瞬间在输出上产生空信号，从而通过量化(完全)消除非期望非理想性。

如本文中所讨论的测试模式方法有助于实现影响Δ-Σ调制器的过程变化的准确数字表示。

该信息包含在信号D_AVG中，并且可以用于实现适当系数校准。

依据期望精度，可以提供简单的一次性校准或更为复杂的搜索算法。

图16是“完全片上”校准的示例，其中DSP电路系统18被配置为接收比如经由专用数字寄存器提供的目标数字字D_TGT(比如，从SPICE模拟计算/提取)。如图16所示，DSP电路系统18可以被配置为在比较节点183(本文中被例示为带符号的加法器)中将目标数字字D_TGT与调制器的输出D_AVG(带入测试模式)进行比较。

根据比较结果，DSP电路系统中的专用状态机184(比如，使用SAR算法)可以控制改变第一积分器的反馈电容的数目的变量C_TRIM。

该修整动作可以以本领域技术人员已知的多种不同方式(例如，使用结合图5所示的技术)执行。

否则，应当指出，一个或多个实施例没有具体涉及如何(以本身已知的方式)执行这种修整动作。

一个或多个实施例主要涉及以可靠和简单的方式产生变量，诸如C_TRIM。因此，一个或多个实施例可以相对于具体解决方案在很大程度上是“透明的”，该具体解决方案可以用于根据诸如C_TRIM之类的变量实现修整动作。

比如，该操作可以重复若干次，这取决于控制字C_TRIM的位的数目，而状态机F_SM的工作频率把DSP链18中使用的移动平均滤波器182的稳定时间考虑在内。

比如，当搜索完成时，调制器可以被设置为其标准闭环配置，并且数字字DW被提供给(所有)环路滤波器12的可修整积分器以及用于写入电路/设备的片上(比如，ROM)。

如所指出的，虽然为了简单起见已经讨论了具有两个积分器121、122和两个反馈ADC 131、132的实现，但是一个或多个实施例可以包括具有关联的反馈DAC的多于两个(n≥2)的积分器。

在这种情况下，在测试模式期间，第一积分器121将再次被驱动，如先前所讨论的，而所有其他积分器将被重新配置为增益级，其中关联的反馈DAC“置零”(也就是说，相应反馈路径“打开”)，与本文中通过示例所讨论的示例性双积分器情况中的积分器122和DAC132的情况一样。

简而言之，本文中所说明的电路10包括输入节点V_IN，该输入节点V_IN被配置为接收模拟输入信号；以及量化器电路(A/D)14，该量化器电路(A/D)14具有输出节点D_OUT。

量化器电路可操作以在输出节点D_OUT处提供由输入节点V_IN处的模拟输入信号的模数转换产生的数字信号。

如所图示的，电路10包括在从输入节点V_IN到量化器电路14的信号传播路径中级联的多个(两个或更多个)积分器电路，诸如121、122，并且级联中的第一积分器电路121具有被耦合到输入节点V_IN以从其接收模拟输入信号的输入。

提供反馈网络16，该反馈网络16对输出节点D_OUT处的数字信号敏感并且包括多个(两个或更多个)数模转换器131、132，每个数模转换器被耦合到相应积分器电路121、122。模拟转换器131、132被配置为将经由诸如k₁和k₂之类的系数加权的数字输出信号D_OUT的模拟转换副本注入到相应积分器电路121、122的输入中。

如所图示的，电路10还包括比较器电路183，该比较器电路183被配置为接收比较信号D_AVG，该比较信号D_AVG是在电路10的输出节点处提供的数字信号D_OUT的函数。比较信号旨在与目标数字字D_TGT进行比较，并且(比如，在带符号的加法器节点处)产生指示比较结果的差异信号。

电路10被配置为(比如，经由电阻器R_GAIN或电容器C_GAIN)被切换到测试模式。

在测试模式期间，被耦合到第一积分器电路121的数模转换器131被配置为接收周期性交替数字序列DS代替数字输出信号D_OUT的加权模拟转换副本。

在测试模式期间，级联到第一积分器电路121的积分器电路122被重新配置为增益级(参见，比如，积分器电路122的G₂)，其中与该增益级耦合的数模转换器(本文中为132)被禁用。

这样，就中断了将数字输出信号D_OUT的加权模拟转换副本输入到相应积分器电路122中，并且比较器电路18(比如，经由如在184处例示的SAR过程)根据所述差异信号(183)产生积分器电路121、122(中的至少一个积分器电路)的数字校准信号C_TRIM。

有利地，被耦合到第一积分器电路121的数模转换器D/A₂可以被配置为接收具有图案-N、-N、+N、+N的周期性交替数字序列DS，该图案可选地在值N/2的第一单个样本后开始。

有利地，量化器电路14可在采样周期T_S操作。被耦合到第一积分器电路121的数模转换器D/A₁可以被配置为接收周期性交替数字序列DS，其中值-N或+N中的每个值维持等于采样周期T_S的时间。

有利地，比较器电路系统18可以包括调制器181，该调制器181被配置为通过利用方波信号F_MOD调制在输出节点处提供的数字信号D_OUT来产生调制信号D_MOD；以及移动平均滤波器181，向该移动平均滤波器供应经调制的信号D_MOD的。移动平均滤波器被配置为产生比较信号D_AVG，用于与目标数字字D_TGT进行比较，该比较信号D_AVG对经调制的信号D_MOD应用移动平均滤波。

有利地，调制器181可以被配置为产生经调制的信号D_MOD，该经调制的信号D_MOD使用周期是量化器电路14的采样周期T_S两倍的方波信号F_MOD在输出节点处调制数字信号D_OUT。

有利地，比较器电路系统18可以包括状态机184，该状态机184被配置为根据差异信号183产生数字校准信号C_TRIM以改变(至少)第一积分器电路121中的操作参数。

有利地，可以提供被耦合到量化器电路14的抖动源(比如，参见图13中的141)。

有利地，第一积分器电路121可以包括斩波放大器(比如，参见图14中的F_CHOP)。

如本文中所说明的诸如连续时间Δ-Σ调制器(CTDSM)之类的设备可以包括如先前所讨论的电路10，其中比较器电路系统18与积分器电路121、122、反馈网络16、131、132和量化器电路14一起集成到单个集成设备中来(比如，经由框184所例示的SAR过程)产生积分器电路121、122(中的至少一个积分器电路)的数字校准信号CTRIM。

操作这种电路或系统的方法可以包括：将电路切换到如先前所讨论的测试模式。

在这种测试模式期间，校准或比较器电路系统18根据差异信号183产生积分器电路121、122(中的至少一个积分器电路)的数字校准信号CTRIM。

因此，对一个或多个积分器电路的校准可以根据差异信号来执行。

在校准之后，可以恢复电路10的正常操作，其中所有积分器电路121、122恢复到积分器操作，级联中的第一积分器电路121从输入节点V_IN接收模拟输入信号。

随着电路10的正常操作恢复，反馈网络16中的数模转换器131、132再次将经由如k₁和k₂之类的系数加权的数字输出信号D_OUT的模拟转换副本注入到相应积分器电路121、122的输入中。

图17是可以应用所描述的实施例的类型的电子设备或系统1700的实施例的功能框图。系统1700包括一个或多个处理核心或电路1702。处理核心1702可以包括例如一个或多个处理器、状态机、微处理器、可编程逻辑电路、分立电路系统、逻辑门、寄存器等，以及它们的各种组合。处理核心1702可以控制系统1700的整体操作、系统1700对应用程序的执行等。

系统1700包括一个或多个存储器1704，诸如一个或多个易失性存储器和一个或多个NVM，该一个或多个存储器1704可以存储例如与对系统1700的控制、应用和系统1700所执行的操作等有关的全部或部分指令和数据。

系统1700可以包括一个或多个接口1750(例如，无线通信接口、有线通信接口、控制器接口等)和其他功能电路1760，这些功能电路可以包括天线、电源、控制器、电机等，以及主总线系统1770。主总线系统1770可以包括被耦合到系统100的各种部件的一个或多个数据、地址、电源和/或控制总线。系统100还可以包括附加总线系统，诸如将处理器1702中的一个或多个处理器1702耦合到存储器1704中的一个或多个存储器1704的专用总线系统。

系统1700包括一个或多个传感器1706，诸如图像传感器、音频传感器、加速度计、压力传感器、温度传感器、编码器或其他位置传感器等，以及它们的各种组合，它们可以提供传感器数据以供例如在处理器上执行的应用、控制设备操作的控制器(例如，控制电机的电机控制器)等，以及它们的各种组合使用。

如所图示的，系统1700包括模数转换器1780，该模数转换器1780可以用于将模拟数据(诸如由传感器1706中的一个或多个传感器1706生成的模拟数据)转换为数字数据(诸如数字数据样本)，该数字数据然后可以由系统的各种应用使用。如所图示的模数转换器包括Δ-Σ调制器1710和校准电路系统1718。例如，图16的Δ-Σ调制器10和校准电路系统18可以用于图17的模数转换器1780的实施例。

图17的系统1700的实施例可以包括比所图示的部件更多的部件，可以包括比图示的部件更少的部件，可以组合所图示的部件或拆分所图示的部件，以及它们的各种组合。例如，代替具有传感器1706和单独的模数转换器1780，可以修改一个或多个传感器1706以包括模数转换器1780。系统1700可以包括片上系统(SoC)、被耦合在一起的分立芯片等，或它们的各种组合。

在没有背离保护程度的情况下，细节和实施例可以相对于本文中仅通过示例公开的内容而变化。

一种电路(10)可以概括为包括被配置为接收模拟输入信号的输入节点(V_IN)，一种量化器电路(A/D，14)具有输出节点(D_OUT)，该量化器电路(A/D，14)可操作以在输出节点(D_OUT)处提供由输入节点(V_IN)处的模拟输入信号的模数转换产生的数字信号，多个积分器电路(1/s；121、122)在从输入节点(V_IN)到量化器电路(A/D，14)的信号传播路径中级联，级联中的第一积分器电路(121)具有输入，该输入被耦合到输入节点(V_IN)，以从中接收模拟输入信号，反馈网络(16)对输出节点(D_OUT)处的数字信号敏感，该反馈网络包括多个数模转换器(131、132；D/A₁、D/A₂)，该多个数模转换器各自被耦合到从输入节点(V_IN)到量化器电路(A/D，14)的信号传播路径中的相应积分器电路(1/s；121、122)，并且被配置为将所述数字输出信号(D_OUT)的加权(k₁，k₂)模拟转换副本注入到相应积分器电路(1/s；121、122)的输入中，比较器电路系统(18)被配置为接收比较信号(D_AVG)，该比较信号(D_AVG)是在所述输出节点处提供的数字信号(D_OUT)的函数，用于与目标数字字(D_TGT)进行比较；并且产生(183)指示所述比较的结果的不同信号，其中电路被配置为(R_GAIN，C_GAIN)被切换到测试模式，在该测试模式期间：被耦合到第一积分器电路(121)的数模转换器(131；D/A₂)被配置为接收周期性交替数字序列(DS)代替所述数字输出信号(D_OUT)的加权(k₂)模拟转换副本，在从输入节点(V_IN)到量化器电路(A/D，14)的信号传播路径中级联到第一积分器电路(121)的一个或多个积分器电路(122)被重新配置(R_GAIN，C_GAIN)到增益级(G₂)，其中与该增益级(G₂)耦合的数模转换器(132；D/A₁)被禁用，其中中断将所述数字输出信号(D_OUT)的加权(k₁)模拟转换副本输入到相应积分器电路(1/s；122)中，比较器电路系统(18)产生(184)用于在从输入节点(V_IN)到量化器电路(A/D，14)的所述信号传播路径中级联的积分器电路(1/s；121、122)中的至少一个积分器电路的数字校准信号(C_TRIM)，作为所述差异信号(183)的函数。

被耦合到第一积分器电路(121)的数模转换器(D/A₁)可以被配置为接收具有图案-N、-N、+N、+N的所述周期性交替数字序列(DS)，该图案例如在值N/2的第一单个样本后开始。

量化器电路(A/D，14)可以在采样周期(T_S)操作，并且被耦合到第一积分器电路(121)的数模转换器(D/A₁)可以被配置为接收所述周期性交替数字序列(DS)，其中所述值-N或+N中的每个值维持等于所述采样周期(T_S)的时间。

比较器电路系统(18)可以包括调制器(181)，该调制器(181)被配置为产生经调制的信号(D_MOD)，该经调制的信号(D_MOD)利用方波信号(F_MOD)调制在所述输出节点处提供的数字信号(D_OUT)；以及移动平均滤波器(D_MOD)182，该移动平均滤波器供应有所述经调制的信号(D_MOD)并且被配置为产生比较信号(D_AVG)，用于与经调制的信号(D_MOD)施加移动平均滤波的所述目标数字字(D_TGT)进行比较。

量化器电路(A/D，14)可以在采样周期(T_S)下操作，并且所述调制器(181)可以被配置为产生使用周期是所述采样周期(T_S)两倍的方波信号(F_MOD)调制在所述输出节点处提供的数字信号(D_OUT)的所述经调制的信号(D_MOD)。

比较器电路系统(18)可以包括状态机(184)，该状态机(184)被配置为根据所述差异信号(183)产生所述数字校准信号(C_TRIM)以改变从输入节点(V_IN)到量化器电路(A/D，14)的信号传播路径中的第一积分器电路(121)中的操作参数。。

该电路可以包括被耦合到量化器电路(A/D，14)的抖动源(141)，该抖动源(141)可操作以在所述输出节点(D_OUT)处提供所述数字信号。

从输入节点(V_IN)到量化器电路(A/D，14)的信号传播路径中的第一积分器电路(121)可以包括斩波放大器(F_CHOP)。

所述比较器电路系统(18)可以与所述多个积分器电路(1/s；121、122)、所述反馈网络(16、131、132)和量化器电路(A/D，14)一起集成到单个集成设备中以产生(184)在从输入节点(V_IN)到量化器电路(A/D，14)的所述信号传播路径中级联的积分器电路(1/s；121、122)中的至少一个积分器电路的所述数字校准信号(C_TRIM)。

一种电路或设备的操作方法可以概括为包括将所述电路(10)切换到所述测试模式，其中比较器电路系统(18)根据所述差异信号(183)产生(184)在从输入节点(V_IN)到量化器电路(A/D、14)的所述信号传播路径中级联的积分器电路(1/s；121、122)的至少一个积分器电路的所述数字校准信号(C_TRIM)；根据所述差异信号(183)执行对在从输入节点(V_IN)到量化器电路(A/D，14)的所述信号传播路径中级联的所述积分器电路(1/s；121、122)中的至少一个积分器电路的校准；以及在校准之后，恢复所述电路的操作(10)，其中在操作期间，在从输入节点(V_IN)到量化器电路(A/D，14)的所述信号传播路径中级联的所有积分器电路(1/s；121、122)恢复到积分器操作，其中级联中的第一积分器电路(121)接收在所述输入节点(V_IN)处所述模拟输入信号，反馈网络(16)中的多个数模转换器(131、132；D/A₁、D/A₂)将所述数字输出信号(D_OUT)的加权(k₁、k₂)模拟转换副本注入到相应积分器电路(1/s；121、122)。

在实施例中，一种设备包括Δ-Σ调制器，该Δ-Σ调制器具有输入节点；量化器；信号传播路径，包括被耦合在输入节点与量化器之间的多个级联积分器；以及反馈网络，包括多个数模转换器。在量化操作模式下，反馈网络的多个数模转换器中的每个数模转换器被耦合在量化器的输出与多个级联积分器的相应积分器之间；并且Δ-Σ调制器基于在输入节点处接收的模拟输入信号来在量化器的输出处生成数字信号。在校准操作模式下，校准电路系统被耦合到量化器的输出。反馈网络的多个数模转换器中的第一数模转换器接收包括周期性交替数字序列的信号，第一数模转换器被耦合到多个级联积分器中的第一积分器。多个级联积分器中除第一积分器之外的积分器在增益操作模式下操作。Δ-Σ调制器基于包括周期性交替数字序列的信号来在量化器的输出处生成数字测试信号，并且校准电路系统基于数字测试信号和参考数字字来生成积分器校准信号。

在实施例中，信号传播路径包括第一加法器，具有被耦合到输入节点的第一输入、被耦合到第一数模转换器的输出的第二输入、以及被耦合到第一积分器的输入的输出；以及第二加法器，具有被耦合到第一积分器的输出的第一输入以及被耦合到多个级联积分器的第二积分器的输入的输出，其中在量化操作模式下，第二加法器的第二输入被耦合到反馈网络的多个级联积分器的第二数模转换器的输出。在实施例中，在校准操作模式下，第二数模转换器的操作被禁用。

在实施例中，在量化操作模式下，反馈网络的数模转换器生成量化器的输出的相应加权模拟副本。在实施例中，周期性交替数字序列是具有形式-N、-N、+N、+N的图案，其中N是定义的数字值。在实施例中，包括周期性交替数字序列的信号包括值N/2，其后是周期性交替数字序列。在实施例中，量化器具有采样周期并且周期性交替数字序列将值-N或+N维持等于采样周期的时间。

在实施例中，校准电路系统包括调制器，在校准操作模式下，该调制器利用方波信号调制量化器的输出，从而生成经调制的信号；移动平均滤波器，在校准操作模式下，该移动平均滤波器基于经调制的信号来生成平均信号；以及比较器，在校准操作模式下，该比较器将平均信号与参考数字字进行比较，从而生成差异信号。在实施例中，在校准操作模式下，量化器具有采样周期，并且方波信号的周期是采样周期的两倍。在实施例中，校准电路系统包括状态机，该状态机在校准操作模式下根据差异信号生成积分器校准信号。在实施例中，该设备包括被耦合到信号传播路径的输入的抖动电路，其中抖动电路在校准操作模式下生成抖动信号。在实施例中，信号传播路径包括被耦合到多个级联积分器的第一积分器的输入的斩波放大器。在实施例中，在校准操作模式下，多个积分器的修整值基于积分器校准信号来设置。在实施例中，该设备包括集成电路，该集成电路包括Δ-Σ调制器和校准电路系统。

在实施例中，一种系统包括传感器；Δ-Σ调制器，被耦合到传感器，该Δ-Σ调制器具有量化器；信号传播路径，包括被耦合在传感器与量化器之间的多个级联积分器；以及反馈网络，包括多个数模转换器，其中在量化操作模式下，反馈网络的多个数模转换器中的每个数模转换器被耦合在量化器的输出与多个级联积分器的相应积分器之间；并且Δ-Σ调制器基于从传感器接收的模拟输入信号来在量化器的输出处生成数字信号；以及校准电路系统，被耦合到量化器的输出，其中在校准操作模式下，反馈网络的多个数模转换器中的第一数模转换器接收包括周期性交替数字序列的信号，第一数模转换器被耦合到多个级联积分器中的第一积分器；多个级联积分器中除第一积分器之外的积分器在增益操作模式下操作；Δ-Σ调制器基于包括周期性交替数字序列的信号来在量化器的输出处生成数字测试信号；并且校准电路系统基于数字测试信号和参考数字字来生成积分器校准信号。在实施例中，周期性交替数字序列是具有形式-N、-N、+N、+N的图案，其中N是定义的数字值。在实施例中，包括周期性交替数字序列的信号包括值N/2，其后是周期性交替数字序列。在实施例中，校准电路系统包括调制器，在校准操作模式下，该调制器利用方波信号调制量化器的输出，从而生成经调制的信号；移动平均滤波器，在校准操作模式下，该移动平均滤波器基于经调制的信号来生成平均信号；比较器，在校准操作模式下，该比较器将平均信号与参考数字字进行比较，从而生成差异信号。在实施例中，在校准操作模式下，量化器具有采样周期，方波信号的周期是采样周期的两倍。在实施例中，校准电路包括状态机，在校准操作模式下，该状态机根据差异信号生成积分器校准信号。

在实施例中，一种方法包括：在校准操作模式下操作具有校准电路系统的Δ-Σ调制器，从而生成积分器校准信号；基于积分器校准信号来校准Δ-Σ调制器；在量化操作模式下操作经校准的Δ-Σ调制器，其中Δ-Σ调制器包括输入节点；量化器；信号传播路径，包括被耦合在输入节点与量化器之间的多个级联积分器；以及反馈网络，包括多个数模转换器，在量化操作模式下，校准电路系统被耦合到量化器的输出；反馈网络的多个数模转换器中的第一数模转换器接收包括周期性交替数字序列的信号，第一数模转换器被耦合到多个级联积分器中的第一积分器；多个级联积分器中除第一积分器之外的积分器在增益操作模式下操作；Δ-Σ调制器基于包括周期性交替数字序列的信号来在量化器的输出处生成数字测试信号；并且校准电路系统基于数字测试信号和参考数字字来生成积分器校准信号，并且在量化操作模式下，反馈网络的多个数模转换器中的每个数模转换器都被耦合在量化器与多个级联积分器的相应积分器之间；并且Δ-Σ调制器基于在输入节点处接收的模拟输入信号来在量化器的输出处生成数字信号。在实施例中，周期性交替数字序列是具有形式-N、-N、+N、+N的图案，其中N是定义的数字值。在实施例中，包括周期性交替数字序列的信号包括值N/2，其后是周期性交替数字序列。在实施例中，校准电路系统包括调制器，在校准操作模式下，该调制器利用方波信号调制量化器的输出，从而生成经调制的信号；移动平均滤波器，在校准操作模式下，该移动平均滤波器基于经调制的信号来生成平均信号；以及比较器，在校准操作模式下，该比较器将平均信号与参考数字字进行比较，从而生成差异信号。

在实施例中，一种非暂态计算机可读介质的内容将具有校准电路系统的Δ-Σ调制器配置为执行一种方法，该方法包括：在校准操作模式下操作Δ-Σ调制器，从而生成积分器校准信号；基于积分器校准信号来校准Δ-Σ调制器；并且在量化操作模式下操作经校准的Δ-Σ调制器，其中Δ-Σ调制器包括输入节点；量化器；信号传播路径，包括被耦合在输入节点与量化器之间的多个级联积分器；以及反馈网络，包括多个数模转换器，在量化操作模式下，校准电路系统被耦合到量化器的输出；反馈网络的多个数模转换器中的第一数模转换器接收包括周期性交替数字序列的信号，第一数模转换器被耦合到多个级联积分器中的第一积分器；多个级联积分器中除第一积分器之外的积分器在增益操作模式下操作；Δ-Σ调制器基于包括周期性交替数字序列的信号来在量化器的输出处生成数字测试信号；并且校准电路系统基于数字测试信号和参考数字字来生成积分器校准信号，并且在量化操作模式下，反馈网络的多个数模转换器中的每个数模转换器都被耦合在量化器与多个级联积分器的相应积分器之间；并且Δ-Σ调制器基于在输入节点处接收的模拟输入信号来在量化器的输出处生成数字信号。在实施例中，周期性交替数字序列是具有形式-N、-N、+N、+N的图案，其中N是定义的数字值。在实施例中，内容包括由Δ-Σ调制器的处理设备执行的指令。

一些实施例可以采取计算机程序产品的形式或包括计算机程序产品。例如，根据一个实施例，提供了一种计算机可读介质，该计算机可读介质包括适于执行上文所描述的方法或功能中的一个或多个方法或功能的计算机程序。介质可以是物理存储介质，诸如例如，只读存储器(ROM)芯片、或磁盘，诸如数字多功能盘(DVD-ROM)、压缩盘(CD-ROM)、硬盘、存储器、网络、或要由适当驱动器或经由适当连接读取的便携式介质制品，该便携式介质制品包括如编码在一个或多个条形码或存储在一个或多个此类计算机可读介质上并可由适当阅读器设备读取的其他有关代码中的制品。

更进一步地，在一些实施例中，一些或所有方法和/或功能可以以其他方式实现或提供，诸如至少部分以固件和/或硬件实现或提供，该固件和/或硬件包括但不限于一个或多个应用特定集成电路(ASIC)、数字信号处理器、分立电路系统、逻辑门、标准集成电路、控制器(例如，通过执行适当指令并且包括微控制器和/或嵌入式控制器)、现场可编程门阵列(FPGA)、复杂可编程逻辑器件(CPLD)等，以及采用RFID技术的设备及其各种组合。

可以组合上文所描述的各种实施例以提供其他实施例。可以根据以上具体实施方式对实施例进行这些和其他改变。一般而言，在以下权利要求中，所使用的术语不应被解释为将权利要求限制为在说明书和权利要求中公开的特定实施例，而应被解释为包括所有可能实施例以及这些权利要求享有权利的全部范围的等同物。因而，权利要求不受本公开的限制。

Claims (27)

1.一种设备，包括：

Δ-Σ调制器，具有：

输入节点；

量化器；

信号传播路径，包括被耦合在所述输入节点与所述量化器之间的多个级联积分器；以及

反馈网络，包括多个数模转换器，其中在量化操作模式下，所述反馈网络的所述多个数模转换器中的每个数模转换器被耦合在所述量化器的输出与所述多个级联积分器的相应积分器之间；并且

所述Δ-Σ调制器基于在所述输入节点处接收的模拟输入信号来在所述量化器的输出处生成数字信号；以及

校准电路系统，被耦合到所述量化器的所述输出，其中在校准操作模式下，

所述反馈网络的所述多个数模转换器中的第一数模转换器接收包括周期性交替数字序列的信号，所述第一数模转换器被耦合到所述多个级联积分器中的第一积分器；

所述多个级联积分器中除所述第一积分器之外的积分器在增益操作模式下操作；

所述Δ-Σ调制器基于包括所述周期性交替数字序列的所述信号来在所述量化器的输出处生成数字测试信号；并且

所述校准电路系统基于所述数字测试信号和参考数字字来生成积分器校准信号。

2.根据权利要求1所述的设备，其中所述信号传播路径包括：

第一加法器，具有：

第一输入，被耦合到所述输入节点；

第二输入，被耦合到所述第一数模转换器的输出；以及

输出，被耦合到所述第一积分器的输入；以及

第二加法器，具有：

第一输入，被耦合到所述第一积分器的输出；以及

输出，被耦合到所述多个级联积分器的第二积分器的输入，其中在所述量化操作模式下，所述第二加法器的第二输入被耦合到所述反馈网络的所述多个数模转换器的第二数模转换器的输出。

3.根据权利要求2所述的设备，其中在所述校准操作模式下，所述第二数模转换器的操作被禁用。

4.根据权利要求1所述的设备，其中在所述量化操作模式下，所述反馈网络的所述数模转换器生成所述量化器的所述输出的相应加权模拟副本。

5.根据权利要求1所述的设备，其中所述周期性交替数字序列是具有形式-N、-N、+N、+N的图案，其中N是定义的数字值。

6.根据权利要求5所述的设备，其中包括所述周期性交替数字序列的所述信号包括值N/2，其后是所述周期性交替数字序列。

7.根据权利要求5所述的设备，其中所述量化器具有采样周期，并且所述周期性交替数字序列将所述值-N或+N维持等于所述采样周期的时间。

8.根据权利要求1所述的设备，其中所述校准电路系统包括：

调制器，在所述校准操作模式下，所述调制器利用方波信号调制所述量化器的所述输出，从而生成经调制的信号；

移动平均滤波器，在所述校准操作模式下，所述移动平均滤波器基于所述经调制的信号来生成平均信号；以及

比较器，在所述校准操作模式下，所述比较器将所述平均信号与参考数字字进行比较，从而生成差异信号。

9.根据权利要求8所述的设备，其中在所述校准操作模式下：

所述量化器具有采样周期，并且

所述方波信号的周期是所述采样周期的两倍。

10.根据权利要求8所述的设备，其中所述校准电路系统包括状态机，所述状态机在所述校准操作模式下根据所述差异信号生成所述积分器校准信号。

11.根据权利要求1所述的设备，包括抖动电路，所述抖动电路被耦合到所述信号传播路径的输入，其中所述抖动电路在所述校准操作模式下生成抖动信号。

12.根据权利要求1所述的设备，其中所述信号传播路径包括斩波放大器，所述斩波放大器被耦合到所述多个级联积分器的所述第一积分器的输入。

13.根据权利要求1所述的设备，其中在所述校准操作模式下，所述多个积分器的修整值基于所述积分器校准信号来设置。

14.根据权利要求1所述的设备，包括集成电路，所述集成电路包括所述Δ-Σ调制器和所述校准电路系统。

15.一种系统，包括：

传感器；

Δ-Σ调制器，被耦合到所述传感器，所述Δ-Σ调制器具有：

量化器；

信号传播路径，包括被耦合在所述传感器与所述量化器之间的多个级联积分器；以及

反馈网络，包括多个数模转换器，其中在量化操作模式下，所述反馈网络的所述多个数模转换器中的每个数模转换器被耦合在所述量化器的输出与所述多个级联积分器的相应积分器之间；并且

所述Δ-Σ调制器基于从所述传感器接收的模拟输入信号来在所述量化器的输出处生成数字信号；以及

校准电路系统，被耦合到所述量化器的所述输出，其中在校准操作模式下，

所述反馈网络的所述多个数模转换器中的第一数模转换器接收包括周期性交替数字序列的信号，所述第一数模转换器被耦合到所述多个级联积分器中的第一积分器；

所述多个级联积分器中除所述第一积分器之外的积分器在增益操作模式下操作；

所述Δ-Σ调制器基于包括所述周期性交替数字序列的所述信号来在所述量化器的输出处生成数字测试信号；并且

所述校准电路系统基于所述数字测试信号和参考数字字来生成积分器校准信号。

16.根据权利要求15所述的系统，其中所述周期性交替数字序列是具有形式-N、-N、+N、+N的图案，其中N是定义的数字值。

17.根据权利要求16所述的系统，其中包括所述周期性交替数字序列的所述信号包括值N/2，其后是所述周期性交替数字序列。

18.根据权利要求15所述的系统，其中所述校准电路系统包括：

调制器，在所述校准操作模式下，所述调制器利用方波信号调制所述量化器的所述输出，从而生成经调制的信号；

移动平均滤波器，在所述校准操作模式下，所述移动平均滤波器基于所述经调制的信号来生成平均信号；以及

比较器，在所述校准操作模式下，所述比较器将所述平均信号与参考数字字进行比较，从而生成差异信号。

19.根据权利要求18所述的系统，其中在所述校准操作模式下：

所述量化器具有采样周期，并且

所述方波信号的周期是所述采样周期的两倍。

20.根据权利要求18所述的系统，其中所述校准电路系统包括状态机，所述状态机在校准操作模式下根据所述差异信号生成所述积分器校准信号。

21.一种方法，包括：

在校准操作模式下操作具有校准电路系统的Δ-Σ调制器，从而生成积分器校准信号；

基于所述积分器校准信号来校准所述Δ-Σ调制器；以及

在量化操作模式下操作经校准的Δ-Σ调制器，其中

所述Δ-Σ调制器包括：

输入节点；

量化器；

信号传播路径，包括被耦合在所述输入节点与所述量化器之间的多个级联积分器；以及

反馈网络，包括多个数模转换器，

在所述量化操作模式下，

所述校准电路系统被耦合到所述量化器的所述输出；

所述反馈网络的所述多个数模转换器中的第一数模转换器接收包括周期性交替数字序列的信号，所述第一数模转换器被耦合到所述多个级联积分器中的第一积分器；

所述多个级联积分器中除所述第一积分器之外的积分器在增益操作模式下操作；

所述Δ-Σ调制器基于包括所述周期性交替数字序列的所述信号来在所述量化器的输出处生成数字测试信号；并且

所述校准电路系统基于所述数字测试信号和参考数字字来生成积分器校准信号；并且

在所述量化操作模式下，

所述反馈网络的所述多个数模转换器中的每个数模转换器都被耦合在所述量化器的输出与所述多个级联积分器的相应积分器之间；并且

所述Δ-Σ调制器基于在所述输入节点处接收的模拟输入信号来在所述量化器的输出处生成数字信号。

22.根据权利要求21所述的方法，其中所述周期性交替数字序列是具有形式-N、-N、+N、+N的图案，其中N是定义的数字值。

23.根据权利要求22所述的方法，其中包括所述周期性交替数字序列的所述信号包括值N/2，其后是所述周期性交替数字序列。

24.根据权利要求21所述的方法，其中所述校准电路系统包括：

调制器，在所述校准操作模式下，所述调制器利用方波信号调制所述量化器的所述输出，从而生成经调制的信号；

移动平均滤波器，在所述校准操作模式下，所述移动平均滤波器基于所述经调制的信号来生成平均信号；以及

比较器，在所述校准操作模式下，所述比较器将所述平均信号与参考数字字进行比较，从而生成差异信号。

25.一种非暂态计算机可读介质，具有以下内容：将具有校准电路系统的Δ-Σ调制器配置为执行一种方法，所述方法包括：

在校准操作模式下操作所述Δ-Σ调制器，从而生成积分器校准信号；

基于所述积分器校准信号来校准所述Δ-Σ调制器；以及

在量化操作模式下操作经校准的Δ-Σ调制器，其中

所述Δ-Σ调制器包括：

输入节点；

量化器；

信号传播路径，包括被耦合在所述输入节点与所述量化器之间的多个级联积分器；以及

反馈网络，包括多个数模转换器，

在所述量化操作模式下，

所述校准电路系统被耦合到所述量化器的所述输出；

所述反馈网络的所述多个数模转换器中的第一数模转换器接收包括周期性交替数字序列的信号，所述第一数模转换器被耦合到所述多个级联积分器中的第一积分器；

所述多个级联积分器中除所述第一积分器之外的积分器在增益操作模式下操作；

所述Δ-Σ调制器基于包括所述周期性交替数字序列的所述信号来在所述量化器的输出处生成数字测试信号；并且

所述校准电路系统基于所述数字测试信号和参考数字字来生成积分器校准信号，并且

在所述量化操作模式下，

所述反馈网络的所述多个数模转换器中的每个数模转换器都被耦合在所述量化器的输出与所述多个级联积分器的相应积分器之间；并且

所述Δ-Σ调制器基于在所述输入节点处接收的模拟输入信号来在所述量化器的输出处生成数字信号。

26.根据权利要求25所述的非暂态计算机可读介质，其中所述周期性交替数字序列是具有形式-N、-N、+N、+N的图案，其中N是定义的数字值。

27.根据权利要求25所述的非暂态计算机可读介质，其中所述内容包括由所述Δ-Σ调制器的处理设备执行的指令。

Images