CN115241229A - 显示装置以及显示装置的制造方法 - Google Patents

显示装置以及显示装置的制造方法 Download PDF

Info

Publication number
CN115241229A
CN115241229A CN202210222938.2A CN202210222938A CN115241229A CN 115241229 A CN115241229 A CN 115241229A CN 202210222938 A CN202210222938 A CN 202210222938A CN 115241229 A CN115241229 A CN 115241229A
Authority
CN
China
Prior art keywords
region
gate electrode
gate
layer
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210222938.2A
Other languages
English (en)
Inventor
金根佑
姜泰旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN115241229A publication Critical patent/CN115241229A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

公开一种显示装置以及显示装置的制造方法。显示装置可以包括：基板，包括子像素区域；有源层，包括第一区域、第二区域、第三区域、位于第一区域和第二区域之间的第一沟道区域以及位于第二区域和第三区域之间的第二沟道区域；第一栅极电极，与第一区域、第二区域及第一沟道区域以及第二区域、第三区域及第二沟道区域一起构成双栅极晶体管；第一栅极绝缘层，配置于有源层和第一栅极电极之间，并包括暴露有源层的第二区域的开口；绝缘图案，配置于开口；栅极电极图案，与绝缘图案的上面接触，并与第一栅极电极隔开，并且与第二区域一体构成电容器；以及发光结构物，配置在双栅极晶体管以及栅极电极图案上。

Description

显示装置以及显示装置的制造方法
技术领域
本发明涉及显示装置以及显示装置的制造方法。更详细地，本发明涉及包括双栅极晶体管的显示装置以及包括双栅极晶体管的显示装置的制造方法。
背景技术
平板显示装置由于轻量以及薄型等特性，替代阴极射线管显示装置而用作显示装置。作为这样的平板显示装置的代表性例子，存在液晶显示装置和有机发光显示装置。
显示装置可以包括至少一个驱动晶体管、至少一个开关晶体管以及至少一个存储电容器。在此，驱动晶体管可以为了确保驱动范围而具有相对长的沟道区域，开关晶体管可以为了减少充电时间而具有相对短的沟道区域。为了显示装置以低频驱动，与驱动晶体管的第一端子连接的开关晶体管应减少泄露电流。在此，向驱动晶体管的第二端子可以提供数据信号。另外，所述开关晶体管的第一端子可以与所述驱动晶体管的栅极端子以及存储电容器连接，所述开关晶体管的第二端子可以与所述驱动晶体管的所述第一端子连接。为了减少泄露电流，所述开关晶体管可以由双栅极晶体管或者三栅极晶体管实现。
发明内容
本发明的一目的在于提供包括双栅极晶体管的显示装置。
本发明的另一目的在于提供包括双栅极晶体管的显示装置的制造方法。
但是，本发明不限于上述的目的，可以在不脱离本发明的构思及领域的范围中进行各种扩展。
为了达到前述的本发明的一目的，可以是，根据本发明的例示性实施例的显示装置包括：基板，包括子像素区域；有源层，配置于所述基板上的所述子像素区域，并包括第一区域、第二区域、第三区域、位于所述第一区域和所述第二区域之间的第一沟道区域以及位于所述第二区域和所述第三区域之间的第二沟道区域；第一栅极电极，配置于所述有源层上的所述第一沟道区域和所述第二沟道区域，并与所述第一区域、所述第二区域及所述第一沟道区域以及所述第二区域、所述第三区域及所述第二沟道区域一起构成双栅极晶体管；第一栅极绝缘层，配置于所述有源层和所述第一栅极电极之间，并包括暴露所述有源层的所述第二区域的开口；绝缘图案，配置于所述开口；栅极电极图案，与所述绝缘图案的上面接触，并与所述第一栅极电极隔开，并且与所述第二区域一起构成电容器；以及发光结构物，配置在所述双栅极晶体管以及所述栅极电极图案上。
在例示性实施例中，可以是，所述双栅极晶体管串联连接。
在例示性实施例中，可以是，所述绝缘图案的介电常数大于所述第一栅极绝缘层的介电常数。
在例示性实施例中，可以是，所述显示装置还包括：第二栅极绝缘层，配置在所述第一栅极电极以及所述栅极电极图案上；层间绝缘层，配置在所述第二栅极绝缘层上；以及连接图案，配置在所述层间绝缘层上，并被施加第一电源电压。
在例示性实施例中，可以是，通过形成于所述第二栅极绝缘层以及所述层间绝缘层的接触孔，所述连接图案接通于所述栅极电极图案。
在例示性实施例中，可以是，在所述第一栅极电极施加栅极信号，在所述栅极电极图案提供第一电源电压。
在例示性实施例中，可以是，所述有源层还包括：第三沟道区域，位于第四区域以及所述第三区域和所述第四区域之间，所述第一区域、所述第一沟道区域、所述第二区域、所述第二沟道区域、所述第三区域、所述第三沟道区域以及所述第四区域依次排列。
在例示性实施例中，可以是，所述显示装置还包括：第二栅极电极，配置于所述有源层上的所述第三沟道区域，并与所述第三区域、所述第四区域以及所述第三沟道区域一起构成驱动晶体管。
在例示性实施例中，可以是，所述第一栅极电极、所述栅极电极图案以及所述第二栅极电极位于相同的水平。
在例示性实施例中，可以是，所述显示装置还包括：第三栅极电极，配置在所述第二栅极电极上，并与所述第二栅极电极一起构成存储电容器；层间绝缘层，配置在所述第三栅极电极上；以及电源布线，配置在所述层间绝缘层上，并被施加第一电源电压，并且通过形成于所述层间绝缘层的接触孔接通于所述第三栅极电极，所述第一电源电压提供于所述第三栅极电极。
在例示性实施例中，可以是，所述发光结构物包括：下电极；发光层，配置在所述下电极上；以及上电极，被施加第二电源电压。
为了达到前述的本发明的一目的，可以是，根据本发明的例示性实施例的显示装置包括：基板，包括子像素区域；有源层，配置于所述基板上的所述子像素区域，并包括第一区域、第二区域、第三区域、位于所述第一区域和所述第二区域之间的第一沟道区域以及位于所述第二区域和所述第三区域之间的第二沟道区域；第一栅极电极，配置于所述有源层上的所述第一沟道区域以及所述第二沟道区域，并与所述第一区域、所述第二区域及所述第一沟道区域以及所述第二区域、所述第三区域及所述第二沟道区域一起构成双栅极晶体管；第一栅极绝缘层，配置于所述有源层和所述第一栅极电极之间，并包括形成在所述有源层的所述第二区域中的槽；栅极电极图案，与所述槽重叠配置，并与所述第二区域一起构成电容器；以及发光结构物，配置在所述双栅极晶体管以及所述栅极电极图案上。
在例示性实施例中，可以是，所述栅极电极图案配置在所述槽内，并与所述第一栅极绝缘层接触。
在例示性实施例中，可以是，所述显示装置还包括：绝缘图案，配置于所述槽。
在例示性实施例中，可以是，所述栅极电极图案与所述绝缘图案的上面接触。
为了达到前述的本发明的另一目的，可以是，根据本发明的例示性实施例的显示装置的制造方法包括：形成包括子像素区域的基板的步骤；在所述基板上的所述子像素区域形成有源层的步骤，所述有源层包括第一区域、第二区域、第三区域、第四区域、位于所述第一区域和所述第二区域之间的第一沟道区域、位于所述第二区域和所述第三区域之间的第二沟道区域以及位于所述第三区域和所述第四区域之间的第三沟道区域；形成包括暴露所述有源层的所述第二区域的开口的第一栅极绝缘层的步骤；在所述开口形成绝缘图案的步骤；在所述第一栅极绝缘层上，同时在所述第一沟道区域以及所述第二沟道区域形成第一栅极电极以及在所述第二区域形成栅极电极图案的步骤；以及在所述第一栅极电极以及所述栅极电极图案上形成发光结构物的步骤。
在例示性实施例中，可以是，形成包括暴露所述有源层的所述第二区域的所述开口的所述第一栅极绝缘层的步骤包括：在所述有源层上形成预备第一栅极绝缘层的步骤；在所述预备第一栅极绝缘层上形成包括暴露所述第二区域的开口的光致抗蚀剂的步骤；以及在所述基板上整体地执行蚀刻工艺的步骤。
在例示性实施例中，可以是，在所述开口形成所述绝缘图案的步骤包括：将包括与所述第二区域重叠设置的开口的掩模设置于所述第一栅极绝缘层上的步骤；以及在所述基板上整体地执行蒸镀工艺的步骤。
在例示性实施例中，可以是，所述绝缘图案的介电常数大于所述第一栅极绝缘层的介电常数。
在例示性实施例中，可以是，与在所述第一栅极绝缘层上同时在所述第一沟道区域以及所述第二沟道区域形成所述第一栅极电极以及在所述第二区域形成所述栅极电极图案的步骤同时还包括：在所述有源层上的所述第三沟道区域形成第二栅极电极的步骤，所述第一栅极电极、所述栅极电极图案以及所述第二栅极电极位于相同的水平。
根据本发明的例示性实施例的显示装置包括位于与第一栅极电极以及第二栅极电极相同水平的栅极电极图案，从而能够相对缩减栅极电极图案和第二区域之间的距离，能够相对增加电容器的静电容量。另外，在栅极电极图案和第二区域之间介有具有相对高介电常数的绝缘图案，从而能够更增加电容器的静电容量。由此，能够在第二区域中显著缩减泄露电流，显示装置能够以低频驱动。
在根据本发明的例示性实施例的显示装置的制造方法中，通过相同的工艺同时形成栅极电极图案、第一栅极电极以及第二栅极电极，从而能够相对减少显示装置的制造费用。
然而，本发明的效果不限于上述的效果，可以在不脱离本发明的构思及领域的范围中进行各种扩展。
附图说明
图1是示出根据本发明的例示性实施例的显示装置的平面图。
图2是示出配置在图1的子像素区域中的子像素的电路图。
图3至图8是用于说明图1的显示装置的布局图。
图9是沿着图8的I-I'线截取的截面图。
图10至22是示出根据本发明的例示性实施例的显示装置的制造方法的图。
图23是示出根据本发明的例示性实施例的显示装置的截面图。
图24是示出根据本发明的例示性实施例的显示装置的截面图。
图25是示出根据本发明的例示性实施例的显示装置的截面图。
图26是示出根据本发明的例示性实施例的显示装置的电路图。
(附图标记说明)
10：显示区域 20：子像素区域
110：基板 111：第一有机层
112：第一无机层 113：第二有机层
114：第二无机层 115：缓冲层
120：硅层 130：有源层
150：第一栅极绝缘层 152：开口、槽
155：第二栅极绝缘层 165：绝缘图案
170：第二栅极电极 175：第三栅极电极
180：第一栅极电极 180a：第一子栅极电极
180b：第二子栅极电极 185：栅极电极图案
190：层间绝缘层 200：发光结构物
210：连接电极 215：连接图案
235：电源布线 250：驱动晶体管
255：第一子晶体管 257：第二子晶体管
259：存储电容器 270：平坦化层
290：下电极 310：像素界定膜
330：发光层 340：上电极
450：薄膜封装层 451：第一无机薄膜封装层
452：有机薄膜封装层 453：第二无机薄膜封装层
CAP：电容器 DGT：双栅极晶体管
SP：子像素 SPC：子像素电路
OLED：有机发光元件
具体实施方式
以下，参照所附附图，详细说明根据本发明的例示性实施例的显示装置以及显示装置的制造方法。在所附的附图中，针对相同或类似的构成要件，使用相同或类似的附图标记。
图1是示出根据本发明的例示性实施例的显示装置的平面图。
参照图1，显示装置100可以包括显示区域10，显示区域10可以包括多个子像素区域20。子像素区域20可以向与显示装置100的上面平行的第一方向D1以及与第一方向D1实质上垂直的第二方向D2排列。
在子像素区域20中可以分别配置子像素(例如，图2的子像素SP)。所述子像素各自可以包括子像素电路(例如，图2的子像素电路SPC)以及有机发光元件(例如，图2的有机发光元件OLED)。在此，所述有机发光元件可以配置在所述子像素电路上。可以通过所述子像素在显示区域10显示图像。
例如，所述子像素可以包括第一、第二以及第三子像素。所述第一子像素可以包括能够发出红色光的第一有机发光元件以及第一子像素电路，所述第二子像素可以包括能够发出绿色光的第二有机发光元件以及第二子像素电路，所述第三子像素可以包括能够发出蓝色光的第三有机发光元件以及第三子像素电路。
在例示性实施例中，所述第一有机发光元件可以与所述第一子像素电路重叠配置，所述第二有机发光元件可以与所述第二子像素电路重叠配置，所述第三有机发光元件可以与第三子像素电路重叠配置。选择性地，所述第一有机发光元件也可以与所述第一子像素电路的一部分以及与所述第一子像素电路不同的子像素电路的一部分重叠配置，所述第二有机发光元件也可以与所述第二子像素电路的一部分以及与所述第二子像素电路不同的子像素电路的一部分重叠配置，所述第三有机发光元件也可以与所述第三子像素电路的一部分以及与所述第三子像素电路不同的子像素电路的一部分重叠配置。例如，所述第一至第三有机发光元件可以利用相同尺寸的矩形依次排列的RGB条纹(RGB stripe)方式、包括具有相对宽面积的蓝色有机发光元件的S-条纹(s-stripe)方式、还包括白色有机发光元件的WRGB方式、以RG-GB重复形态排开的五格型(PENTILETM)方式等来排列。
另外，所述子像素电路可以包括至少一个驱动晶体管、至少一个开关晶体管、至少一个电容器等。在例示性实施例中，所述子像素电路可以包括一个驱动晶体管(例如，图2的第一晶体管TR1)以及至少八个开关晶体管(例如，图2的第二至第七晶体管TR2、TR3_1、TR3_2、TR4_1、TR4_2、TR5、TR6、TR7)、一个存储电容器(例如，图2的存储电容器CST)、电容器(图2的电容器CAP)等。
然而，虽图示为显示装置100的形状(或者，显示区域10以及子像素区域20各自的形状)具有四边形形状，但显示装置100的形状不限于此。例如，显示装置100也可以具有三角形的平面形状、菱形的平面形状、多边形的平面形状、带形的平面形状、圆形的平面形状或者椭圆形的平面形状。
图2是示出配置在图1的子像素区域中的子像素的电路图。
参照图2，在显示装置100的子像素区域20的每一个可以配置子像素SP。子像素SP可以包括子像素电路SPC以及有机发光元件OLED。在此，子像素电路SPC可以包括第一至第七晶体管TR1、TR2、TR3_1、TR3_2、TR4_1、TR4_2、TR5、TR6、TR7、存储电容器CST、电容器CAP、布线等，所述布线可以包括被施加第一电源电压ELVDD的布线、被施加第二电源电压ELVSS的布线、被施加初始化电压VINT的布线、被施加数据信号DATA的布线、被施加栅极信号GW的布线、被施加栅极初始化信号GI的布线、被施加发光控制信号EM的布线、被施加元件初始化信号GB的布线等。另外，子像素电路SPC可以还包括将第一至第七晶体管TR1、TR2、TR3_1、TR3_2、TR4_1、TR4_2、TR5、TR6、TR7、存储电容器CST、电容器CAP等彼此连接的有源层(例如，图3的有源层130)。
第一晶体管TR1可以相当于驱动晶体管，第二至第七晶体管TR2、TR3_1、TR3_2、TR4_1、TR4_2、TR5、TR6、TR7可以相当于开关晶体管。第一至第七晶体管TR1、TR2、TR3_1、TR3_2、TR4_1、TR4_2、TR5、TR6、TR7各自可以包括第一端子、第二端子、沟道以及栅极端子。在例示性实施例中，可以是，所述第一端子是源极端子，所述第二端子是漏极端子。选择性地，所述第一端子可以是漏极端子，所述第二端子也可以是源极端子。
有机发光元件OLED(例如，对应于图9的发光结构物200)可以基于驱动电流ID输出光。有机发光元件OLED可以包括第一端子以及第二端子。在例示性实施例中，有机发光元件OLED的第二端子可以接收第二电源电压ELVSS。例如，可以是，有机发光元件OLED的第一端子是阳极端子，有机发光元件OLED的第二端子是阴极端子。选择性地，也可以是，有机发光元件的第一端子是阴极端子，有机发光元件OLED的第二端子是阳极端子。在例示性实施例中，有机发光元件OLED的阳极端子可以对应于图9的下电极290，有机发光元件OLED的阴极端子可以对应于图9的上电极340。
第一晶体管TR1(例如，相当于图9所示的驱动晶体管250)可以生成驱动电流ID。在例示性实施例中，第一晶体管TR1可以在饱和区工作。在这样的情况下，第一晶体管TR1可以基于栅极端子和源极端子之间的电压差来生成驱动电流ID。另外，可以基于供应于有机发光元件OLED的驱动电流ID的大小来表现灰度。选择性地，第一晶体管TR1也可以在线性区工作。在这样的情况下，可以基于在一帧内向有机发光元件OLED供应驱动电流ID的时间之和来表现灰度。
第二晶体管TR2的栅极端子可以接收栅极信号GW。第二晶体管TR2的第一端子可以接收数据信号DATA。第二晶体管TR2的第二端子可以连接于第一晶体管TR1的第一端子。第二晶体管TR2可以在栅极信号GW的激活时段期间将数据信号DATA向第一晶体管TR1的第一端子供应。在这样的情况下，第二晶体管TR2可以在线性区工作。
第三晶体管TR3_1、TR3_2(例如，对应于图9所示的双栅极晶体管DGT)可以串联连接，可以以双栅极晶体管(dual gate transistor)工作。例如，在第三晶体管TR3_1、TR3_2的栅极端子可以施加相同的信号。即，第三晶体管TR3_1、TR3_2的栅极端子可以接收栅极信号GW。另外，第三晶体管TR3_1的第二端子和第三晶体管TR3_2的第一端子可以彼此连接。并且，当所述双栅极晶体管关断时，能够减少泄露电流(leakage current)。第三晶体管TR3_1的第一端子可以连接于第一晶体管TR1的栅极端子。第三晶体管TR3_2的第二端子可以连接于第一晶体管TR1的第二端子。在另一例示性实施例中，第三晶体管TR3_1、TR3_2也可以由包括三个晶体管的三栅极晶体管(triple gate transistor)实现。
各个第三晶体管TR3_1、TR3_2可以在栅极信号GW的激活时段期间连接第一晶体管TR1的栅极端子和第一晶体管TR1的第二端子。在这样的情况下，各个第三晶体管TR3_1、TR3_2可以在线性区工作。即，各个第三晶体管TR3_1、TR3_2可以在栅极信号GW的激活时段期间将第一晶体管TR1二极管连接。由于第一晶体管TR1二极管连接，在第一晶体管TR1的第一端子和第一晶体管TR1的栅极端子之间可以产生第一晶体管TR1的阈值电压的电压差。其结果，在栅极信号GW的激活时段期间，在供应到第一晶体管TR1的第一端子的数据信号DATA的电压加上所述电压差(即，阈值电压)的电压可以供应于第一晶体管TR1的栅极端子。即，数据信号DATA可以补偿第一晶体管TR1的阈值电压，被补偿的数据信号DATA可以供应于第一晶体管TR1的栅极端子。
第四晶体管TR4_1、TR4_2可以串联连接，可以以双栅极晶体管工作。例如，在第四晶体管TR4_1、TR4_2的栅极端子可以施加相同的信号。即，第四晶体管TR4_1、TR4_2的栅极端子可以接收栅极初始化信号GI。另外，第四晶体管TR4_1的第一端子和第四晶体管TR4_2的第二端子可以彼此连接。并且，当所述双栅极晶体管关断时，能够减少泄露电流。第四晶体管TR4_1的第二端子可以连接于第一晶体管TR1的栅极端子以及存储电容器CST的第一端子。第四晶体管TR4_2的第一端子可以接收初始化电压VINT。在另一例示性实施例中，第四晶体管TR4_1、TR4_2也可以由包括三个晶体管的三栅极晶体管实现。
各个第四晶体管TR4_1、TR4_2可以在栅极初始化信号GI的激活时段期间将初始化电压VINT供应于第一晶体管TR1的栅极端子。在这样的情况下，各个第四晶体管TR4_1、TR4_2可以在线性区工作。即，各个第四晶体管TR4_1、TR4_2可以在栅极初始化信号GI的激活时段期间将第一晶体管TR1的栅极端子初始化为初始化电压VINT。
在例示性实施例中，栅极初始化信号GI可以是与一水平时间前的栅极信号GW实质上相同的信号。例如，向显示装置100所包括的多个子像素SP中的第n(其中，n是2以上的整数)行的子像素SP供应的栅极初始化信号GI可以是与向子像素SP中的第(n-1)行的子像素SP供应的栅极信号GW实质上相同的信号。即，向子像素SP中的第(n-1)行的子像素SP供应被激活的栅极信号GW，从而能够向子像素SP中的第n行的子像素SP供应被激活的栅极初始化信号GI。其结果，可以在向子像素SP中的第(n-1)行的子像素SP供应数据信号DATA的同时，将子像素SP中的第n行的子像素SP所包括的第一晶体管TR1的栅极端子初始化为初始化电压VINT。
第五晶体管TR5的栅极端子可以接收发光控制信号EM。第五晶体管TR5的第一端子可以接收第一电源电压ELVDD。第五晶体管TR5的第二端子可以连接于第一晶体管TR1的第一端子。
第五晶体管TR5可以在发光控制信号EM的激活时段期间向第一晶体管TR1的第一端子供应第一电源电压ELVDD。与此相反地，第五晶体管TR5可以在发光控制信号EM的非激活时段期间切断第一电源电压ELVDD的供应。在这样的情况下，第五晶体管TR5可以在线性区工作。第五晶体管TR5在发光控制信号EM的激活时段期间向第一晶体管TR1的第一端子供应第一电源电压ELVDD，从而第一晶体管TR1能够生成驱动电流ID。另外，第五晶体管TR5在发光控制信号EM的非激活时段期间切断第一电源电压ELVDD的供应，从而供应到第一晶体管TR1的第一端子的数据信号DATA能够向第一晶体管TR1的栅极端子供应。
第六晶体管TR6的栅极端子可以接收发光控制信号EM。第一端子可以连接于第一晶体管TR1的第二端子。第二端子可以连接于有机发光元件OLED的第一端子。
第六晶体管TR6可以在发光控制信号EM的激活时段期间将由第一晶体管TR1生成的驱动电流ID向有机发光元件OLED供应。在这样的情况下，第六晶体管TR6可以在线性区工作。即，第六晶体管TR6在发光控制信号EM的激活时段期间将由第一晶体管TR1生成的驱动电流ID向有机发光元件OLED供应，从而有机发光元件OLED能够输出光。另外，第六晶体管TR6在发光控制信号EM的非激活时段期间将第一晶体管TR1和有机发光元件OLED彼此电分离，从而供应到第一晶体管TR1的第二端子的数据信号DATA(准确地说，被补偿阈值电压的数据信号)能够向第一晶体管TR1的栅极端子供应。
第七晶体管TR7的栅极端子可以接收元件初始化信号GB。第一端子可以接收初始化电压VINT。第二端子可以连接于有机发光元件OLED的第一端子。
第七晶体管TR7可以在元件初始化信号GB的激活时段期间将初始化电压VINT向有机发光元件OLED的第一端子供应。在这样的情况下，第七晶体管TR7可以在线性区工作。即，第七晶体管TR7可以在元件初始化信号GB的激活时段期间将有机发光元件OLED的第一端子初始化为初始化电压VINT。
选择性地，栅极初始化信号GI和元件初始化信号GB可以是实质上相同的信号。将第一晶体管TR1的栅极端子初始化的工作和将有机发光元件OLED的第一端子初始化的工作可以彼此不影响。即，将第一晶体管TR1的栅极端子初始化的工作和将有机发光元件OLED的第一端子初始化的工作可以彼此独立。
存储电容器CST可以包括第一端子以及第二端子。存储电容器CST可以连接于第一电源电压ELVDD布线和第一晶体管TR1的栅极端子之间。例如，存储电容器CST的第一端子可以连接于第一晶体管TR1的栅极端子，存储电容器CST的第二端子可以连接于第一电源电压ELVDD布线。存储电容器CST可以在栅极信号GW的非激活时段期间保持第一晶体管TR1的栅极端子的电压电平。栅极信号GW的非激活时段可以包括发光控制信号EM的激活时段，在发光控制信号EM的激活时段期间由第一晶体管TR1生成的驱动电流ID可以供应于有机发光元件OLED。因此，基于由存储电容器CST保持的电压电平，由第一晶体管TR1生成的驱动电流ID可以供应于有机发光元件OLED。
电容器CAP可以包括第一端子以及第二端子。电容器CAP可以连接于第一电源电压ELVDD布线和第三晶体管TR3_1、TR3_2之间(例如，第一节点N1)。例如，电容器CAP的第一端子可以连接于第三晶体管TR3_1的第二端子以及第三晶体管TR3_2的第一端子，电容器CAP的第二端子可以连接于第一电源电压ELVDD布线。
在第一节点N1周边可以配置栅极信号GW布线、栅极初始化信号GI布线、数据信号DATA布线等，由于栅极信号GW布线、栅极初始化信号GI布线、数据信号DATA布线的电压变化而第一节点N1的电压可能变动。在例示性实施例中，第一节点N1和电容器CAP相连接，从而可以减少由于配置于第一节点N1周边的栅极信号GW布线、栅极初始化信号GI布线、数据信号DATA布线的电压变化而可能产生的第一节点N1的电压变动。
另外，当栅极信号GW的激活时段结束后栅极信号GW的非激活时段开始时，第一节点N1的电压可能增加，第三晶体管TR3_1、TR3_2各自的第一和第二端子之间的电压增加而第一晶体管TR1的栅极端子的电压也可能增加。在这样的情况下，可能产生有机发光元件OLED的亮度减少的闪烁现象。在例示性实施例中，第一节点N1和电容器CAP连接，从而第三晶体管TR3_1、TR3_2各自的第一和第二端子之间的电压可以减少，能够不产生所述闪烁现象。
然而，虽说明了子像素SP包括一个驱动晶体管、两个双栅极晶体管、四个开关晶体管、一个存储电容器、电容器等的结构，但本发明的结构不限于此。例如，子像素SP也可以包括一个驱动晶体管、至少一个双栅极晶体管、至少一个开关晶体管、至少一个存储电容器以及电容器CAP。
图3至图8是用于说明图1的显示装置的布局图。例如，图2所示的第一至第七晶体管TR1、TR2、TR3_1、TR3_2、TR4_1、TR4_2、TR5、TR6、TR7、存储电容器CST、电容器CAP、被施加初始化电压VINT的布线、被施加栅极信号GW的布线、被施加栅极初始化信号GI的布线以及被施加发光控制信号EM的布线示出为布局。为了便于说明，在图3至图8中可能没有将包括在显示装置100中的所有构成要件示出。在此，图6是放大示出图5的A区域的局部放大平面图。
参照图3、图4、图5以及图6，显示装置100可以包括基板(例如，图9的基板110)、有源层130、第一栅极电极180、第二栅极电极170、栅极电极图案185、栅极初始化布线510、发光控制信号布线520等。
如图3所示，在所述基板上的子像素区域20可以配置有源层130。有源层130可以包括第一至第十区域a、b、c、d、e、f、g、h、i、j(例如，第一栅极电极180、第二栅极电极170、栅极初始化布线510、发光控制信号布线520和有源层130不重叠的区域)。在第一至第十区域a、b、c、d、e、f、g、h、i、j中可以掺杂杂质(或者离子)，可以具有相对高的电导率。第一至第十区域a、b、c、d、e、f、g、h、i、j用于表示构成第一至第七晶体管TR1、TR2、TR3_1、TR3_2、TR4_1、TR4_2、TR5、TR6、TR7的源极电极或者漏极电极的区域，区域间边界可能不会明确地区分，可能彼此电连接。
如图4以及图5所示，在有源层130上可以配置第一栅极电极180、第二栅极电极170、栅极电极图案185、栅极初始化布线510以及发光控制信号布线520。
第一栅极电极180可以沿着第一方向D1延伸，在第一区域a和第二区域b之间可以具有沿着第二方向D2凸出的凸出部。第一栅极电极180的所述凸出部可以与第一区域a以及第二区域b一起构成第三晶体管TR3_1，第一栅极电极180可以与第二区域b以及第三区域c一起构成第三晶体管TR3_2。第一栅极电极180可以起到图2所示的被施加栅极信号GW的布线的功能。即，在第三晶体管TR3_1、TR3_2可以施加栅极信号GW，第三晶体管TR3_1、TR3_2可以起到双栅极晶体管的功能。将与第三晶体管TR3_1的沟道重叠的第一栅极电极180的第一部分(或者第一栅极电极180的所述凸出部的一部分)定义为第一子栅极电极180a，将与第三晶体管TR3_2的沟道重叠的第一栅极电极180的第二部分定义为第二子栅极电极180b(参照图6)。
另外，第一栅极电极180可以与第四区域d以及第五区域e一起构成第二晶体管TR2。
第二栅极电极170可以具有岛(island)形状。第二栅极电极170可以与第三区域c以及第四区域d一起构成第一晶体管TR1(例如，图9的驱动晶体管250)。
栅极初始化布线510可以沿着第一方向D1延伸。栅极初始化布线510可以与第六区域f以及第七区域g一起构成第四晶体管TR4_1，栅极初始化布线510可以与第七区域g以及第一区域a一起构成第四晶体管TR4_2。栅极初始化布线510可以起到图2所示的被施加栅极初始化信号GI的布线的功能。即，在第四晶体管TR4_1、TR4_2可以施加栅极初始化信号GI，第四晶体管TR4_1、TR4_2可以起到双栅极晶体管的功能。
另外，栅极初始化布线510可以与第六区域f以及第十区域j一起构成第七晶体管TR7。
发光控制信号布线520可以沿着第一方向D1延伸。发光控制信号布线520可以与第四区域d以及第八区域h一起构成第五晶体管TR5，发光控制信号布线520可以与第三区域c以及第九区域i一起构成第六晶体管TR6。
栅极电极图案185可以配置在第二区域b上。在例示性实施例中，第二区域b可以对应于图2的第一节点N1。即，栅极电极图案185可以与第二区域b一起构成电容器CAP。
参照图7以及图8，显示装置100可以还包括初始化电压布线530以及第三栅极电极175。
在第一栅极电极180、第二栅极电极170、栅极电极图案185、栅极初始化布线510以及发光控制信号布线520上可以配置初始化电压布线530以及第三栅极电极175。
初始化电压布线530可以沿着第一方向D1延伸。初始化电压布线530可以起到图2所示的被施加初始化电压VINT的布线的功能。
第三栅极电极175可以沿着第一方向D1延伸。第三栅极电极175可以与第二栅极电极170重叠配置。第三栅极电极175可以与第二栅极电极170一起构成存储电容器CST。
图9是沿着图8的I-I'线截取的截面图。例如，图3至图8所示的第一以及第三晶体管TR1、TR3_1、TR3_2、存储电容器CST、电容器CAP等用截面图示出。为了便于说明，在图9中可能没有将包括在显示装置100中的所有构成要件示出。
参照图9，显示装置100可以包括基板110、缓冲层115、栅极电极图案185、驱动晶体管250、双栅极晶体管DGT、存储电容器259、绝缘图案165、第一栅极绝缘层150、第二栅极绝缘层155、层间绝缘层190、连接图案215、电源布线235、连接电极210、平坦化层270、发光结构物200、像素界定膜310、薄膜封装层450等。
在此，基板110可以包括第一有机层111、第一无机层112、硅层120、第二有机层113以及第二无机层114，有源层130可以包括第一区域a、第二区域b、第三区域c、第四区域d、第一沟道区域ch1、第二沟道区域ch2以及第三沟道区域ch3。
另外，第一栅极电极180可以包括第一子栅极电极180a以及第二子栅极电极180b，双栅极晶体管DGT可以包括第一子晶体管255以及第二子晶体管257。
另外，第一子晶体管255可以包括有源层130(例如，第一区域a、第一沟道区域ch1以及第二区域b)以及第一子栅极电极180a，第二子晶体管257可以包括有源层130(例如，第二区域b、第二沟道区域ch2以及第三区域c)以及第二子栅极电极180b。
另外，驱动晶体管250可以包括有源层130(例如，第三区域c、第三沟道区域ch3以及第四区域d)以及第二栅极电极170，存储电容器259可以包括第二栅极电极170以及第三栅极电极175。在此，第二栅极电极170可以起到驱动晶体管250的栅极电极的功能，或起到存储电容器259的下电容器电极的功能。
并且，发光结构物200可以包括下电极290、发光层330以及上电极340，薄膜封装层450可以包括第一无机薄膜封装层451、有机薄膜封装层452以及第二无机薄膜封装层453。
在例示性实施例中，有源层130的第二区域b和栅极电极图案185可以对应于图2以及图8所示的电容器CAP。
可以提供第一有机层111。第一有机层111可以包含具有挠性的有机物质。例如，第一有机层111可以包含无规共聚物(random copolymer)或者嵌段共聚物(blockcopolymer)。另外，第一有机层111可以具有高透明性、低热膨胀系数(coefficient ofthermal expansion)以及高玻璃化温度。第一有机层111含有酰亚胺基(imide)，因此耐热性、耐化学性、耐磨损性以及电特性可以优异。在例示性实施例中，第一有机层111可以包含聚酰亚胺(polyimide)。
在第一有机层111上可以配置第一无机层112。换句而言，第一有机层111的上面和第一无机层112的底面可以直接接触，在第一有机层111上可以全面配置第一无机层112。第一无机层112可以切断通过第一有机层111渗透的水分。第一无机层112可以包含具有挠性的无机物质。在例示性实施例中，第一无机层112可以包含硅化合物或者金属氧化物等。
在第一无机层112上可以配置硅层120。硅层120可以将第一无机层112和第二有机层113粘贴。换句而言，硅层120的底面可以与第一无机层112直接接触，硅层120的上面可以与第二有机层113直接接触，硅层120可以在第一无机层112和第二有机层113之间全面配置。硅层120可以包含具有粘贴功能的硅物质。在例示性实施例中，硅层120可以包含无定形硅(例如，非晶硅)。
在硅层120上可以配置第二有机层113。换句而言，在硅层120上可以全面配置第二有机层113。第二有机层113包含具有挠性的有机物质。例如，第二有机层113可以包含无规共聚物或者嵌段共聚物。在例示性实施例中，第二有机层113可以含有与第一有机层111相同的物质。
在第二有机层113上可以配置第二无机层114。换句而言，在第二有机层113上可以全面配置第二无机层114。第二无机层114可以切断通过第二有机层113渗透的水分。第二无机层114可以包含具有挠性的无机物质。在例示性实施例中，第二无机层114可以含有与第一无机层112相同的物质。
由此，可以配置包括第一有机层111、第一无机层112、硅层120、第二有机层113以及第二无机层114的基板110。
然而，虽说明为基板110具有五个层，但本发明的结构不限于此。例如，基板110也可以包括至少四个层。
在另一例示性实施例中，基板110也可以包括石英基板、合成石英(syntheticquartz)基板、氟化钙基板、掺杂氟的石英(F-doped quartz)基板、钠钙(sodalime)玻璃基板、无碱(non-alkali)玻璃基板等。
在基板110上可以配置缓冲层115。缓冲层115可以防止金属原子或杂质从基板110向驱动晶体管250以及双栅极晶体管DGT扩散的现象，可以在用于形成有源层130的结晶化工艺期间调节热量的传递速度而使得获得实质上均匀的有源层130。另外，在基板110的表面不均匀的情况下，缓冲层115可以执行提升基板110的表面的平坦度的作用。根据基板110的类型，在基板110上可以提供两个以上的缓冲层115或可以不配置缓冲层115。缓冲层115可以包含硅化合物、金属氧化物等。
在缓冲层115上可以配置有源层130。有源层130可以包括第一区域a、第二区域b、第三区域c、第四区域d、第一沟道区域ch1、第二沟道区域ch2以及第三沟道区域ch3。在此，在第一区域a和第二区域b之间可以设置第一沟道区域ch1，在第二区域b和第三区域c之间可以设置第二沟道区域ch2，在第三区域c和第四区域d之间可以设置第三沟道区域ch3。有源层130可以包含金属氧化物半导体、无机物半导体(例如，无定形硅(amorphoussilicon)、多晶硅(poly silicon))或者有机物半导体等。
在缓冲层115以及有源层130上可以配置第一栅极绝缘层150。在例示性实施例中，第一栅极绝缘层150可以包括暴露第二区域b的开口152。例如，开口152可以与第一子栅极电极180a以及第二子栅极电极180b不重叠，可以与栅极电极图案185重叠。
第一栅极绝缘层150可以在缓冲层115上充分覆盖有源层130，可以在有源层130的周围不产生台阶而具有实质上平坦的上面。选择性地，第一栅极绝缘层150也可以在缓冲层115上覆盖有源层130，并以均匀的厚度沿着有源层130的轮廓配置。第一栅极绝缘层150可以包含硅化合物、金属氧化物等。例如，第一栅极绝缘层150可以包含氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、碳氧化硅(SiOxCy)、硅碳氮(SiCxNy)、氧化铝(AlOx)、氮化铝(AlNx)、氧化钽(TaOx)、氧化铪(HfOx)、氧化锆(ZrOx)、氧化钛(TiOx)等。在例示性实施例中，第一栅极绝缘层150可以包含具有相对低的介电常数的氧化硅(SiOx)。在另一例示性实施例中，第一栅极绝缘层150也可以具有包括多个绝缘层的多层构造。所述绝缘层可以具有彼此不同物质以及彼此不同厚度。
在有源层130上的开口152可以配置绝缘图案165。绝缘图案165可以完全填充开口152，绝缘图案165的上面可以与位于开口152的周边的第一栅极绝缘层150的上面不形成台阶。换句而言，绝缘图案165的厚度和第一栅极绝缘层150的厚度可以实质上相同。在例示性实施例中，绝缘图案165的底面可以与有源层130接触，绝缘图案165的上面可以与栅极电极图案185的底面接触。
绝缘图案165可以包含硅化合物、金属氧化物等。在例示性实施例中，绝缘图案165可以包含具有相对高的介电常数的氮化硅(SiNx)。换句而言，绝缘图案165的介电常数可以大于第一栅极绝缘层150的介电常数。选择性地，绝缘图案165也可以包含具有高介电常数的金属氧化物。例如，绝缘图案165可以包含氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)、氧化钛(TiOx)等。在此，所述“高介电常数”意指介电常数K为8以上。
然而，虽说明为开口152暴露位于第二区域b的有源层130的整体，并在开口152中填充绝缘图案165，但本发明的结构不限于此。例如，也可以是，开口152暴露位于第二区域b的有源层130的一部分，在开口152中填充绝缘图案165。
第一子栅极电极180a可以配置于有源层130上的第一沟道区域ch1，第二子栅极电极180b可以配置于有源层130上的第二沟道区域ch2。换句而言，第一栅极电极180可以配置于有源层130上的第一沟道区域ch1以及第二沟道区域ch2。如图8所示，第一子栅极电极180a以及第二子栅极电极180b可以一体形成，第一子栅极电极180a以及第二子栅极电极180b可以起到双栅极晶体管DGT的栅极电极的功能。例如，在第一栅极电极180可以施加图2的栅极信号GW。即，可以是，将第一子栅极电极180a与有源层130的第一区域a、第二区域b以及第一沟道区域ch1一起定义为第一子晶体管255(例如，对应于图8的第三晶体管TR3_1)，将第二子栅极电极180b与有源层130的第二区域b、第三区域c以及第二沟道区域ch2一起定义为第二子晶体管257(例如，对应于图8的第三晶体管TR3_2)。
第一栅极电极180可以包含金属、合金、金属氮化物、导电性金属氧化物、透明导电性物质等。这些可以单独或者彼此组合使用。在另一例示性实施例中，第一栅极电极180也可以具有包括多个金属层的多层构造。所述金属层可以具有彼此不同物质以及彼此不同厚度。
第二栅极电极170可以配置于有源层130上的第三沟道区域ch3。第二栅极电极170可以与第一栅极电极180以及栅极电极图案185隔开。可以将第二栅极电极170与有源层130的第三区域c、第四区域d以及第三沟道区域ch3一起定义为驱动晶体管250(例如，图8的第一晶体管TR1)。第二栅极电极170可以包含金属、合金、金属氮化物、导电性金属氧化物、透明导电性物质等。这些可以单独或者彼此组合使用。在另一例示性实施例中，第二栅极电极170也可以具有包括多个金属层的多层构造。所述金属层可以具有彼此不同物质以及彼此不同厚度。
栅极电极图案185可以配置于有源层130上的第二区域b。栅极电极图案185可以与第一栅极电极180隔开。在例示性实施例中，栅极电极图案185可以位于与第一栅极电极180以及第二栅极电极170相同的水平。另外，在栅极电极图案185可以施加第一电源电压ELVDD(参照图2)。另外，栅极电极图案185和有源层130的第二区域b可以定义为电容器CAP(参照图2)，在栅极电极图案185和第二区域b之间可以介有具有相对高介电常数的绝缘图案165。
栅极电极图案185可以包含金属、合金、金属氮化物、导电性金属氧化物、透明导电性物质等。例如，栅极电极图案185可以包含金(Au)、银(Ag)、铝(Al)、铂(Pt)、镍(Ni)、钛(Ti)、钯(Pd)、镁(Mg)、钙(Ca)、锂(Li)、铬(Cr)、钽(Ta)、钨(W)、铜(Cu)、钼(Mo)、钪(Sc)、钕(Nd)、铱(Ir)、含铝的合金、氮化铝(AlNx)、含银的合金、氮化钨(WNx)、含铜的合金、含钼的合金、氮化钛(TiNx)、氮化铬(CrNx)、氮化钽(TaNx)、锶钌氧化物(SrRuxOy)、氧化锌(ZnOx)、氧化铟锡(ITO)、氧化锡(SnOx)、氧化铟(InOx)、氧化钙(GaOx)、氧化铟锡(IZO)等。这些可以单独或者彼此组合使用。在另一例示性实施例中，栅极电极图案185也可以具有包括多个金属层的多层构造。所述金属层可以具有彼此不同物质以及彼此不同厚度。
例如，在以往的显示装置中，为了所述以往的显示装置以低频(例如，30hz以下)驱动，必须减少第三晶体管的泄露电流。为了减少所述泄露电流，包括在所述以往的显示装置中的第三晶体管从单极晶体管改变为了双栅极晶体管。另外，为了进一步减少所述泄露电流，在所述双栅极晶体管附加了轻掺杂漏极(lightly doped drain；LDD)。在这样的情况下，由于LDD面积确保、工艺偏差问题、元件特性确保等之类限制事项，难以在双栅极晶体管适用LDD。与此不同，为了进一步减少所述泄露电流，在所述双栅极晶体管的公共区域(例如，图2的第一节点N1或者图8的第二区域b)附加了下金属层(bottom metal layer；BML)。在这样的情况下，在BML和所述公共区域可以形成电容器。然而，为了形成BML，追加2次掩模工艺(例如，BML的图案化工艺以及暴露BML的一部分的接触孔工艺)，因此可能相对增加制造费用。另外，BML可以配置于缓冲层和阻挡层之间，缓冲层的厚度可以是大致3500埃。BML和所述公共区域之间的距离相对大，因此所述电容器的静电容量可能相对小。当所述电容器的静电容量小时，由于所述泄露电流不显著减小，所述以往的显示装置不能以低频驱动。
在例示性实施例中，栅极电极图案185、第一栅极电极180以及第二栅极电极170在相同的工艺中同时形成，从而能够相对减少制造费用。另外，栅极电极图案185和第二区域b之间的距离相对小，因此可以相对增加电容器CAP的静电容量。并且，在栅极电极图案185和第二区域b之间介有具有相对高介电常数的绝缘图案165，从而可以进一步增加电容器CAP的静电容量。由此，可以在第二区域b中显著减小泄露电流。
在第一栅极绝缘层150、第一栅极电极180、第二栅极电极170以及栅极电极图案185上可以配置第二栅极绝缘层155。第二栅极绝缘层155可以在第一栅极绝缘层150上充分覆盖第一栅极电极180、第二栅极电极170以及栅极电极图案185，可以在第一栅极电极180、第二栅极电极170以及栅极电极图案185的周围不产生台阶而具有实质上平坦的上面。选择性地，第二栅极绝缘层155也可以在第一栅极绝缘层150上覆盖第一栅极电极180、第二栅极电极170以及栅极电极图案185，并以均匀的厚度沿着第一栅极电极180、第二栅极电极170以及栅极电极图案185的轮廓配置。第二栅极绝缘层155可以包含硅化合物、金属氧化物等。在另一例示性实施例中，第二栅极绝缘层155也可以具有包括多个绝缘层的多层构造。所述绝缘层可以具有彼此不同物质以及彼此不同厚度。
第三栅极电极175可以配置在第二栅极绝缘层155上。换句而言，第三栅极电极175可以配置在第二栅极绝缘层155中的在下方设置有第二栅极电极170的部分上。第三栅极电极175可以与第二栅极电极170一起定义为存储电容器259(例如，图2的存储电容器CST)。第三栅极电极175可以包含金属、合金、金属氮化物、导电性金属氧化物、透明导电性物质等。这些可以单独或者彼此组合使用。在另一例示性实施例中，第三栅极电极175也可以具有包括多个金属层的多层构造。所述金属层可以具有彼此不同物质以及彼此不同厚度。
在第二栅极绝缘层155以及第三栅极电极175上可以配置层间绝缘层190。层间绝缘层190可以在第二栅极绝缘层155上充分覆盖第三栅极电极175，可以在第三栅极电极175的周围不产生台阶而具有实质上平坦的上面。选择性地，层间绝缘层190也可以在第二栅极绝缘层155上覆盖第三栅极电极175，并以均匀的厚度沿着第三栅极电极175的轮廓配置。层间绝缘层190可以包含硅化合物、金属氧化物等。在另一例示性实施例中，层间绝缘层190也可以具有包括多个绝缘层的多层构造。所述绝缘层可以具有彼此不同物质以及彼此不同厚度。
在层间绝缘层190上的第二区域b可以配置连接图案215。在连接图案215可以施加第一电源电压ELVDD(参照图2)。通过去除第二栅极绝缘层155以及层间绝缘层190的一部分而形成的接触孔，连接图案215可以接通于栅极电极图案185。即，第一电源电压ELVDD可以通过连接图案215提供于栅极电极图案185。在例示性实施例中，连接图案215、电源布线235以及连接电极210可以位于相同的层上。连接图案215可以包含金属、合金、金属氮化物、导电性金属氧化物、透明导电性物质等。这些可以单独或者彼此组合使用。在另一例示性实施例中，连接图案215也可以具有包括多个金属层的多层构造。所述金属层可以具有彼此不同物质以及彼此不同厚度。
在层间绝缘层190上的第三沟道区域ch3可以配置电源布线235。电源布线235可以与连接图案215以及连接电极210隔开。电源布线235可以起到布线的功能。例如，在电源布线235可以施加第一电源电压ELVDD，电源布线235可以向第二方向D2延伸(参照图2)。通过去除层间绝缘层190的一部分而形成的接触孔，电源布线235可以接通于第三栅极电极175。即，第一电源电压ELVDD可以提供于第三栅极电极175。电源布线235可以包含金属、合金、金属氮化物、导电性金属氧化物、透明导电性物质等。这些可以单独或者彼此组合使用。在另一例示性实施例中，电源布线235也可以具有包括多个金属层的多层构造。所述金属层可以具有彼此不同物质以及彼此不同厚度。
在层间绝缘层190上的第一区域a可以配置连接电极210。连接电极210可以与连接图案215以及电源布线235隔开。例如，连接电极210的第一部分可以接通于第一区域a，连接电极210的第二部分可以在显示装置100的另一截面图中与第二栅极电极170连接。换句而言，施加到第一区域a的初始化电压VINT可以通过连接电极210提供于第二栅极电极170(参照图2)。通过去除第一栅极绝缘层150、第二栅极绝缘层155以及层间绝缘层190的一部分而形成的接触孔，连接电极210的所述第一部分可以接通于有源层130的第一区域a。连接电极210可以包含金属、合金、金属氮化物、导电性金属氧化物、透明导电性物质等。这些可以单独或者彼此组合使用。在另一例示性实施例中，连接电极210也可以具有包括多个金属层的多层构造。所述金属层可以具有彼此不同物质以及彼此不同厚度。
在层间绝缘层190、连接图案215、电源布线235以及连接电极210上可以配置平坦化层270。平坦化层270可以以相对厚的厚度配置成充分覆盖连接图案215、电源布线235以及连接电极210。平坦化层270可以由有机绝缘物质或者无机绝缘物质形成。在例示性实施例中，平坦化层270可以包含有机绝缘物质。例如，平坦化层270可以包含光致抗蚀剂、聚丙烯类树脂、聚酰亚胺类树脂、聚酰胺类树脂、硅氧烷类树脂、丙烯酸类树脂、环氧类树脂等。
在平坦化层270上可以配置下电极290。下电极290可以包含金属、合金、金属氮化物、导电性金属氧化物、透明导电性物质等。这些可以单独或者彼此组合使用。在另一例示性实施例中，下电极290也可以具有包括多个金属层的多层构造。所述金属层可以具有彼此不同物质以及彼此不同厚度。
像素界定膜310可以配置在平坦化层270以及下电极290的一部分上。换句而言，像素界定膜310可以暴露下电极290的一部分。像素界定膜310可以由有机绝缘物质或者无机绝缘物质形成。在例示性实施例中，像素界定膜310可以包含有机绝缘物质。
发光层330可以配置在下电极290上。发光层330可以具有包括有机发光层(organic light emission layer；EML)、空穴注入层(hole injection layer；HIL)、空穴传输层(hole transport layer；HTL)、电子传输层(electron transport layer；ETL)、电子注入层(electron injection layer；EIL)等的多层构造。发光层330的有机发光层(EML)可以根据子像素使用能够发出不同颜色光(即，红色光、绿色光、蓝色光等)的发光物质中的至少一个而形成。与此不同，发光层330的有机发光层(EML)也可以层叠能够产生红色光、绿色光、蓝色光等不同颜色光的多个发光物质而整体上发出白色光。在这样的情况下，在配置在下电极290上的发光层330上可以配置滤色器。所述滤色器可以包括红色滤色器、绿色滤色器、蓝色滤色器中的至少一个。选择性地，所述滤色器也可以包括黄色(Yellow)滤色器、青色(Cyan)滤色器以及品红色(Magenta)滤色器。所述滤色器可以包含感光性树脂或者彩色光刻胶。
上电极340可以配置在发光层330上。在上电极340可以施加第二电源电压ELVSS(参照图2)。上电极340可以包含金属、合金、金属氮化物、导电性金属氧化物、透明导电性物质等。这些可以单独或者彼此组合使用。在另一例示性实施例中，上电极340也可以具有包括多个金属层的多层构造。例如，所述金属层可以厚度彼此不同或包含彼此不同物质。
由此，可以配置包括下电极290、发光层330以及上电极340的发光结构物200。
在上电极340上可以配置第一无机薄膜封装层451。例如，第一无机薄膜封装层451可以沿着上电极340的轮廓配置。第一无机薄膜封装层451可以防止发光结构物200因水分、氧气等的渗透而劣化。另外，第一无机薄膜封装层451可以还执行保护发光结构物200免受外部冲击的功能。第一无机薄膜封装层451可以包含具有挠性的无机绝缘物质。
在第一无机薄膜封装层451上可以配置有机薄膜封装层452。有机薄膜封装层452可以提升显示装置100的平坦度，可以与第一无机薄膜封装层451一起保护发光结构物200。有机薄膜封装层452可以包含具有挠性的有机绝缘物质。
在有机薄膜封装层452上可以配置第二无机薄膜封装层453。第二无机薄膜封装层453可以覆盖有机薄膜封装层452并以均匀的厚度沿着有机薄膜封装层452的轮廓配置。第二无机薄膜封装层453可以与第一无机薄膜封装层451一起防止发光结构物200因水分、氧气等的渗透而劣化。另外，第二无机薄膜封装层453可以与第一无机薄膜封装层451以及有机薄膜封装层452一起还执行保护发光结构物200免受外部冲击的功能。第二无机薄膜封装层453可以包含具有挠性的无机绝缘物质。
由此，可以配置包括第一无机薄膜封装层451、有机薄膜封装层452以及第二无机薄膜封装层453的薄膜封装层450。选择性地，薄膜封装层450也可以具有层叠为第一至第五薄膜封装层的5层构造或者层叠为第一至第七薄膜封装层的7层构造。
根据本发明的例示性实施例的显示装置100包括位于与第一栅极电极180以及第二栅极电极170相同的水平的栅极电极图案185，从而能够相对缩减栅极电极图案185和第二区域b之间的距离，能够相对增加电容器CAP的静电容量。另外，在栅极电极图案185和第二区域b之间介有具有相对高介电常数的绝缘图案165，从而能够更增加电容器CAP的静电容量。由此，能够在第二区域b中显著缩减泄露电流，显示装置100能够以低频驱动。
图10至图22是示出根据本发明的例示性实施例的显示装置的制造方法的图。
参照图10，可以提供硬质的玻璃基板105。在玻璃基板105上可以形成第一有机层111。第一有机层111可以使用具有挠性的有机物质而形成。在例示性实施例中，第一有机层111可以包含聚酰亚胺。
在第一有机层111上可以形成第一无机层112。第一无机层112可以切断通过第一有机层111渗透的水分。第一无机层112可以使用具有挠性的无机物质而形成。在例示性实施例中，第一无机层112可以包含硅化合物或者金属氧化物等。
在第一无机层112上可以形成硅层120。硅层120可以包含具有粘贴功能的硅物质。在例示性实施例中，硅层120可以使用无定形硅而形成。
在硅层120上可以形成第二有机层113。第二有机层113可以使用具有挠性的有机物质而形成。例如，第二有机层113可以包含聚酰亚胺。
在第二有机层113上可以形成第二无机层114。第二无机层114可以切断通过第二有机层113渗透的水分。第二无机层114可以使用具有挠性的无机物质而形成。在例示性实施例中，第二无机层114可以含有与第一无机层112相同的物质。
由此，可以形成包括第一有机层111、第一无机层112、硅层120、第二有机层113以及第二无机层114的基板110。
基板110薄且具有柔性，因此基板110可以在坚硬的玻璃基板105上形成。例如，执行后续工艺后，所述玻璃基板可以从基板110去除。换句而言，由于基板110的柔韧的物性，可能难以在基板110上直接执行所述后续工艺。考虑这样一点，可以利用硬质的玻璃基板105执行所述后续工艺之后，去除玻璃基板105，从而可以将第一有机层111、第一无机层112、第二有机层113以及第二无机层114用作基板110。另外，可以在第一无机层112和第二有机层113之间介有硅层120，以使得当将玻璃基板105从基板110剥离时，第一有机层111、第一无机层112、第二有机层113以及第二无机层114彼此不分离。
在基板110上可以形成缓冲层115。可以根据基板110的类型，在基板110上提供两个以上的缓冲层115或不配置缓冲层115。缓冲层115可以使用硅化合物、金属氧化物等而形成。
参照图11，在缓冲层115上可以形成有源层130。有源层130可以包括第一区域a、第二区域b、第三区域c、第四区域d、第一沟道区域ch1、第二沟道区域ch2以及第三沟道区域ch3。在此，第一沟道区域ch1可以位于第一区域a和第二区域b之间，第二沟道区域ch2可以位于第二区域b和第三区域c之间，第三沟道区域ch3可以位于第三区域c和第四区域d之间。有源层130可以使用金属氧化物半导体、无机物半导体或者有机物半导体等而形成。
参照图12，在缓冲层115以及有源层130上可以形成预备第一栅极绝缘层1150。预备第一栅极绝缘层1150可以在缓冲层115上充分覆盖有源层130，可以在有源层130的周围不产生台阶而具有实质上平坦的上面。选择性地，预备第一栅极绝缘层1150也可以在缓冲层115上覆盖有源层130，并以均匀的厚度沿着有源层130的轮廓形成。预备第一栅极绝缘层1150可以使用硅化合物、金属氧化物等而形成。例如，预备第一栅极绝缘层1150可以包含SiOx、SiNx、SiOxNy、SiOxCy、SiCxNy、AlOx、AlNx、TaOx、HfOx、ZrOx、TiOx等。在例示性实施例中，预备第一栅极绝缘层1150可以包含具有相对低的介电常数的SiOx。在另一例示性实施例中，预备第一栅极绝缘层1150也可以具有包括多个绝缘层的多层构造。所述绝缘层可以具有彼此不同物质以及彼此不同厚度。
参照图13，在预备第一栅极绝缘层1150上可以形成包括暴露第二区域b的开口612的光致抗蚀剂610。
参照图14，形成光致抗蚀剂610后，在基板110上整体地执行蚀刻工艺。例如，所述蚀刻工艺可以是干式蚀刻工艺。
参照图15，通过所述蚀刻工艺，可以在与第二区域b重叠的预备第一栅极绝缘层1150形成开口152。由此，可以形成包括开口152的第一栅极绝缘层150。
参照图16，形成第一栅极绝缘层150后，可以在第一栅极绝缘层150上设置包括与第二区域b重叠设置的开口的掩模620。设置掩模620后，可以在基板110上整体地执行蒸镀工艺。在此，蒸镀物质可以包含SiNx。
参照图17，可以通过所述蒸镀工艺，在开口152形成绝缘图案165。绝缘图案165可以完全填满开口152，绝缘图案165的上面可以与位于开口152周边的第一栅极绝缘层150的上面不形成台阶。换句而言，绝缘图案165的厚度和第一栅极绝缘层150的厚度可以实质上相同。在例示性实施例中，含SiNx的绝缘图案165的介电常数可以大于含SiOx的第一栅极绝缘层150的介电常数。选择性地，绝缘图案165也可以使用具有高介电常数的金属氧化物而形成。例如，绝缘图案165可以包含AlOx，ZrOx，HfOx，TiOx等。在此，所述“高介电常数”意指介电常数K为8以上。
参照图18，在第一栅极绝缘层150上可以形成包括第一子栅极电极180a以及第二子栅极电极180b的第一栅极电极180以及第二栅极电极170，在绝缘图案165上可以形成栅极电极图案185。换句而言，第一子栅极电极180a可以与第一沟道区域ch1重叠，第二子栅极电极180b可以与第二沟道区域ch2重叠，第二栅极电极170可以与第三沟道区域ch3重叠，栅极电极图案185可以与第二区域b重叠。
在例示性实施例中，第一栅极电极180、栅极电极图案185以及第二栅极电极170可以使用相同的物质而在相同的水平上隔开形成。例如，可以在第一栅极绝缘层150以及绝缘图案165上整体地形成第一预备电极层后，选择性地蚀刻所述第一预备电极层而在相同的工艺中同时形成第一栅极电极180、第二栅极电极170以及栅极电极图案185。
第一栅极电极180、第二栅极电极170以及栅极电极图案185各自可以使用金属、合金、金属氮化物、导电性金属氧化物、透明导电性物质等而形成。例如，第一栅极电极180、第二栅极电极170以及栅极电极图案185各自可以包含Au、Ag、Al、Pt、Ni、Ti、Pd、Mg、Ca、Li、Cr、Ta、W、Cu、Mo、Sc、Nd、Ir、含铝的合金、AlNx、含银的合金、WNx、含铜的合金、含钼的合金、TiNx、CrNx、TaNx、SrRuxOy、ZnOx、ITO、SnOx、InOx、GaOx、IZO等。这些可以单独或者彼此组合使用。在另一例示性实施例中，第一栅极电极180、第二栅极电极170以及栅极电极图案185各自也可以具有包括多个金属层的多层构造。所述金属层可以具有彼此不同物质以及彼此不同厚度。
参照图19，在第一栅极绝缘层150、第一栅极电极180、第二栅极电极170以及栅极电极图案185上可以形成第二栅极绝缘层155。第二栅极绝缘层155可以在第一栅极绝缘层150上充分覆盖第一栅极电极180、第二栅极电极170以及栅极电极图案185，可以在第一栅极电极180、第二栅极电极170以及栅极电极图案185的周围不产生台阶而具有实质上平坦的上面。选择性地，第二栅极绝缘层155也可以在第一栅极绝缘层150上覆盖第一栅极电极180、第二栅极电极170以及栅极电极图案185，并以均匀的厚度沿着第一栅极电极180、第二栅极电极170以及栅极电极图案185的轮廓形成。第二栅极绝缘层155可以使用硅化合物、金属氧化物等而形成。在另一例示性实施例中，第二栅极绝缘层155也可以具有包括多个绝缘层的多层构造。所述绝缘层可以具有彼此不同物质以及彼此不同厚度。
第三栅极电极175可以形成在第二栅极绝缘层155上。换句而言，第三栅极电极175可以形成在第二栅极绝缘层155中的在下方设置有第二栅极电极170的部分上。第三栅极电极175可以使用金属、合金、金属氮化物、导电性金属氧化物、透明导电性物质等而形成。这些可以单独或者彼此组合使用。在另一例示性实施例中，第三栅极电极175也可以具有包括多个金属层的多层构造。所述金属层可以具有彼此不同物质以及彼此不同厚度。
参照图20，在第二栅极绝缘层155以及第三栅极电极175上可以形成层间绝缘层190。层间绝缘层190可以在第二栅极绝缘层155上充分覆盖第三栅极电极175，可以在第三栅极电极175的周围不产生台阶而具有实质上平坦的上面。选择性地，层间绝缘层190也可以在第二栅极绝缘层155上覆盖第三栅极电极175，并以均匀的厚度沿着第三栅极电极175的轮廓形成。层间绝缘层190可以使用硅化合物、金属氧化物等而形成。在另一例示性实施例中，层间绝缘层190也可以具有包括多个绝缘层的多层构造。所述绝缘层可以具有彼此不同物质以及彼此不同厚度。
在层间绝缘层190上可以彼此隔开形成连接电极210、连接图案215以及电源布线235。换句而言，连接电极210可以与第一区域a重叠，连接图案215可以与第二区域b重叠，电源布线235可以与第三区域c重叠。在例示性实施例中，连接电极210、连接图案215以及电源布线235可以使用相同的物质而在相同的层上同时形成。例如，可以形成去除第一栅极绝缘层150、第二栅极绝缘层155以及层间绝缘层190的一部分而形成的第一接触孔、去除第二栅极绝缘层155以及层间绝缘层190的一部分而形成的第二接触孔以及去除层间绝缘层190的一部分而形成的第三接触孔后，在层间绝缘层190上整体地形成第二预备电极层后，选择性地蚀刻所述第二预备电极层而在相同的工艺中同时形成连接电极210、连接图案215以及电源布线235。即，连接电极210可以通过所述第一接触孔接通于有源层130的第一区域a，连接图案215可以通过所述第二接触孔接通于栅极电极图案185，电源布线235可以通过所述第三接触孔接通于第三栅极电极175。
连接电极210、连接图案215以及电源布线235各自可以使用金属、合金、金属氮化物、导电性金属氧化物、透明导电性物质等而形成。这些可以单独或者彼此组合使用。在另一例示性实施例中，连接电极210、连接图案215以及电源布线235各自也可以具有包括多个金属层的多层构造。所述金属层可以具有彼此不同物质以及彼此不同厚度。
参照图21，在层间绝缘层190、连接图案215、电源布线235以及连接电极210上可以形成平坦化层270。平坦化层270可以以相对厚的厚度形成为充分覆盖连接图案215、电源布线235以及连接电极210，在这样的情况下，平坦化层270可以具有实质上平坦的上面，为了实现这样的平坦化层270的平坦上面，可以对平坦化层270附加平坦化工艺。平坦化层270可以使用有机绝缘物质而形成。例如，平坦化层270可以包含光致抗蚀剂、聚丙烯类树脂、聚酰亚胺类树脂、聚酰胺类树脂、硅氧烷类树脂、丙烯酸类树脂、环氧类树脂等。
在平坦化层270上可以形成下电极290。下电极290可以使用金属、合金、金属氮化物、导电性金属氧化物、透明导电性物质等而形成。这些可以单独或者彼此组合使用。在另一例示性实施例中，下电极290也可以具有包括多个金属层的多层构造。所述金属层可以具有彼此不同物质以及彼此不同厚度。
像素界定膜310可以形成在平坦化层270以及下电极290的一部分上。换句而言，像素界定膜310可以暴露下电极290的一部分。像素界定膜310可以使用有机绝缘物质而形成。
参照图22，发光层330可以形成在下电极290上。发光层330可以具有包括EML、HIL、HTL、ETL、EIL等的多层构造。发光层330的EML可以根据子像素使用能够发出不同颜色光(即，红色光、绿色光、蓝色光等)的发光物质中的至少一个而形成。与此不同，发光层330的EML也可以层叠能够产生红色光、绿色光、蓝色光等不同颜色光的多个发光物质而整体上发出白色光。
上电极340可以形成在发光层330上。上电极340可以使用金属、合金、金属氮化物、导电性金属氧化物、透明导电性物质等而形成。这些可以单独或者彼此组合使用。在另一例示性实施例中，上电极340也可以具有包括多个金属层的多层构造。例如，所述金属层可以厚度彼此不同或包含彼此不同物质。
由此，可以形成包括下电极290、发光层330以及上电极340的发光结构物200。
在上电极340上可以形成第一无机薄膜封装层451。例如，第一无机薄膜封装层451可以沿着上电极340的轮廓形成。第一无机薄膜封装层451可以使用具有挠性的无机绝缘物质而形成。
在第一无机薄膜封装层451上可以形成有机薄膜封装层452。有机薄膜封装层452可以使用具有挠性的有机绝缘物质而形成。
在有机薄膜封装层452上可以形成第二无机薄膜封装层453。第二无机薄膜封装层453可以覆盖有机薄膜封装层452并以均匀的厚度沿着有机薄膜封装层452的轮廓形成。第二无机薄膜封装层453可以使用具有挠性的无机绝缘物质而形成。
由此，可以形成包括第一无机薄膜封装层451、有机薄膜封装层452以及第二无机薄膜封装层453的薄膜封装层450。
参照图9，形成薄膜封装层450后，可以从基板110去除玻璃基板105。
由此，可以制造图1至图9所示的显示装置100。
在根据本发明的例示性实施例的显示装置的制造方法中，在相同的工艺中同时形成栅极电极图案185、第一栅极电极180以及第二栅极电极170，从而能够相对减少显示装置的制造费用。
图23是示出根据本发明的例示性实施例的显示装置的截面图。图23中例示的显示装置500可以除第一栅极绝缘层150的形状之外具有与参照图1至图9所说明的显示装置100实质上相同或近似的结构。在图23中，针对与参照图1至图9所说明的构成要件实质上相同或近似的构成要件，省略重复的说明。
参照图23，显示装置500可以包括基板110、缓冲层115、栅极电极图案185、驱动晶体管250、双栅极晶体管DGT、存储电容器259、第一栅极绝缘层150、第二栅极绝缘层155、层间绝缘层190、连接图案215、电源布线235、连接电极210、平坦化层270、发光结构物200、像素界定膜310、薄膜封装层450等。
在缓冲层115以及有源层130上可以配置第一栅极绝缘层150。在例示性实施例中，第一栅极绝缘层150可以在有源层130上整体地配置成覆盖有源层130。
例如，在以往的显示装置中，为了进一步减少泄露电流，在所述双栅极晶体管的公共区域(例如，图2的第一节点N1或者图8的第二区域b)附加了BML。在这样的情况下，在BML和所述公共区域可以形成电容器。在此，BML可以配置于缓冲层和阻挡层之间，缓冲层的厚度可以是大致3500埃。BML和所述公共区域之间的距离相对大，因此所述电容器的静电容量可能相对小。当所述电容器的静电容量小时，由于所述泄露电流不显著减小，所述以往的显示装置不能以低频驱动。
在例示性实施例中，当第一栅极绝缘层150的厚度小于缓冲层115的厚度时，电容器CAP的静电容量可以相对增加。由此，在第二区域b中泄露电流可以减小，显示装置500能够以低频驱动。在另一例示性实施例中，第一栅极绝缘层150也可以包含具有高介电常数的金属氧化物。在这样的情况下，电容器CAP的静电容量可以进一步增加。
图24是示出根据本发明的例示性实施例的显示装置的截面图。图24中例示的显示装置600可以除绝缘图案165的形状之外具有与参照图1至图9所说明的显示装置100实质上相同或近似的结构。在图24中，针对与参照图1至图9所说明的构成要件实质上相同或近似的构成要件，省略重复的说明。
参照图24，显示装置600可以包括基板110、缓冲层115、栅极电极图案185、驱动晶体管250、双栅极晶体管DGT、存储电容器259、第一栅极绝缘层150、绝缘图案165、第二栅极绝缘层155、层间绝缘层190、连接图案215、电源布线235、连接电极210、平坦化层270、发光结构物200、像素界定膜310、薄膜封装层450等。
在缓冲层115以及有源层130上可以配置第一栅极绝缘层150。在例示性实施例中，第一栅极绝缘层150可以包括与第二区域b重叠设置的槽152。例如，槽152可以与第一子栅极电极180a以及第二子栅极电极180b不重叠，可以与栅极电极图案185重叠。
在有源层130上的槽152可以配置绝缘图案165。绝缘图案165可以完全填满槽152，绝缘图案165的上面可以与位于槽152周边的第一栅极绝缘层150的上面不形成台阶。在例示性实施例中，绝缘图案165的底面可以与第一栅极绝缘层150接触，绝缘图案165的上面可以与栅极电极图案185的底面接触。
绝缘图案165可以包含硅化合物、金属氧化物等。在例示性实施例中，绝缘图案165可以包含具有相对高的介电常数的SiNx。选择性地，绝缘图案165也可以包含具有高介电常数的金属氧化物。例如，绝缘图案165可以包含AlOx，ZrOx，HfOx，TiOx等。
例如，如图13、图14以及图15所示，在形成第一栅极绝缘层150的开口152的工艺中，在执行蚀刻工艺以使有源层130的第二区域b暴露的期间，也可能位于第二区域b的预备第一栅极绝缘层1150被过蚀刻而有源层130的第二区域b被损坏。
在例示性实施例中，为了防止在所述蚀刻工艺中有源层130的第二区域b被损坏，可以仅去除位于第二区域b的预备第一栅极绝缘层1150的一部分以使有源层130的第二区域b不暴露，从而形成包括槽152的第一栅极绝缘层150。由此，显示装置600起到能够缩减有源层130的第二区域b的不良的显示装置的功能。
图25是示出根据本发明的例示性实施例的显示装置的截面图。图25中例示的显示装置700可以除第一栅极绝缘层150的形状之外具有与参照图1至图9所说明的显示装置100实质上相同或近似的结构。在图25中，针对与参照图1至图9所说明的构成要件实质上相同或近似的构成要件，省略重复的说明。
参照图25，显示装置700可以包括基板110、缓冲层115、栅极电极图案185、驱动晶体管250、双栅极晶体管DGT、存储电容器259、第一栅极绝缘层150、第二栅极绝缘层155、层间绝缘层190、连接图案215、电源布线235、连接电极210、平坦化层270、发光结构物200、像素界定膜310、薄膜封装层450等。
在缓冲层115以及有源层130上可以配置第一栅极绝缘层150。在例示性实施例中，第一栅极绝缘层150可以包括与第二区域b重叠设置的槽152。例如，槽152可以与第一子栅极电极180a以及第二子栅极电极180b不重叠，可以与栅极电极图案185重叠。
栅极电极图案185可以配置在槽152内。栅极电极图案185可以与第一栅极电极180隔开。在例示性实施例中，栅极电极图案185配置在槽152内，从而栅极电极图案185可以位于与第一栅极电极180以及第二栅极电极170不同的水平。另外，栅极电极图案185可以与第一栅极绝缘层150接触。
在例示性实施例中，在第一栅极绝缘层150的槽152内配置栅极电极图案185，从而栅极电极图案185和有源层130的第二区域b之间的距离可以相对缩减。由此，电容器CAP的静电容量可以相对增加，在第二区域b中泄露电流可以进一步减小。
图26是示出根据本发明的例示性实施例的显示装置的电路图。图26中例示的显示装置800可以除第二电容器CAP2之外具有与参照图2所说明的显示装置100的子像素SP实质上相同或近似的结构。在图26中，针对与参照图2所说明的构成要件实质上相同或近似的构成要件，省略重复的说明。
参照图26，在显示装置800的子像素区域20的每个中可以配置子像素SP。子像素SP可以包括子像素电路SPC以及有机发光元件OLED。在此，子像素电路SPC可以包括第一至第七晶体管TR1、TR2、TR3_1、TR3_2、TR4_1、TR4_2、TR5、TR6、TR7、存储电容器CST、第一电容器CAP1、第二电容器CAP2、布线等，所述布线可以包括被施加第一电源电压ELVDD的布线、被施加第二电源电压ELVSS的布线、被施加初始化电压VINT的布线、被施加数据信号DATA的布线、被施加栅极信号GW的布线、被施加栅极初始化信号GI的布线、被施加发光控制信号EM的布线、被施加元件初始化信号GB的布线等。另外，子像素电路SPC可以还包括将第一至第七晶体管TR1、TR2、TR3_1、TR3_2、TR4_1、TR4_2、TR5、TR6、TR7、存储电容器CST、第一电容器CAP1、第二电容器CAP2等彼此连接的有源层(例如，图3的有源层130)。
第一电容器CAP1可以还包括第一端子以及第二端子。第一电容器CAP1可以连接于第一电源电压ELVDD布线和第三晶体管TR3_1、TR3_2之间(例如，第一节点N1)。例如，第一电容器CAP1的第一端子可以连接于第三晶体管TR3_1的第二端子以及第三晶体管TR3_2的第一端子，第一电容器CAP1的第二端子可以连接于第一电源电压ELVDD布线。
第二电容器CAP2可以包括第一端子以及第二端子。第二电容器CAP2可以连接于第一电源电压ELVDD布线和第四晶体管TR4_1、TR4_2之间(例如，第二节点N2)。例如，第二电容器CAP2的第一端子可以连接于第四晶体管TR4_1的第一端子以及第四晶体管TR4_2的第二端子，第二电容器CAP2的第二端子可以连接于第一电源电压ELVDD布线。
在第二节点N2周边可以配置栅极信号GW布线、栅极初始化信号GI布线、数据信号DATA布线等，由于栅极信号GW布线、栅极初始化信号GI布线、数据信号DATA布线的电压变化而第二节点N2的电压可能变动。在例示性实施例中，第二节点N2和第二电容器CAP2相连接，从而可以减少由于配置于第二节点N2周边的栅极信号GW布线、栅极初始化信号GI布线、数据信号DATA布线的电压变化而可能产生的第二节点N2的电压变动。
在上述中，参照本发明的例示性实施例进行了说明，但本技术领域中具有通常知识的人应理解可以在不脱离权利要求书中记载的本发明的构思及领域的范围内对本发明进行各种修改以及变更。
本发明可以适用于可具备显示装置的各种电子设备。例如，本发明可以适用于车辆用显示装置、船舶用显示装置、航空器用显示装置、携带用通信装置、展示用显示装置、信息传递用显示装置、医疗用显示装置等之类诸多电子设备。

Claims (20)

1.一种显示装置，其中，包括：
基板，包括子像素区域；
有源层，配置于所述基板上的所述子像素区域，并包括第一区域、第二区域、第三区域、位于所述第一区域和所述第二区域之间的第一沟道区域以及位于所述第二区域和所述第三区域之间的第二沟道区域；
第一栅极电极，配置于所述有源层上的所述第一沟道区域和所述第二沟道区域，并与所述第一区域、所述第二区域及所述第一沟道区域以及所述第二区域、所述第三区域及所述第二沟道区域一起构成双栅极晶体管；
第一栅极绝缘层，配置于所述有源层和所述第一栅极电极之间，并包括暴露所述有源层的所述第二区域的开口；
绝缘图案，配置于所述开口；
栅极电极图案，与所述绝缘图案的上面接触，并与所述第一栅极电极隔开，并且与所述第二区域一起构成电容器；以及
发光结构物，配置在所述双栅极晶体管以及所述栅极电极图案上。
2.根据权利要求1所述的显示装置，其特征在于，
所述双栅极晶体管串联连接。
3.根据权利要求1所述的显示装置，其特征在于，
所述绝缘图案的介电常数大于所述第一栅极绝缘层的介电常数。
4.根据权利要求1所述的显示装置，其特征在于，
所述显示装置还包括：
第二栅极绝缘层，配置在所述第一栅极电极以及所述栅极电极图案上；
层间绝缘层，配置在所述第二栅极绝缘层上；以及
连接图案，配置在所述层间绝缘层上，并被施加第一电源电压。
5.根据权利要求4所述的显示装置，其特征在于，
通过形成于所述第二栅极绝缘层以及所述层间绝缘层的接触孔，所述连接图案接通于所述栅极电极图案。
6.根据权利要求1所述的显示装置，其特征在于，
在所述第一栅极电极施加栅极信号，在所述栅极电极图案提供第一电源电压。
7.根据权利要求1所述的显示装置，其特征在于，
所述有源层还包括：
第三沟道区域，位于第四区域以及所述第三区域和所述第四区域之间，
所述第一区域、所述第一沟道区域、所述第二区域、所述第二沟道区域、所述第三区域、所述第三沟道区域以及所述第四区域依次排列。
8.根据权利要求7所述的显示装置，其特征在于，
所述显示装置还包括：
第二栅极电极，配置于所述有源层上的所述第三沟道区域，并与所述第三区域、所述第四区域以及所述第三沟道区域一起构成驱动晶体管。
9.根据权利要求8所述的显示装置，其特征在于，
所述第一栅极电极、所述栅极电极图案以及所述第二栅极电极位于相同的水平。
10.根据权利要求8所述的显示装置，其特征在于，
所述显示装置还包括：
第三栅极电极，配置在所述第二栅极电极上，并与所述第二栅极电极一起构成存储电容器；
层间绝缘层，配置在所述第三栅极电极上；以及
电源布线，配置在所述层间绝缘层上，并被施加第一电源电压，并且通过形成于所述层间绝缘层的接触孔接通于所述第三栅极电极，
所述第一电源电压提供于所述第三栅极电极。
11.根据权利要求1所述的显示装置，其特征在于，
所述发光结构物包括：
下电极；
发光层，配置在所述下电极上；以及
上电极，被施加第二电源电压。
12.一种显示装置，其中，包括：
基板，包括子像素区域；
有源层，配置于所述基板上的所述子像素区域，并包括第一区域、第二区域、第三区域、位于所述第一区域和所述第二区域之间的第一沟道区域以及位于所述第二区域和所述第三区域之间的第二沟道区域；
第一栅极电极，配置于所述有源层上的所述第一沟道区域以及所述第二沟道区域，并与所述第一区域、所述第二区域及所述第一沟道区域以及所述第二区域、所述第三区域及所述第二沟道区域一起构成双栅极晶体管；
第一栅极绝缘层，配置于所述有源层和所述第一栅极电极之间，并包括形成在所述有源层的所述第二区域中的槽；
栅极电极图案，与所述槽重叠配置，并与所述第二区域一起构成电容器；以及
发光结构物，配置在所述双栅极晶体管以及所述栅极电极图案上。
13.根据权利要求12所述的显示装置，其特征在于，
所述栅极电极图案配置在所述槽内，并与所述第一栅极绝缘层接触。
14.根据权利要求12所述的显示装置，其特征在于，
所述显示装置还包括：
绝缘图案，配置于所述槽。
15.根据权利要求14所述的显示装置，其特征在于，
所述栅极电极图案与所述绝缘图案的上面接触。
16.一种显示装置的制造方法，其中，包括：
形成包括子像素区域的基板的步骤；
在所述基板上的所述子像素区域形成有源层的步骤，所述有源层包括第一区域、第二区域、第三区域、第四区域、位于所述第一区域和所述第二区域之间的第一沟道区域、位于所述第二区域和所述第三区域之间的第二沟道区域以及位于所述第三区域和所述第四区域之间的第三沟道区域；
形成包括暴露所述有源层的所述第二区域的开口的第一栅极绝缘层的步骤；
在所述开口形成绝缘图案的步骤；
在所述第一栅极绝缘层上，同时在所述第一沟道区域以及所述第二沟道区域形成第一栅极电极以及在所述第二区域形成栅极电极图案的步骤；以及
在所述第一栅极电极以及所述栅极电极图案上形成发光结构物的步骤。
17.根据权利要求16所述的显示装置的制造方法，其特征在于，
形成包括暴露所述有源层的所述第二区域的所述开口的所述第一栅极绝缘层的步骤包括：
在所述有源层上形成预备第一栅极绝缘层的步骤；
在所述预备第一栅极绝缘层上形成包括暴露所述第二区域的开口的光致抗蚀剂的步骤；以及
在所述基板上整体地执行蚀刻工艺的步骤。
18.根据权利要求16所述的显示装置的制造方法，其特征在于，
在所述开口形成所述绝缘图案的步骤包括：
将包括与所述第二区域重叠设置的开口的掩模设置于所述第一栅极绝缘层上的步骤；以及
在所述基板上整体地执行蒸镀工艺的步骤。
19.根据权利要求16所述的显示装置的制造方法，其特征在于，
所述绝缘图案的介电常数大于所述第一栅极绝缘层的介电常数。
20.根据权利要求16所述的显示装置的制造方法，其特征在于，
与在所述第一栅极绝缘层上同时在所述第一沟道区域以及所述第二沟道区域形成所述第一栅极电极以及在所述第二区域形成所述栅极电极图案的步骤同时还包括：
在所述有源层上的所述第三沟道区域形成第二栅极电极的步骤，
所述第一栅极电极、所述栅极电极图案以及所述第二栅极电极位于相同的水平。
CN202210222938.2A 2021-04-22 2022-03-09 显示装置以及显示装置的制造方法 Pending CN115241229A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210052410A KR20220145980A (ko) 2021-04-22 2021-04-22 표시 장치 및 표시 장치의 제조 방법
KR10-2021-0052410 2021-04-22

Publications (1)

Publication Number Publication Date
CN115241229A true CN115241229A (zh) 2022-10-25

Family

ID=83667739

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210222938.2A Pending CN115241229A (zh) 2021-04-22 2022-03-09 显示装置以及显示装置的制造方法

Country Status (3)

Country Link
US (1) US20220344424A1 (zh)
KR (1) KR20220145980A (zh)
CN (1) CN115241229A (zh)

Also Published As

Publication number Publication date
KR20220145980A (ko) 2022-11-01
US20220344424A1 (en) 2022-10-27

Similar Documents

Publication Publication Date Title
KR102662898B1 (ko) 유기 발광 표시 장치
US10050095B2 (en) Transparent organic light-emitting diode display with capacitor overlapping light transmitting region
KR20200019308A (ko) 유기 발광 표시 장치
US11800767B2 (en) Organic light emitting diode display device
KR20150059478A (ko) 유기전계 발광소자
TWI545773B (zh) 薄膜電晶體及含有其之有機發光顯示裝置
US20210359058A1 (en) Organic light emitting display device
US11195898B2 (en) Organic light emitting diode display device
US20220102458A1 (en) Organic light emitting display device and method of manufacturing organic light emitting display device
US9142603B2 (en) Organic light-emitting diode (OLED) display and method of manufacturing the same
US11495652B2 (en) Organic light emitting diode display device and method of manufacturing organic light emitting diode display device
TW201444079A (zh) 有機發光顯示裝置及其製造方法
US20200273940A1 (en) Organic light emitting diode display device
KR102607376B1 (ko) 유기 발광 표시 장치
KR20200141548A (ko) 유기 발광 표시 장치
US20220028963A1 (en) Organic light emitting display device
US20210296407A1 (en) Organic light emitting diode display device
US20220415992A1 (en) Display device
KR20170115156A (ko) 표시 패널 및 이의 제조 방법
CN115241229A (zh) 显示装置以及显示装置的制造方法
US20240079417A1 (en) Display device and method of manufacturing the same
JP2022077413A (ja) 酸化物半導体薄膜トランジスタ
KR20240078798A (ko) 산화물 반도체를 포함하는 디스플레이 장치
JP2022077412A (ja) 薄膜トランジスタ回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination