CN115224078A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN115224078A
CN115224078A CN202210385789.1A CN202210385789A CN115224078A CN 115224078 A CN115224078 A CN 115224078A CN 202210385789 A CN202210385789 A CN 202210385789A CN 115224078 A CN115224078 A CN 115224078A
Authority
CN
China
Prior art keywords
sub
pixel circuit
lines
disposed
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210385789.1A
Other languages
English (en)
Inventor
安俊勇
金旼正
朴亨埈
严努力
郑光哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN115224078A publication Critical patent/CN115224078A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一种显示装置包括：基底，包括布置在m个行和n个列中的子像素电路区域，其中，m和n是正整数；第一栅极线，在行方向上延伸；数据线，在列方向上延伸；初始化电力线，在行方向上延伸，初始化电力线包括第一电力线和第二电力线，第一电力线设置在奇数行的子像素电路区域中并接收第一初始化电压，第二电力线设置在偶数行的子像素电路区域中并接收第二初始化电压；以及传输线，在列方向上延伸，传输线包括第一传输线和第二传输线，第一传输线设置在奇数列的子像素电路区域中并从第一电力线接收第一初始化电压，第二传输线设置在偶数列的子像素电路区域中并从第二电力线接收第二初始化电压。

Description

显示装置
技术领域
实施例涉及一种显示装置。
背景技术
显示装置可以包括显示图像并且包含多个子像素电路区域的显示区域。此外，显示装置可以包括分别设置在子像素电路区域中的子像素以及将第一初始化电压和第二初始化电压提供到子像素并在行方向上延伸的第一电力线和第二电力线。子像素中的每一个可以包括晶体管和发光二极管。
发明内容
第一电力线和第二电力线可以设置在其中布置有子像素的每一行中。在这种情况下，一个子像素可能需要至少两个接触区域来从第一电力线和第二电力线接收第一初始化电压和第二初始化电压。因此，因为单元子像素的尺寸可能相对增加，并且设置在显示区域中的子像素的数量可能相对减少，所以显示装置的分辨率可能相对降低。
实施例提供一种具有高分辨率的显示装置。
实施例中的显示装置包括：基底，所述基底包括多个子像素电路区域，所述多个子像素电路区域布置在m个行和n个列中，其中，m和n是正整数；多条第一栅极线，所述多条第一栅极线在行方向上延伸；多条数据线，所述多条数据线在列方向上延伸；多条初始化电力线，所述初始化电力线在所述行方向上延伸；以及多条传输线，所述多条传输线在所述列方向上延伸。所述多条初始化电力线包括：多条第一电力线，所述多条第一电力线设置在所述多个子像素电路区域之中的奇数行的子像素电路区域中并且接收第一初始化电压；和多条第二电力线，所述多条第二电力线设置在所述多个子像素电路区域之中的偶数行的子像素电路区域中并且接收第二初始化电压。所述多条传输线包括：多条第一传输线，所述多条第一传输线设置在所述多个子像素电路区域之中的奇数列的子像素电路区域中并且从所述多条第一电力线接收所述第一初始化电压；和多条第二传输线，所述多条第二传输线设置在所述多个子像素电路区域之中的偶数列的子像素电路区域中，并且从所述多条第二电力线接收第二初始化电压。
在实施例中，所述多条第一电力线和所述多条第二电力线可以彼此交替地布置，并且所述多条第一传输线和所述多条第二传输线可以彼此交替地布置。
在实施例中，所述多条第一栅极线可以依次地设置在所述多个子像素电路区域中的在所述奇数行中的子像素电路区域和所述多个子像素电路区域中的在所述偶数行中的子像素电路区域中的每一者中，所述多条数据线可以依次地设置在所述多个子像素电路区域中的在所述奇数列中的子像素电路区域和所述多个子像素电路区域中的在所述偶数列中的每一者中，所述多条第一电力线可以设置在所述多条第一栅极线之中的设置在所述奇数行的所述子像素电路区域中的第一栅极线的一侧，所述多条第二电力线可以设置在所述多条第一栅极线之中的设置在所述偶数行的所述子像素电路区域中的第一栅极线的一侧，所述多条第一传输线可以设置在所述多条数据线之中的设置在所述奇数列的所述子像素电路区域中的数据线的一侧，并且所述多条第二传输线可以设置在所述多条数据线之中的设置在所述偶数列的所述子像素电路区域中的数据线的一侧。
在实施例中，所述多条第一传输线中的第一传输线可以通过第一接触孔连接到所述多条第一电力线中的第一电力线，所述第一接触孔被限定在所述第一电力线和所述第一传输线彼此交叉的部分中，并且所述多条第二传输线中的第二传输线可以通过第二接触孔连接到所述多条第二电力线中的第二电力线，所述第二接触孔被限定在所述第二电力线和所述第二传输线彼此交叉的部分中。
在实施例中，所述多条第一电力线和所述多条第二传输线可以不彼此接触，并且所述多条第二电力线和所述多条第一传输线可以不彼此接触。
在实施例中，所述第一接触孔可以被限定在所述多个子像素电路区域之中的所述奇数行和所述奇数列交叉的子像素电路区域中，并且所述第二接触孔可以被限定在所述多个子像素电路区域之中的所述奇数行和所述偶数列交叉的子像素电路区域中。
在实施例中，所述显示装置还可以包括：子像素电路和发光二极管，所述子像素电路和所述发光二极管设置在所述多个子像素电路区域中的每一个中；第一有源图案，所述第一有源图案设置在所述多个子像素电路区域之中的所述奇数行的所述子像素电路区域中的每一个中；以及第二有源图案，所述第二有源图案设置在所述多个子像素电路区域之中的所述偶数行的所述子像素电路区域中的每一个中，所述第一有源图案可以通过第三接触孔连接到所述第一传输线，所述第一有源图案可以通过第四接触孔连接到所述第二传输线，所述第二有源图案可以通过第五接触孔连接到所述第一传输线，并且所述第二有源图案可以通过第六接触孔连接到所述第二传输线。
在实施例中，所述显示装置还可以包括：多个栅极电极，所述多个栅极设置在所述第一有源图案上，并且与所述多条第一栅极线中的第一栅极线间隔开；第二栅极线，所述第二栅极线在所述第一有源图案上与所述第一栅极线和所述多个栅极电极间隔开；以及第三栅极线，所述第三栅极线在所述第一有源图案上与所述多个栅极电极、所述第一栅极线和所述第二栅极线间隔开，所述第一有源图案与所述多个栅极电极重叠的多个部分中的每一个可以被限定为第一晶体管。
在实施例中，所述显示装置还可以包括：第一连接图案，与所述多条数据线中的数据线间隔开，所述第一有源图案可以通过第七接触孔连接到所述第一连接图案，并且所述第一连接图案可以设置在所述多条第一电力线上并可以连接到所述第一晶体管。
在实施例中，所述第一初始化电压可以通过所述第一接触孔从所述第一电力线被提供到所述第一传输线，可以通过所述第三接触孔从所述第一传输线被提供到所述第一有源图案，可以通过所述第七接触孔从所述第一有源图案被提供到所述第一连接图案，并且可以从所述第一连接图案被提供到所述第一晶体管。
在实施例中，所述显示装置还可以包括：第二连接图案，所述第二连接图案与所述多条数据线中的数据线间隔开，所述第一有源图案可以通过第八接触孔连接到所述第二连接图案，并且所述第二连接图案可以设置在所述多条第二电力线上并可以连接到所述发光二极管。
在实施例中，所述第二初始化电压可以通过所述第二接触孔从所述第二电力线被提供到所述第二传输线，可以通过所述第四接触孔从所述第二传输线被提供到所述第一有源图案，可以通过所述第八接触孔从所述第一有源图案被提供到所述第二连接图案，并且可以从所述第二连接图案被提供到所述发光二极管。
在实施例中，所述显示装置还可以包括：多个栅极电极，所述多个栅极电极设置在所述第二有源图案上并且与所述多条第一栅极线中的第一栅极线间隔开；第二栅极线，所述第二栅极线在第二有源图案上与所述第一栅极线和所述多个栅极电极间隔开；以及第三栅极线，所述第三栅极线在所述第二有源图案上与所述多个栅极电极、所述第一栅极线和所述第二栅极线间隔开，所述第二有源图案与所述多个栅极电极重叠的多个部分中的每一个可以被限定为第一晶体管。
在实施例中，所述显示装置还可以包括：第三连接图案，所述第三连接图案与所述多条数据线中的数据线间隔开，所述第二有源图案可以通过第九接触孔连接到所述第三连接图案，并且所述第三连接图案可以设置在所述多条第一电力线上并可以连接到第一晶体管。
在实施例中，所述第一初始化电压可以通过所述第五接触孔从所述多条第一传输线中的第一传输线被提供到所述第二有源图案，可以通过所述第九接触孔从所述第二有源图案被提供到所述第三连接图案，并且可以从所述第三连接图案被提供到所述第一晶体管。
在实施例中，所述显示装置还可以包括：第四连接图案，所述第四连接图案与所述多条数据线中的数据线间隔开，所述第二有源图案可以通过第十接触孔连接到所述第四连接图案，并且所述第四连接图案可以设置在所述多条第二电力线上并可以连接到所述发光二极管。
在实施例中，所述第二初始化电压可以通过所述第六接触孔从所述第二传输线被提供到所述第二有源图案，可以通过所述第十接触孔从所述第二有源图案被提供到所述第四连接图案，并且可以从所述第四连接图案被提供到所述发光二极管。
在实施例中，所述显示装置还可以包括：多条第一初始化传输线，所述多条第一初始化传输线将所述第一初始化电压提供到所述多条第一电力线并且连接到所述多条第一电力线；以及多条第二初始化传输线，所述多条第二初始化传输线将所述第二初始化电压提供到所述多条第二电力线，并且连接到所述多条第二电力线。
在实施例中，所述显示装置还可以包括：多条高电力电压线，所述多条高电力电压线在所述列方向上延伸并且与所述多条数据线中的数据线间隔开。
在实施例中，所述多条数据线和所述多条高电力电压线可以设置在所述多条第一电力线和所述多条第二电力线上。
在实施例中，所述多条第一电力线和所述多条第二电力线可以设置在同一层中，所述多条第一传输线和所述多条第二传输线可以设置在同一层中，并且所述多条第一传输线和所述多条第二传输线可以设置在所述多条第一电力线和所述多条第二电力线上。
实施例中的显示装置可以包括：基底，所述基底包括多个子像素电路区域，所述多个子像素电路区域布置在第一行至第m行和第一列至第n列中，其中，m和n是偶数；多个子像素电路，所述多个子像素电路设置在所述多个子像素电路区域中；多条第一电力线，所述多条第一电力线在行方向上延伸，与所述多个子像素电路区域之中的在第一行至所述第m行之中的第k行中的子像素电路区域重叠，并且接收第一初始化电压，其中，k是1至m之间的奇数；多条第二电力线，所述多条第二电力线在所述行方向上延伸，与所述多个子像素电路区域之中的在第(k+1)行中的子像素电路区域重叠，并且接收第二初始化电压；多条第一传输线，所述多条第一传输线在列方向上延伸，与所述多个子像素电路区域之中的在第一列至所述第n列之中的第i列中的子像素电路区域重叠，并且将所述第一初始化电压提供到设置在所述第k行和所述第(k+1)行中的所述子像素电路中的每一个，其中，i是1至n之间的奇数；多条第二传输线，所述多条第二传输线在所述列方向上延伸，与所述多个子像素电路区域之中的在第(i+1)列中的子像素电路区域重叠，并且将所述第二初始化电压提供到所述多个子像素电路中的设置在所述第k行和所述第(k+1)行中的每一个；以及多个发光二极管，所述多个发光二极管设置在所述多个子像素电路、所述多条第一电力线、所述多条第二电力线、所述多条第一传输线和所述多条第二传输线上。
在实施例中，所述多条第一电力线和所述多条第二电力线可以彼此交替地布置，并且所述多条第一传输线和所述多条第二传输线可以彼此交替地布置。
在实施例中，所述多条第一传输线中的第一传输线可以通过第一接触孔连接到所述多条第一电力线中的第一电力线，所述第一接触孔被限定在所述第一电力线和所述第一传输线彼此交叉的部分中，并且所述多条第二传输线中的第二传输线可以通过第二接触孔连接到所述多条第二电力线中的第二电力线，所述第二接触孔被限定在所述第二电力线和所述第二传输线彼此交叉的部分中。
在实施例中，所述第一接触孔可以被限定在所述多个子像素电路区域之中的所述第k行和所述第i列交叉的子像素电路区域中，并且所述第二接触孔可以被限定在所述多个子像素电路区域之中的所述第k行和所述第(i+1)列交叉的子像素电路区域中。
在本发明的实施例中的显示装置中，可以在设置在一行中的子像素电路区域中仅设置一条电力线。因此，可以相对减小子像素的尺寸。此外，因为减小了每个子像素的尺寸，所以可以相对增加可以设置在显示装置中的子像素的数量。因此，根据本发明的显示装置可以具有高分辨率。
因为在设置在一行中的子像素电路区域中仅设置一条电力线，所以可以减小线的密度，使得在显示装置的制造工艺中可以不出现缺陷。此外，可以减小由于通过使线重叠所产生的电容而引起的电阻。因此，子像素中的每一个的扫描导通时间(“SOT”)可以足够长。
附图说明
通过参考附图更详细地描述本公开的示例性实施例，本公开的上述和其它示例性实施例、优点和特征将变得更加明显。
图1是示出根据本发明的显示装置的实施例的平面图。
图2是示出包括在图1的显示装置中的一个子像素的电路图。
图3是示出图1的区域A的放大平面图。
图4至图10是图3的区域B的平面图。
图11是示出沿着图10的线I-I'截取的显示装置的截面图。
图12是示出沿着图10的线II-II'截取的显示装置的截面图。
具体实施方式
在下文中，将参考附图更详细地描述实施例中的显示装置。在附图中，相同的附图标记用于相同的组件，并且将省略对相同的组件的冗余描述。
将理解的是，当元件被称为“在”另一元件“上”时，所述元件可以直接在所述另一元件上，或者居间元件可以在所述元件与所述另一元件之间。相反，当元件被称为“直接在”另一元件“上”时，不存在居间元件。
将理解的是，尽管在本文中可以使用术语“第一”、“第二”、“第三”等来描述各种元件、组件、区、层和/或部分，但是这些元件、组件、区、层和/或部分不应受这些术语的限制。这些术语仅用于将一个元件、组件、区、层或部分与另一元件、组件、区、层或部分区分开。因此，在不脱离本文中的教导的情况下，下面讨论的“第一元件”、“第一组件”、“第一区”、“第一层”或“第一部分”可以被命名为“第二元件”、“第二组件”、“第二区”、“第二层”或“第二部分”。
本文中所使用的术语仅出于描述特定实施例的目的，并且不旨在进行限制。如本文中使用的，除非上下文另外明确指出，否则单数形式“一个”、“一种”和“所述(该)”旨在包括包含“至少一个(一种)”的复数形式。“或”表示“和/或”。如本文中所使用的，术语“和/或”包括一个或多个相关所列项的任何组合和所有组合。还将理解的是，当在本说明书中使用使，术语“包括”和/或“包含”或者“含有”和/或“具有”说明存在所陈述的特征、区、整体、步骤、操作、元件和/或组件，但是不排除存在或附加一个或多个其它特征、区、整体、步骤、操作、元件、组件和/或它们的组。
此外，在本文中可以使用诸如“下”或“底”以及“上”或“顶”的相对术语来描述如附图中所示的一个元件与另一元件的关系。将理解的是，相对术语旨在涵盖装置的除了附图中描绘的方位之外的不同方位。在实施例中，当装置在一幅附图中被翻转时，则被描述为在其它元件的“下”侧的元件随后将被定向在其它元件的“上”侧。因此，依据附图的具体方位，示例性术语“下”可以涵盖“下”和“上”两种方位。类似地，当装置在一幅附图中被翻转时，则被描述为“在”其它元件“下方”或“下面”的元件随后将被定向为“在”其它元件“上方”。因此，示例性术语“下方”或“下面”可以涵盖上方和下方两种方位。
考虑到所讨论的测量和与特定量的测量相关的误差(即，测量系统的局限性)，如本文中所使用的“大约”或“近似于”包括所陈述的值并且表示在由本领域普通技术人员所确定的特定值的可接受的偏差范围之内。例如，术语“大约”可以表示在一个或多个标准偏差之内，或者在所陈述的值的±30％、±20％、±10％或±5％内。
除非另有定义，否则本文中使用的所有术语(包括技术术语和科学术语)具有与本发明所属领域的普通技术人员通常理解的含义相同的含义。还将理解的是，除非本文中明确地如此定义，否则术语(诸如在通用词典中定义的术语)应被解释为具有与其在相关领域和本发明的上下文中的含义一致的含义，并且将不以理想化或过于形式化的意义来解释这些术语。
本文中参考作为理想化实施例的示意图的截面图来描述实施例。如此，将预计到由于例如制造技术和/或公差引起的图示形状的变化。因此，本文中描述的实施例不应被解释为局限于如本文中所示的特定形状的区，而是包括例如由制造引起的形状上的偏差。在实施例中，示出或描述为平坦的区通常可以具有粗糙和/或非线性的特征。此外，示出的锐角可以是倒圆的。因此，附图中所示的区本质上是示意性的，并且它们的形状不旨在示出区的精确形状并且不旨在限制权利要求的范围。
图1是示出根据本发明的显示装置的实施例的平面图。
参考图1，显示装置10可以包括显示面板100。显示面板100可以包括显示区域DA和非显示区域NDA。多个子像素PX可以设置在显示区域DA中，并且显示区域DA可以显示图像。
子像素PX可以布置在第一方向D1和垂直于第一方向D1的第二方向D2上。也就是说，子像素PX可以以矩阵形式布置。因此，子像素PX可以被限定为在第一方向D1上延伸的多个子像素行PR和在第二方向D2上延伸的多个子像素列PC。在实施例中，例如，第一方向D1可以是行方向，并且第二方向D2可以是列方向。
非显示区域NDA可以设置在显示区域DA周围并且围绕显示区域DA的至少一部分。在实施例中，例如，非显示区域NDA可以是不显示图像的区域。在实施例中，非显示区域NDA可以对应于显示面板100的除了显示区域DA之外的其余区域。非显示区域NDA可以包括弯曲区域、布线区域WA和焊盘区域PA。
焊盘区域PA可以设置在非显示区域NDA的一个端部(例如，图1中的下部)处，并且多个焊盘P可以设置在焊盘区域PA中。焊盘P可以被暴露而不被绝缘层覆盖并且可以电连接到柔性印刷电路板。电连接到焊盘P的多条布线可以设置在布线区域WA中。布线是栅极线(例如，图5的第一栅极线GT1a、第二栅极线GT1b和第三栅极线GT1d)、数据线(例如，图9的数据线SDd)和高电力电压线(例如，图9的高电力电压线SDc)等。
显示面板100还可以包括栅极驱动器、数据驱动器、发光驱动器等。栅极驱动器、数据驱动器和发光驱动器可以设置在非显示区域NDA中。可选地，数据驱动器可以设置(例如，安装)在印刷电路板上。栅极驱动器可以基于从外部装置提供的栅极控制信号来产生栅极信号。栅极驱动器可以电连接到子像素PX并且可以将栅极信号顺序地输出到子像素PX。
数据驱动器可以基于从外部装置提供的数据控制信号来产生数据信号。数据驱动器可以电连接到子像素PX，并且可以基于栅极信号将数据信号提供到子像素PX。
发光驱动器可以基于从外部装置提供的发光驱动控制信号来产生发光驱动信号。发光驱动器可以电连接到子像素PX并且将发光驱动信号提供到子像素PX。
初始化电力线可以在作为行方向的第一方向D1上延伸并且可以接收第一初始化电压(图2的第一初始化电压VINT1)或第二初始化电压(图2的第二初始化电压VINT2)。初始化电力线可以包括第一电力线GT2a和第二电力线GT2b。第一电力线GT2a可以从设置在焊盘区域PA中的焊盘P之中的第一焊盘接收第一初始化电压。第一电力线GT2a可以将第一初始化电压提供到显示区域DA的子像素PX。
第二电力线GT2b可以从设置在焊盘区域PD中的焊盘P之中的不同于第一焊盘的第二焊盘接收第二初始化电压。第二电力线GT2b可以将第二初始化电压提供到显示区域DA的子像素PX。
第一电力线GT2a和第二电力线GT2b中的每一条可以分别对应于奇数行和偶数行中的子像素电路区域PXA(参见图3)中的每一个。第一电力线GT2a和第二电力线GT2b可以在第二方向D2上彼此交替地布置。第一电力线GT2a可以在每两个子像素行PR中依次地设置。第二电力线GT2b可以在每两个子像素行PR中依次地设置。详细地，第一电力线GT2a可以设置在奇数行的子像素电路区域(例如，图3的第一子像素电路区域PXA1、第二子像素电路区域PXA2、第三子像素电路区域PXA3和第四子像素电路区域PXA4)中。第二电力线GT2b可以设置在偶数行的子像素电路区域(例如，图3的第五子像素电路区域PXA5、第六子像素电路区域PXA6、第七子像素电路区域PXA7和第八子像素电路区域PXA8)中。
第一传输线SDa(参见图3)和第二传输线SDb(参见图3)中的每一条可以分别对应于奇数列和偶数列中的子像素电路区域PXA(参见图3)中的每一个。第一传输线SDa和第二传输线SDb可以在第一方向D1上彼此交替地布置。第一传输线SDa可以在每两个子像素列PC中依次地设置。第二传输线SDb可以在每两个子像素列PC中依次地设置。具体地，第一传输线SDa可以设置在奇数列的子像素电路区域(例如，图3的第一子像素电路区域PXA1、第三子像素电路区域PXA3、第五子像素电路区域PXA5和第七子像素电路区域PXA7)中。第二传输线SDb可以设置在偶数列的子像素电路区域(例如，图3的第二子像素电路区域PXA2、第四子像素电路区域PXA4、第六子像素电路区域PXA6和第八子像素电路区域PXA8)中。
下面将详细地描述第一电力线GT2a、第二电力线GT2b、第一传输线SDa和第二传输线SDb。
图2是示出包括在图1的显示装置中的一个子像素的电路图。图3是示出图1的区域A的放大平面图。
参考图2和图3，子像素PX可以包括子像素电路PXC和发光二极管LD。子像素电路PXC可以设置在子像素电路区域PXA中。子像素电路PXC可以包括多个晶体管T1、T2、T3-1、T3-2、T4-1、T4-2、T5、T6和T7以及存储电容器CST。晶体管T1、T2、T3-1、T3-2、T4-1、T4-2、T5、T6和T7可以包括第一晶体管T1、第二晶体管T2、第三晶体管T3-1和T3-2、第四晶体管T4-1和T4-2、第五晶体管T5、第六晶体管T6以及第七晶体管T7。
第一晶体管T1可以接收高电力电压ELVDD，可以电连接到发光二极管LD的第一电极，并且可以将与数据信号DATA对应的驱动电流提供到发光二极管LD。换句话说，第一晶体管T1可以是驱动晶体管。
第二晶体管T2可以连接在数据信号DATA的线与第一晶体管T1的第一电极之间，并且可以响应于栅极信号GW将数据信号DATA提供到第一晶体管T1。换句话说，第二晶体管T2可以是开关晶体管。
第三晶体管T3-1和T3-2可以连接在第一晶体管T1的栅极电极与第二电极之间，并且可以响应于栅极信号GW通过使第一晶体管T1以二极管式连接来补偿晶体管T1的阈值电压。换句话说，第三晶体管T3-1和T3-2可以是补偿晶体管。
第三晶体管T3-1和T3-2可以包括第一补偿晶体管T3-1和第二补偿晶体管T3-2。第一补偿晶体管T3-1和第二补偿晶体管T3-2可以串联地连接到彼此。换句话说，第一补偿晶体管T3-1的栅极电极和第二补偿晶体管T3-2的栅极电极可以连接到彼此，并且第一补偿晶体管T3-1的第二电极和第二补偿晶体管T3-1的第一电极可以连接到彼此。然而，本发明不限于此，并且子像素电路PXC可以仅包括一个补偿晶体管，而不是两个补偿晶体管。此外，在另一实施例中，子像素电路PXC可以包括至少三个补偿晶体管。
第四晶体管T4-1和T4-2可以连接在第一初始化电压VINT1的线与第一晶体管T1的栅极电极之间。第四晶体管T4-1和T4-2可以响应于第一初始化控制信号GI将第一初始化电压VINT1提供到第一晶体管T1的栅极电极。换句话说，第四晶体管T4-1和T4-2可以是驱动初始化晶体管。
第四晶体管T4-1和T4-2可以包括第一驱动初始化晶体管T4-1和第二驱动初始化晶体管T4-2。第一驱动初始化晶体管T4-1和第二驱动初始化晶体管T4-2可以串联地连接到彼此。换句话说，第一驱动初始化晶体管T4-1的栅极电极和第二驱动初始化晶体管T4-2的栅极电极连接到彼此，并且第一驱动初始化晶体管T4-1的第二电极和第二驱动初始化晶体管T4-2的第一电极可以连接到彼此。然而，本发明不限于此，并且子像素电路PXC可以仅包括一个驱动初始化晶体管，而不是两个驱动初始化晶体管。此外，在另一实施例中，子像素电路PXC可以包括至少三个驱动初始化晶体管。
第五晶体管T5可以连接在高电力电压ELVDD的线(例如，图9的高电力电压线SDc)与第一晶体管T1的第一电极之间。第六晶体管T6可以连接在第一晶体管T1的第二电极与发光二极管LD的第一电极之间。第五晶体管T5和第六晶体管T6中的每一者可以响应于发光驱动信号EM将与数据信号DATA对应的驱动电流提供到发光二极管LD的第一电极。也就是说，第五晶体管T5和第六晶体管T6中的每一者可以是发光控制晶体管。
第七晶体管T7可以连接在第二初始化电压VINT2的线(例如，第二电力线GT2b)与发光二极管LD的第一电极之间，并且可以响应于第二初始化控制信号GB将第二初始化电压VINT2提供到发光二极管LD的第一电极。换句话说，第七晶体管T7可以是二极管初始化晶体管。
存储电容器CST可以包括第一电极和第二电极。存储电容器CST的第一电极可以连接到第一晶体管T1，并且存储电容器CST的第二电极可以接收高电力电压ELVDD。
参考图1至图3，在实施例中，基底SUB(参见图11)可以包括多个子像素电路区域PXA，多个子像素电路区域PXA布置在多个行(例如，第一行至第m行，其中，m是正整数)和多个列(例如，第一列至第n列，其中，n是正整数)中。在实施例中，子像素电路区域PXA可以包括第一子像素电路区域PXA1、第二子像素电路区域PXA2、第三子像素电路区域PXA3、第四子像素电路区域PXA4、第五子像素电路区域PXA5、第六子像素电路区域PXA6、第七子像素电路区域PXA7和第八子像素电路区域PXA8。在实施例中，例如，第一子像素电路区域PXA1、第二子像素电路区域PXA2、第三子像素电路区域PXA3、第四子像素电路区域PXA4、第五子像素电路区域PXA5、第六子像素电路区域PXA6、第七子像素电路区域PXA7和第八子像素电路区域PXA8可以在第一方向D1和第二方向D2上重复地布置。图1的子像素行PR可以是图3的第一行至第m行中的子像素电路区域PXA之中的在一行中的子像素电路区域PXA。图1的子像素列PC可以是图3的第一列至第n列中的子像素电路区域PXA之中的在一列中的子像素电路区域PXA。
在下文中，m和n可以是整数之中的偶数。
可以根据有源图案(例如，图4的有源图案AP1和AP2)的形状来确定子像素电路区域PXA中的每一个的形状。此外，子像素电路区域PXA之中的在第一方向D1上相邻的两个子像素电路区域PXA可以具有不同的形状。在实施例中，例如，第一子像素电路区域PXA1和第三子像素电路区域PXA3中的每一者可以具有相同的形状，但是第一子像素电路区域PXA1和第二子像素电路区域PXA2可以具有彼此不同的形状。
然而，尽管图3的子像素电路区域PXA中的每一个的形状被示出为多边形形状，但是子像素电路区域PXA中的每一个的形状不限于此。在实施例中，例如，当有源图案的形状改变时，子像素电路区域PXA的形状也可以改变为与有源图案的形状对应。
子像素电路PXC中的每一个可以设置在第一子像素电路区域PXA1、第二子像素电路区域PXA2、第三子像素电路区域PXA3、第四子像素电路区域PXA4、第五子像素电路区域PXA5、第六子像素电路区域PXA6、第七子像素电路区域PXA7和第八子像素电路区域PXA8中的每一者中。因此，第一子像素电路至第八子像素电路可以分别设置在第一子像素电路区域PXA1、第二子像素电路区域PXA2、第三子像素电路区域PXA3、第四子像素电路区域PXA4、第五子像素电路区域PXA5、第六子像素电路区域PXA6、第七子像素电路区域PXA7和第八子像素电路区域PXA8中。第二子像素电路区域PXA2可以相对于第一子像素电路区域PXA1设置在第一方向D1上，并且第三子像素电路区域PXA3可以相对于第二子像素电路区域PXA2设置在第一方向D1上。第四子像素电路区域PXA4可以相对于第三子像素电路区域PXA3设置在第一方向D1上。第五子像素电路区域PXA5可以相对于第一子像素电路区域PXA1设置在第二方向D2上，并且第六子像素电路区域PXA6可以相对于第五子像素电路区域PXA5设置在第一方向D1上。第七子像素电路区域PXA7可以相对于第六子像素电路区域PXA6设置在第一方向D1上，并且第八子像素电路区域PXA8可以相对于第七子像素电路区域PXA7设置在第一方向D1上。
在实施例中，例如，在布置在第一行至第m行和第一列至第n列中的子像素电路区域PXA之中，第一子像素电路区域PXA1可以设置在第k行(其中，k是1至m之间的奇数)和第i列(其中，i是1至n之间的奇数)中，第二子像素电路区域PXA2可以设置在第k行和第(i+1)列中，第三子像素电路区域PXA3可以设置在第k行和第(i+2)列中，并且第四子像素电路区域PXA4可以设置在第k行和第(i+3)列中。在布置在第一行至第m行和第一列至第n列中的子像素电路区域PXA之中，第五子像素电路区域PXA5可以设置在第(k+1)行和第i列中，第六子像素电路区域PXA6可以设置在第(k+1)行和第(i+1)列中，第七子像素电路区域PXA7可以设置在第(k+1)行和第(i+2)列中，并且第八子像素电路区域PXA8可以设置在第(k+1)行和第(i+3)列中。
此外，第一子像素电路区域PXA1、第二子像素电路区域PXA2、第三子像素电路区域PXA3和第四子像素电路区域PXA4可以对应于第k行中的子像素电路区域PXA1、PXA2、PXA3和PXA4，并且第五子像素电路区域PXA5、第六子像素电路区域PXA6、第七子像素电路区域PXA7和第八子像素电路区域PXA8可以对应于第(k+1)行中的子像素电路区域PXA5、PXA6、PXA7和PXA8。第一子像素电路区域PXA1和第五子像素电路区域PXA5可以对应于第i列中的子像素电路区域PXA1和PXA5，第二子像素电路区域PXA2和第六子像素电路区域PXA6可以对应于第(i+1)列中的子像素电路区域PXA2和PXA6，第三子像素电路区域PXA3和第七子像素电路区域PXA7可以对应于第(i+2)列中的子像素电路区域PXA3和PXA7，并且第四子像素电路区域PXA4和第八子像素电路区域PXA8可以对应于第(i+3)列中的子像素电路区域PXA4和PXA8。
此外，第k行和第(k+2)行中的子像素电路区域PXA可以对应于奇数行中的子像素电路区域PXA。第(k+1)行和第(k+3)行中的子像素电路区域PXA可以对应于偶数行中的子像素电路区域PXA。类似地，第i列和第(i+2)列中的子像素电路区域PXA可以对应于奇数列中的子像素电路区域PXA，并且第(i+1)列和第(i+3)列中的子像素电路区域PXA可以对应于偶数列中的子像素电路区域PXA。
此外，第k行中的子像素电路区域PXA1、PXA2、PXA3和PXA4可以与第(k+2)行中的子像素电路区域PXA相同。此外，第(k+1)行中的子像素电路区域PXA5、PXA6、PXA7和PXA8可以与第(k+3)行中的子像素电路区域PXA相同。类似地，第i列中的子像素电路区域PXA1和PXA5可以与第(i+2)列中的子像素电路区域PXA3和PXA7相同，并且第(i+1)列中的子像素电路区域PXA2和PXA6可以与第(i+3)列中的子像素电路区域PXA4和PXA8相同。
也就是说，子像素电路区域PXA可以包括沿第一方向D1和第二方向D2重复的第k行和第i列中的子像素电路区域PXA1、第k行和第(i+1)列中的子像素电路区域PXA2、第(k+1)行和第i列中的子像素电路区域PXA5以及第(k+1)行和第(i+1)列中的子像素电路区域PXA6的结构。因此，在对稍后将描述的第三子像素区域PXA3、第四子像素区域PXA4、第七子像素区域PXA7和第八子像素区域PXA8的描述中，可以省略与对第一子像素电路区域PXA1、第二子像素电路区域PXA2、第五子像素电路区域PXA5和第六子像素电路区域PXA6的描述相同的部分。
第一子像素电路至第八子像素电路中的每一者可以包括晶体管T1、T2、T3-1、T3-2、T4-1、T4-2、T5、T6和T7以及存储电容器CST。也就是说，晶体管T1、T2、T3-1、T3-2、T4-1、T4-2、T5、T6和T7以及存储电容器CST可以设置在第一子像素电路区域PXA1、第二子像素电路区域PXA2、第三子像素电路区域PXA3、第四子像素电路区域PXA4、第五子像素电路区域PXA5、第六子像素电路区域PXA6、第七子像素电路区域PXA7和第八子像素电路区域PXA8中的每一者中。
子像素电路PXC可以连接到在第一方向D1上延伸的栅极线(例如，图5的第一栅极线GT1a、第二栅极线GT1b和第三栅极线GT1d)、在第二方向D2上延伸的数据线(例如，图9的数据线SDd)以及传输线SDa和SDb。此外，将初始化电压VINT1和VINT2提供到子像素电路PXC的初始化电力线可以连接到子像素电路PXC。
第一电力线GT2a和第二电力线GT2b可以在第一方向D1上延伸。第一电力线GT2a和第二电力线GT2b可以设置在第二栅极线GT1b和GT1b'(参见图5)的一侧。也就是说，第一电力线GT2a和第二电力线GT2b与栅极线GT1a、GT1b、GT1d和GT1e(参见图5)可以设置在不同的水平面处(例如，在不同的层中)，但是可以在第一方向D1上延伸。第一电力线GT2a和第二电力线GT2b中的每一者可以对应于子像素电路区域PXA中的每一个。第一电力线GT2a和第二电力线GT2b可以在第二方向D2上彼此交替地布置。
在实施例中，例如，第一电力线GT2a可以设置在奇数行中的子像素电路区域PXA1、PXA2、PXA3和PXA4中。具体地，第一电力线GT2a可以与第k行中的子像素电路区域PXA1、PXA2、PXA3和PXA4重叠。第一电力线GT2a可以与第k行中的子像素电路区域PXA1、PXA2、PXA3和PXA4之中的在与第二方向D2相反的第三方向D3上突出的部分部分地重叠。因此，第一电力线GT2a可以与布置在奇数行中的第一子像素电路区域PXA1、第二子像素电路区域PXA2、第三子像素电路区域PXA3和第四子像素电路区域PXA4中的每一者重叠。
第二电力线GT2b可以设置在偶数行中的子像素电路区域PXA5、PXA6、PXA7和PXA8中。具体地，第二电力线GT2b可以与第(k+1)行中的子像素电路区域PXA5、PXA6、PXA7和PXA8重叠。第二电力线GT2b可以与第(k+1)行中的子像素电路区域PXA5、PXA6、PXA7和PXA8之中的在第三方向D3上突出的部分部分地重叠。第二电力线GT2b可以与第五子像素电路区域PXA5、第六子像素电路区域PXA6、第七子像素电路区域PXA7和第八子像素电路区域PXA8中的每一者重叠。
返回参考图2和图3，可以将第一初始化电压VINT1提供到第一电力线GT2a，并且被提供到第一电力线GT2a的第一初始化电压VINT1可以与图2的第一初始化电压VINT1相同。此外，可以将第二初始化电压VINT2提供到第二电力线GT2b，并且被提供到第二电力线GT2b的第二初始化电压VINT2可以与图2的第二初始化电压VINT2相同。
第一初始化电压VINT1可以是使第一晶体管T1初始化的电压。具体地，在第四晶体管T4-1和T4-2由第一初始化控制信号GI导通的时段期间，可以将第一初始化电压VINT1提供到第一晶体管T1的栅极端子(例如，上述的栅极电极)。因此，第四晶体管T4-1和T4-2可以通过第一初始化电压VINT1使第一晶体管T1的栅极端子初始化。
第二初始化电压VINT2可以是使发光二极管LD初始化的电压。具体地，第七晶体管T7的栅极端子可以接收第二初始化控制信号GB。第七晶体管T7的第一端子可以接收第二初始化电压VINT2。第七晶体管T7的第二端子可以连接到发光二极管LD的第一端子。当第七晶体管T7响应于第二初始化控制信号GB而导通时，第七晶体管T7可以将第二初始化电压VINT2提供到发光二极管LD。因此，第七晶体管T7可以通过第二初始化电压VINT2使发光二极管LD的第一端子初始化。
传输线可以在作为列方向的第二方向D2上延伸，并且可以从初始化电力线接收第一初始化电压VINT1或第二初始化电压VINT2。传输线可以包括第一传输线SDa和第二传输线SDb。第一传输线SDa和第二传输线SDb可以在第二方向D2上延伸。第一传输线SDa和第二传输线SDb可以设置在数据线SDd(参见图9)的一侧。也就是说，第一传输线SDa和第二传输线SDb与数据线SDd设置在同一水平面处(例如，在同一层中)，并且第一传输线SDa和第二传输线SDb两者可以在第二方向D2上延伸。然而，本发明不限于此。第一传输线SDa和第二传输线SDb与数据线SDd可以设置在不同的水平面处。在实施例中，数据线SDd可以设置在第一传输线SDa和第二传输线SDb上。例如，绝缘层可以设置在数据线SDd与第一传输线SDa和第二传输线SDb之间。类似地，在另一实施例中，数据线SDd可以设置在第一传输线SDa和第二传输线SDb下方。
第一传输线SDa和第二传输线SDb中的每一条可以对应于子像素电路区域PXA中的每一个。第一传输线SDa和第二传输线SDb可以在第一方向D1上彼此交替地布置。
在实施例中，例如，第一传输线SDa可以设置在奇数列中的子像素电路区域PXA1、PXA3、PXA5和PXA7中。具体地，第一传输线SDa可以与第i列中的子像素电路区域PXA1和PXA5重叠。因此，第一传输线SDa可以与布置在奇数列中的第一子像素电路区域PXA1、第三子像素电路区域PXA3、第五子像素电路区域PXA5和第七子像素电路区域PXA7中的每一者重叠。
第二传输线SDb可以设置在偶数列中的子像素电路区域PXA2、PXA4、PXA6和PXA8中。具体地，第二传输线SDb可以与第(i+1)列中的子像素电路区域PXA2和PXA6重叠。第二传输线SDb可以与布置在偶数列中的第二子像素电路区域PXA2、第四子像素电路区域PXA4、第六子像素电路区域PXA6和第八子像素电路区域PXA8中的每一者重叠。
第一传输线SDa可以接触第一电力线GT2a。第一接触孔CNT1可以限定在第一电力线GT2a和第一传输线SDa彼此交叉的部分中。第一传输线SDa可以通过第一接触孔CNT1连接到第一电力线GT2a。第二传输线SDb可以接触第二电力线GT2b。第二接触孔CNT2可以限定在第二电力线GT2b和第二传输线SDb彼此交叉的部分中。第二传输线SDb可以通过第二接触孔CNT2连接到第二电力线GT2b。
第一传输线SDa可以从第一电力线GT2a接收第一初始化电压VINT1。第二传输线SDb可以从第二电力线GT2b接收第二初始化电压VINT2。第一传输线SDa可以将第一初始化电压VINT1提供到子像素电路PXC。第二传输线SDb可以将第二初始化电压VINT2提供到子像素电路PXC。也就是说，被提供到第一电力线GT2a的第一初始化电压VINT1可以通过第一传输线SDa被分别提供到子像素电路PXC。类似地，被提供到第二电力线GT2b的第二初始化电压VINT2可以通过第二传输线SDb被分别提供到子像素电路PXC。
第一电力线GT2a和第二传输线SDb可以不彼此接触。第二电力线GT2b和第一传输线SDa可以不彼此接触。因此，可以彼此电分离地施加第一初始化电压VINT1和第二初始化电压VINT2。
第一接触孔CNT1可以限定在子像素电路区域PXA之中的奇数行和奇数列相交的子像素电路区域PXA1和PXA3中。也就是说，第一接触孔CNT1中的每一个可以分别限定在子像素电路区域PXA之中的第k行和第i列相交的子像素电路区域PXA1和第k行和第(i+2)列相交的子像素电路区域PXA3中。在实施例中，例如，第一接触孔CNT1中的每一个可以分别限定在第一子像素电路区域PXA1和第三子像素电路区域PXA3中。
第二接触孔CNT2可以限定在子像素电路区域PXA之中的奇数行和偶数列相交的子像素电路区域PXA2和PXA4中。也就是说，第二接触孔CNT2中的每一个可以分别限定在子像素电路区域PXA之中的第k行和第(i+1)列相交的子像素电路区域PXA2和第k行和第(i+3)列相交的子像素电路区域PXA4中。在实施例中，例如，第二接触孔CNT2中的每一个可以分别限定在第二子像素电路区域PXA2和第四子像素电路区域PXA4中。
第一接触孔CNT1和第二接触孔CNT2可以限定在奇数行(例如，第k行和第(k+2)行)中的子像素电路区域PXA1、PXA2、PXA3和PXA4中。第一接触孔CNT1和第二接触孔CNT2可以不限定在偶数行(例如，第(k+1)行和第(k+3)行)中的子像素电路区域PXA5、PXA6、PXA7和PXA8中。
然而，本发明不限于此，并且在其它实施例中，第一传输线SDa可以设置在偶数列中的子像素电路区域(例如，图3的第二子像素电路区域PXA2、第四子像素电路区域PXA4、第六子像素电路区域PXA6和第八子像素电路区域PXA8)中。另外，第二传输线SDb可以设置在奇数列中的子像素电路区域(例如，图3的第一子像素电路区域PXA1、第三子像素电路区域PXA3、第五子像素电路区域PXA5和第七子像素电路区域PXA7)中。
因此，限定在第一电力线GT2a和第一传输线SDa彼此交叉的部分中的第一接触孔CNT1可以分别设置在第六子像素电路区域PXA6和第八子像素电路区域PXA8中。类似地，限定在第二电力线GT2b和第二传输线SDb彼此交叉的部分中的第二接触孔CNT2可以分别设置在第五子像素电路区域PXA5和第七子像素电路区域PXA7中。
然而，在下文中，可以基于第一传输线SDa设置在奇数列中的子像素电路区域中并且第二传输线SDb设置在偶数列中的子像素电路区域中的实施例进行描述。
图4至图10是图3的区域B的平面图。图11是示出沿着图10的线I-I'截取的显示装置的截面图。图12是示出沿着图10的线II-II'截取的显示装置的截面图。
在实施例中，例如，图4是仅示出图3的区域B的有源层AP的平面图。图5是仅示出图3的区域B的栅极层GT1的平面图。图6是示出图4的有源层AP和图5的栅极层GT1的平面图。图7是仅示出图3的区域B的第一导电层GT2的平面图。图8是示出图4的有源层AP、图5的栅极层GT1和图7的第一导电层GT2的平面图。图9是仅示出图3的区域B的第二导电层SD的平面图。图10是示出图4的有源层AP、图5的栅极层GT1、图7的第一导电层GT2和图9的第二导电层SD的平面图。图11可以是示出与将第一初始化电压VINT1(参见图2)提供到设置在第一子像素电路区域PXA1(参见图3)中的子像素电路PXC(参见图2)的过程相关的配置的截面图。图12可以是示出与将第二初始化电压VINT2(参见图2)提供到设置在第二子像素电路区域PXA2(参见图3)中的发光二极管LD(参见图2)的过程相关的配置的截面图。
如图3至图12中所示，显示装置10(参见图1)可以包括基底SUB、缓冲层BFR、有源层AP、栅极绝缘层GIL、栅极层GT1、绝缘层IL、第一导电层GT2、中间绝缘层ILD、第二导电层SD、贯通绝缘层VIA、第一电极700、像素限定层PDL、发光层800和第二电极900。
返回参考图11和图12，基底SUB可以包括透明材料或不透明材料。基底SUB可以包括柔性透明树脂基底。在实施例中，例如，透明树脂基底可以是聚酰亚胺基底。可选地，基底SUB可以包括石英基底、合成石英基底、氟化钙基底、掺杂有氟的石英基底、钠钙玻璃基底或无碱玻璃基底等。基底SUB可以包括阻挡层。基底SUB可以具有其中阻挡层和聚酰亚胺基底交替地堆叠的多层结构。阻挡层可以防止湿气渗透到聚酰亚胺基底中。
缓冲层BFR可以设置在基底SUB上。缓冲层BFR可以防止金属原子或杂质从基底SUB扩散到有源层AP。另外，缓冲层BFR可以控制用于形成有源层AP的结晶工艺中的热传递率。因此，可以形成或提供基本上均匀的有源层AP。
返回参考图3、图4、图11和图12，有源层AP可以设置在缓冲层BFR上。在实施例中，有源层AP可以包括多晶硅。在另一实施例中，有源层AP可以包括氧化物半导体。在实施例中，例如，氧化物半导体可以包括铟(In)、镓(Ga)、锡(Sn)、锆(Zr)、钒(V)、铪(Hf)、镉(Cd)、锗(Ge)、铬(Cr)、钛(Ti)和/或锌(Zn)的氧化物中的至少一种。
有源层AP可以包括多个有源图案。详细地，有源层AP可以包括第一有源图案AP1和第二有源图案AP2。第一有源图案AP1和第二有源图案AP2可以分别对应于子像素电路区域PXA。在实施例中，例如，第一有源图案AP1可以设置在子像素电路区域PXA之中的奇数行中的子像素电路区域PXA中的每一个(例如，第一子像素电路区域PXA1、第二子像素电路区域PXA2、第三子像素电路区域PXA3和第四子像素电路区域PXA4)中。第二有源图案AP2可以设置在子像素电路区域PXA之中的偶数行中的子像素电路区域PXA中的每一个(例如，第五子像素电路区域PXA5、第六子像素电路区域PXA6、第七子像素电路区域PXA7和第八子像素电路区域PXA8)中。
在实施例中，如图3和图4中所示，例如，第一有源图案AP1的设置在第一子像素电路区域PXA1中的部分可以是第一有源图案AP1之中的设置在第k行和第i列中的子像素电路区域PXA1中的第一有源图案AP1-1。第一有源图案AP1的设置在第二子像素电路区域PXA2中的部分可以是第一有源图案AP1之中的设置在第k行和第(i+1)列中的第二子像素电路区域PXA2中的第一有源图案AP1-2。第二有源图案AP2的设置在第五子像素电路区域PXA5中的部分可以是第二有源图案AP2之中的设置在第(k+1)行和第i列中的子像素电路区域PXA5中的第二有源图案AP2-5。第二有源图案AP2的设置在第六子像素电路区域PXA6中的部分可以是第二有源图案AP2之中的设置在第(k+1)行和第(i+1)列中的子像素电路区域PXA6中的第二有源图案AP2-6。
类似地，尽管在附图中未示出，但是第一有源图案AP1的设置在第三子像素电路区域PXA3中的部分可以是第一有源图案AP1之中的设置在第k行和第(i+2)列中的子像素电路区域PXA3中的第一有源图案AP1。第一有源图案AP1的设置在第四子像素电路区域PXA4中的部分可以是第一有源图案AP1之中的设置在第k行和第(i+3)列中的子像素电路区域PXA4中的第一有源图案AP1。第二有源图案AP2的设置在第七子像素电路区域PXA7中的部分可以是第二有源图案AP2之中的设置在第(k+1)行和第(i+2)列中的子像素电路区域PXA7中的第二有源图案AP2。第二有源图案AP2的设置在第八子像素电路区域PXA8中的部分可以是第二有源图案AP2之中的设置在第(k+1)行和第(i+3)列中的子像素电路区域PXA8中的第二有源图案AP2。
设置在第k行中的子像素电路区域PXA1、PXA2、PXA3和PXA4中的第一有源图案AP1可以在第一方向D1上连接。在实施例中，例如，设置在第一子像素电路区域PXA1、第二子像素电路区域PXA2、第三子像素电路区域PXA3和第四子像素电路区域PXA4中的每一者中的第一有源图案AP1可以连接到彼此。设置在第(k+1)行中的子像素电路区域PXA5、PXA6、PXA7和PXA8中的第二有源图案AP2可以在第一方向D1上连接。在实施例中，例如，设置在第五子像素电路区域PXA5、第六子像素电路区域PXA6、第七子像素电路区域PXA7和第八子像素电路区域PXA8中的每一者中的第二有源图案AP2可以连接到彼此。然而，设置在第k行中的子像素电路区域PXA1、PXA2、PXA3和PXA4中的第一有源图案AP1和设置在第(k+1)行中的子像素电路区域PXA5、PXA6、PXA7和PXA8中的第二有源图案AP2可以彼此分离。在实施例中，例如，设置在第i列中的子像素电路区域PXA1和PXA5中的每一者中的第一有源图案AP1-1和第二有源图案AP2-5可以彼此分离。类似地，设置在第(i+1)列中的子像素电路区域PXA2和PXA6中的每一者中的第一有源图案AP1-2和第二有源图案AP2-6可以彼此分离。
返回参考图11和图12，栅极绝缘层GIL可以设置在有源层AP(参见图4)上。栅极绝缘层GIL可以覆盖缓冲层BFR上的有源层AP。栅极绝缘层GIL可以具有基本上平坦的上表面而不在有源层AP周围产生台阶。还可选地，栅极绝缘层GIL可以沿着有源层AP的轮廓具有基本上恒定的厚度。在实施例中，栅极绝缘层GIL可以包括硅化合物、金属氧化物等。
返回参考图1、图2、图3、图5、图6、图10、图11和图12，栅极层GT1可以设置在栅极绝缘层GIL上。栅极层GT1可以包括多个栅极电极GT1c和GT1c'、多条第一栅极线GT1a和GT1a'、多条第二栅极线GT1b和GT1b'、多条第三栅极线GT1d和GT1d'以及多条第四栅极线GT1e和GT1e'。第一栅极线GT1a、第二栅极线GT1b和第三栅极线GT1d中的每一条可以分别对应于子像素行PR。
栅极电极GT1c和GT1c'可以依次地设置在奇数行和偶数行中的子像素电路区域PXA中。第一栅极线GT1a和GT1a'可以依次地设置在奇数行和偶数行中的子像素电路区域PXA中。第二栅极线GT1b和GT1b'可以依次地设置在奇数行和偶数行中的子像素电路区域PXA中。第三栅极线GT1d和GT1d'可以依次地设置在奇数行和偶数行中的子像素电路区域PXA中。
在实施例中，例如，第一栅极线GT1a、第二栅极线GT1b、第三栅极线GT1d、第四栅极线GT1e和栅极电极GT1c可以设置在第k行中的子像素电路区域PXA1、PXA2、PXA3和PXA4中。第一栅极线GT1a'、第二栅极线GT1b'、第三栅极线GT1d'、第四栅极线GT1e'和栅极电极GT1c'可以设置在第(k+1)行中的子像素电路区域PXA5、PXA6、PXA7和PXA8中。在对第一栅极线GT1a'、第二栅极线GT1b'、第三栅极线GT1d'、第四栅极线GT1e'和栅极电极GT1c'的描述中，下面可以不描述与第一栅极线GT1a、第二栅极线GT1b、第三栅极线GT1d、第四栅极线GT1e和栅极电极GT1c的组件相同的组件。第一栅极线GT1a、第二栅极线GT1b、第三栅极线GT1d、第四栅极线GT1e和栅极电极GT1c可以彼此间隔开。
可以限定第四栅极线GT1e以描述每个子像素行PR中的晶体管之间的连接关系。第四栅极线GT1e可以是第一栅极线GT1a'。也就是说，在图2中，第七晶体管T7的第二初始化控制信号GB可以与下一子像素行PR的第一初始化控制信号GI相同。
在实施例中，栅极层GT1可以包括金属、合金、金属氮化物、导电金属氧化物、透明导电材料等。
第一栅极线GT1a和GT1a'可以在第一方向D1上延伸。可以将第一初始化控制信号GI提供到第一栅极线GT1a和GT1a'。在实施例中，例如，提供到设置在第(k+1)行中的子像素电路区域PXA5、PXA6、PXA7和PXA8中的第一栅极线GT1a'的初始化控制信号可以是提供到第(k+1)行中的子像素电路区域PXA5、PXA6、PXA7和PXA8的第一初始化控制信号GI和提供到第k行中的子像素电路区域PXA1、PXA2、PXA3和PXA4的第二初始化控制信号GB。第一有源图案AP1和第二有源图案AP2可以分别与第一栅极线GT1a和GT1a'重叠。第一有源图案AP1可以与第一栅极线GT1a一起构成第k行中的子像素电路PXC中的每一个的第四晶体管T4-1和T4-2。第二有源图案AP2可以与第一栅极线GT1a'一起构成第(k+1)行中的子像素电路PXC中的每一个的第四晶体管T4-1和T4-2。第一栅极线GT1a可以是设置在紧接前一子像素行PR中的第四栅极线。
第二栅极线GT1b和GT1b'可以在第一方向D1上延伸。可以将栅极信号(图2的栅极信号GW)提供到第二栅极线GT1b和GT1b'。第二栅极线GT1b和GT1b'可以分别与第一有源图案AP1和第二有源图案AP2重叠。第一有源图案AP1可以与第二栅极线GT1b一起构成第k行中的子像素电路PXC中的每一个的第二晶体管T2以及第三晶体管T3-1和T3-2。第二有源图案AP2可以与第二栅极线GT1b'一起构成第(k+1)行中的子像素电路PXC中的每一个的第二晶体管T2以及第三晶体管T3-1和T3-2。
第三栅极线GT1d和GT1d'可以在第一方向D1上延伸。可以将发光驱动信号(图2的发光驱动信号EM)提供到第三栅极线GT1d和GT1d'。第三栅极线GT1d和GT1d'可以分别与第一有源图案AP1和第二有源图案AP2重叠。第一有源图案AP1可以与第三栅极线GT1d一起构成第k行中的子像素电路PXC中的每一个的第五晶体管T5和第六晶体管T6。第二有源图案AP2可以与第三栅极线GT1d'一起构成第(k+1)行中的子像素电路PXC中的每一个的第五晶体管T5和第六晶体管T6。
第四栅极线GT1e和GT1e'可以在第一方向D1上延伸。可以将第二初始化控制信号GB提供到第四栅极线GT1e和GT1e'。在实施例中，例如，提供到设置在第k行中的子像素电路区域PXA1、PXA2、PXA3和PXA4中的第四栅极线GT1e和GT1e'的初始化控制信号可以是提供到第k行中的子像素电路区域PXA1、PXA2、PXA3和PXA4的第二初始化控制信号GB和提供到第(k+1)行中的子像素电路区域PXA5、PXA6、PXA7和PXA8的第一初始化控制信号GI。也就是说，第四栅极线GT1e可以是下一子像素行的第一栅极线GT1a'。
在第k行和第(k+1)行中，可以重复地设置第一栅极线GT1a和GT1a'、第二栅极线GT1b和GT1b'、栅极电极GT1c和GT1c'、第三栅极线GT1d和GT1d'以及第四栅极线GT1e和GT1e'。此外，第k行中的第四栅极线GT1e和第(k+1)行中的第一栅极线GT1a'可以共同地使用。
设置在第k行中的子像素电路区域PXA1、PXA2、PXA3和PXA4中的第四栅极线GT1e可以与设置在第k行中的子像素电路区域PXA1、PXA2、PXA3和PXA4中的第一有源图案AP1重叠。第一有源图案AP1可以与第四栅极线GT1e一起构成第k行中的子像素电路PXC中的每一个的第七晶体管T7。设置在第(k+1)行中的子像素电路区域PXA5、PXA6、PXA7和PXA8中的第四栅极线GT1e'可以与第二有源图案AP2重叠。第二有源图案AP2可以与第四栅极线GT1e'一起构成第(k+1)行中的子像素电路PXC中的每一个的第七晶体管T7。
因为设置在第k行中的子像素电路区域PXA1、PXA2、PXA3和PXA4中的第四栅极线GT1e是设置在第(k+1)行中的子像素电路区域PXA5、PXA6、PXA7和PXA8中的第一栅极线GT1a'，所以第二有源图案AP2可以与设置在第k行中的子像素电路区域PXA1、PXA2、PXA3和PXA4中的第四栅极线GT1e一起构成第(k+1)行中的子像素电路PXC中的每一个的第四晶体管T4-1和T4-2。也就是说，第二有源图案AP2可以与设置在第(k+1)行中的子像素电路区域PXA5、PXA6、PXA7和PXA8中的第一栅极线GT1a'一起构成第(k+1)行中的子像素电路PXC中的每一个的第四晶体管T4-1和T4-2。
栅极电极GT1c可以设置在第二栅极线GT1b和第三栅极线GT1d之间。栅极电极GT1c可以与第一有源图案AP1和第二有源图案AP2中的每一者重叠。第一有源图案AP1和栅极电极GT1c重叠的部分可以被限定为第一晶体管T1。也就是说，第一有源图案AP1可以与栅极电极GT1c一起构成第k行中的子像素电路PXC中的每一个的第一晶体管T1。第二有源图案AP2和栅极电极GT1c'重叠的部分可以被限定为第一晶体管T1。第二有源图案AP2可以与栅极电极GT1c'一起构成第(k+1)行中的子像素电路PXC中的每一个的第一晶体管T1。
再次参考图11和图12，绝缘层IL可以设置在栅极层GT1(参见图5)上。绝缘层IL可以覆盖栅极绝缘层GIL上的栅极层GT1。绝缘层IL可以具有基本上平坦的上表面，而不会在栅极层GT1周围产生台阶。可选地，绝缘层IL可以沿着栅极层GT1的轮廓具有基本上恒定的厚度。在实施例中，绝缘层IL可以包括硅化合物、金属氧化物等。
返回参考图1、图2、图3、图7、图10、图11和图12，第一导电层GT2可以设置在绝缘层IL上。第一导电层GT2可以包括多条第一电力线GT2a、多条第二电力线GT2b和多个存储电极GT2c。第一电力线GT2a、第二电力线GT2b和存储电极GT2c中的每一者可以分别对应于子像素电路区域PXA。
在实施例中，第一电力线GT2a可以对应于第k行中的第一子像素电路区域PXA1、第二子像素电路区域PXA2、第三子像素电路区域PXA3和第四子像素电路区域PXA4。例如，第一电力线GT2a可以与第k行中的子像素电路区域PXA1、PXA2、PXA3和PXA4重叠。第二电力线GT2b可以对应于第(k+1)行中的子像素电路PXC。第二电力线GT2b可以与第(k+1)行中的子像素电路区域PXA5、PXA6、PXA7和PXA8重叠。具体地，第二电力线GT2b可以与第(k+1)行中的子像素电路区域PXA5、PXA6、PXA7和PXA8之中的在第三方向D3上突出的部分部分地重叠。在实施例中，第一导电层GT2可以包括金属、合金、金属氮化物、导电金属氧化物、透明导电材料等。
进一步结合图3参考图8，第一电力线GT2a可以设置在第二栅极线GT1b和GT1b'之中的设置在奇数行中的子像素电路区域PXA1、PXA2、PXA3和PXA4中的第二栅极线GT1b的一侧。第一电力线GT2a中的每一条可以在第三方向D3上与设置在奇数行中的子像素电路区域PXA1、PXA2、PXA3和PXA4中的第二栅极线GT1b中的每一条间隔开。第二电力线GT2b可以设置在第二栅极线GT1b和GT1b'之中的设置在偶数行中的子像素电路区域PXA5、PXA6、PXA7和PXA8中的第二栅极线GT1b'的一侧。第二电力线GT2b中的每一条可以在第三方向D3上与设置在偶数行中的子像素电路区域PXA5、PXA6、PXA7和PXA8中的第二栅极线GT1b'中的每一条间隔开。
存储电极GT2c可以在第一方向D1上延伸。存储电极GT2c可以与栅极电极GT1c重叠，并且可以与栅极电极GT1c一起构成存储电容器CST(参见图2)。
再次参考图11和图12，中间绝缘层ILD可以设置在第一导电层GT2(参见图7)上。在实施例中，中间绝缘层ILD可以充分覆盖绝缘层IL上的第一导电层GT2，并且可以具有基本上平坦的上表面，而不会在第一导电层GT2周围产生台阶。在另一实施例中，中间绝缘层ILD可以覆盖绝缘层IL上的第一导电层GT2，并且可以沿着第一导电层GT2的轮廓具有基本上恒定的厚度。中间绝缘层ILD可以包括有机绝缘材料或无机绝缘材料。
参考图1、图2、图3、图4、图9、图10、图11和图12，第二导电层SD可以设置在中间绝缘层ILD上。第二导电层SD可以包括多条第一传输线SDa、多条第二传输线SDb、多条数据线SDd、多条高电力电压线SDc、多个第一连接图案SDe、多个第二连接图案SDf、多个第三连接图案SDg和多个第四连接图案SDh。第一传输线SDa、第二传输线SDb、数据线SDd、高电力电压线Sdc、第一连接图案SDe、第二连接图案SDf、第三连接图案SDg和第四连接图案SDh中的每一者可以分别设置为对应于子像素列PC。数据线SDd可以在奇数列和偶数列中的子像素电路区域PXA中的每一个中依次地设置。第一传输线SDa、第二传输线SDb、数据线SDd、高电力电压线SDc、第一连接图案SDe、第二连接图案SDf、第三连接图案SDg和第四连接图案SDh可以彼此间隔开。
第一传输线SDa中的每一条可以对应于第i列中的子像素电路区域PXA1和PXA5中的每一者。第一传输线SDa中的每一条可以与第i列中的子像素电路区域PXA1和PXA5中的每一者重叠。第二传输线SDb中的每一条可以与第(i+1)列中的子像素电路区域PXA2和PXA6中的每一者重叠。第一连接图案SDe和第二连接图案SDf可以设置在第k行中的子像素电路区域PXA1、PXA2、PXA3和PXA4中的每一者中。第三连接图案SDg和第四连接图案SDh可以设置在第(k+1)行中的子像素电路区域PXA5、PXA6、PXA7和PXA8中的每一者中。在实施例中，第二导电层SD可以包括金属、合金、金属氮化物、导电金属氧化物、透明导电材料等。
第一传输线SDa可以设置在数据线SDd之中的设置在奇数列中的子像素电路区域PXA1、PXA3、PXA5和PXA7中的数据线SDd的一侧。第一传输线SDa中的每一条可以在第一方向D1上与设置在奇数列中的子像素电路区域PXA1、PXA3、PXA5和PXA7中的数据线SDd中的每一条间隔开。第二传输线SDb可以设置在数据线SDd之中的设置在偶数列中的子像素电路区域PXA2、PXA4、PXA6和PXA8中的数据线SDd的一侧。第二传输线SDb中的每一条可以在第一方向D1上与设置在偶数列中的子像素电路区域PXA2、PXA4、PXA6和PXA8中的数据线SDd中的每一条间隔开。
数据线SDd可以在第二方向D2上延伸。可以将数据信号(图2的数据信号DATA)提供到数据线SDd。数据线SDd可以电连接到有源层AP。数据线SDd可以通过限定在中间绝缘层ILD、绝缘层IL和栅极绝缘层GIL中的接触孔直接接触有源层AP。
高电力电压线SDc可以在第二方向D2上延伸。可以将高电力电压(图2的高电力电压ELVDD)提供到高电力电压线SDc。高电力电压线SDc可以电连接到有源层AP和存储电极GT2c(参见图7)。高电力电压线SDc可以通过限定在中间绝缘层ILD、绝缘层IL和栅极绝缘层GIL中的接触孔直接接触有源层AP，并且可以通过限定在中间绝缘层ILD中的接触孔直接接触存储电极GT2c。
第一传输线SDa可以在第二方向D2上延伸。可以将第一初始化电压VINT1提供到第一传输线SDa。第一传输线SDa可以电连接到第一有源图案AP1、第二有源图案AP2和第一电力线GT2a。第一传输线SDa可以直接接触分别设置在第i列中的子像素电路区域PXA1和PXA5中的第一有源图案AP1-1和第二有源图案AP2-5。第一传输线SDa可以通过限定在中间绝缘层ILD中的接触孔(例如，图3的第一接触孔CNT1)直接接触第一电力线GT2a。具体地，第一传输线SDa可以直接接触设置在第一子像素电路区域PXA1和第三子像素电路区域PXA3中的第一有源图案AP1。此外，第一传输线SDa可以直接接触设置在第一子像素电路区域PXA1和第三子像素电路区域PXA3中的第一电力线GT2a。第一电力线GT2a和第一传输线SDa可以构成传输第一初始化电压VINT1的驱动初始化电压线。
第二传输线SDb可以在第二方向D2上延伸。可以将第二初始化电压VINT2提供到第二传输线SDb。
第二传输线SDb可以电连接到第一有源图案AP1、第二有源图案AP2和第二电力线GT2b。第二传输线SDb可以分别通过限定在中间绝缘层ILD、绝缘层IL和栅极绝缘层GIL中的接触孔(例如，图10中的第四接触孔CNT4和第六接触孔CNT6)直接接触分别设置在第(i+1)列中的子像素电路区域PXA2和PXA6中的第一有源图案AP1-2和第二有源图案AP2-6。第二传输线SDb可以通过限定在中间绝缘层ILD中的接触孔(例如，图3的第二接触孔CNT2)直接接触第二电力线GT2b。具体地，第二传输线SDb可以直接接触设置在第二子像素电路区域PXA2和第四子像素电路区域PXA4中的第一有源图案AP1。第二传输线SDb可以直接接触设置在第六子像素电路区域PXA6和第八子像素电路区域PXA8中的第二有源图案AP2。此外，第二传输线SDb可以直接接触设置在第二子像素电路区域PXA2和第四子像素电路区域PXA4中的第二电力线GT2b。第二电力线GT2b和第二传输线SDb可以构成传输第二初始化电压VINT2的二极管初始化电压线。
第一连接图案SDe可以通过限定在中间绝缘层ILD、绝缘层IL和栅极绝缘层GIL中的接触孔(例如，图10的第七接触孔CNT7)直接接触有源层AP，并且可以通过限定在中间绝缘层ILD和绝缘层IL中的接触孔直接接触栅极电极GT1c(参见图5)。
在实施例中，第一传输线SDa可以直接接触第一有源图案AP1之中的设置在第i列中的子像素电路区域PXA1中的第一有源图案AP1-1，并且第一连接图案SDe可以直接接触设置在第i列中的子像素电路区域PXA1的第一有源图案AP1-1。另外，由于连接了设置在第i列中的子像素电路区域PXA1中的第一有源图案AP1-1和设置在第(i+1)列中的子像素电路区域PXA2中的第一有源图案AP1-2，因此驱动初始化电压线可以电连接到第一有源图案AP1的与每个子像素PX的第四晶体管T4-1和T4-2对应的部分。
第二连接图案SDf可以通过限定在中间绝缘层ILD、绝缘层IL和栅极绝缘层GIL中的接触孔(例如，图10的第八接触孔CNT8)直接接触有源层AP。
在实施例中，第二传输线SDb可以直接接触第一有源图案AP1之中的设置在第(i+1)列中的子像素电路区域PXA2中的第一有源图案AP1-2，并且第二连接图案SDf可以直接接触设置在第(i+1)列中的子像素电路区域PXA2中的第一有源图案AP1-2。另外，因为连接了设置在第(i+1)列中的子像素电路区域PXA2中的第一有源图案AP1-2和设置在第(i+2)列中的子像素电路区域PXA3中的第一有源图案AP1，所以二极管初始化电压线可以电连接到第一有源图案AP1的与每个子像素PX的第七晶体管T7对应的部分。
因此，可以将第一初始化电压VINT1公共地提供到设置在第i列中的子像素电路区域PXA1中的第一有源图案AP1-1和设置在第(i+1)列中的子像素电路区域PXA2中的第一有源图案AP1-2。另外，可以将第二初始化电压VINT2公共地提供到设置在第(i+1)列中的子像素电路区域PXA2中的第一有源图案AP1-2和设置在第(i+2)列中的子像素电路区域PXA3中的第一有源图案AP1。
第三连接图案SDg可以通过限定在中间绝缘层ILD、绝缘层IL和栅极绝缘层GIL中的接触孔(例如，图10的第九接触孔CNT9)接触有源层AP，并且可以通过限定在中间绝缘层ILD和绝缘层IL中的接触孔直接接触栅极电极GT1c(参见图5)。
在实施例中，第一传输线SDa可以直接接触设置在第i列中的子像素电路区域PXA5中的第二有源图案AP2-5，并且第三连接图案SDg可以直接接触设置在第i列中的子像素电路区域PXA5中的第二有源图案AP2-5。另外，由于连接了设置在第i列中的子像素电路区域PXA5中的第二有源图案AP2-5和设置在第(i+1)列中的子像素电路区域PXA6中的第二有源图案AP2-6，因此驱动初始化电压线可以电连接到第二有源图案AP2的与每个像素的第七晶体管T7对应的部分。
第四连接图案SDh可以通过限定在中间绝缘层ILD、绝缘层IL和栅极绝缘层GIL中的接触孔(例如，图10的第十接触孔CNT10)直接接触有源层AP。
在实施例中，第二传输线SDb可以直接接触设置在第(i+1)列中的子像素电路区域PXA6中的第二有源图案AP2-6，并且第四连接图案SDh可以直接接触设置在第(i+1)列中的子像素电路区域PXA6中的第二有源图案AP2-6。另外，由于连接了设置在第(i+1)列中的子像素电路区域PXA6中的第二有源图案AP2-6和设置在第(i+2)列中的子像素电路区域PXA7中的第二有源图案AP2，因此二极管初始化电压线可以电连接到第二有源图案AP2的与每个子像素PX的第七晶体管T7对应的部分。
因此，可以将第一初始化电压VINT1公共地提供到设置在第i列中的子像素电路区域PXA5中的第二有源图案AP2-5和设置在第(i+1)列中的子像素电路区域PXA6中的第二有源图案AP2-6。另外，可以将第二初始化电压VINT2公共地提供到设置在第(i+1)列中的子像素电路区域PXA6中的第二有源图案AP2-6和设置在第(i+2)列中的子像素电路区域PXA7中的第二有源图案AP2。
返回参考图11和图12，贯通绝缘层VIA可以设置在第二导电层SD(参见图9)上。贯通绝缘层VIA可以充分覆盖中间绝缘层ILD上的第二导电层SD。贯通绝缘层VIA可以具有基本上平坦的上表面，而不会在第二导电层SD周围产生台阶。在实施例中，贯通绝缘层VIA可以包括有机绝缘材料，诸如光刻胶、丙烯酸树脂、聚酰亚胺类树脂、聚酰胺类树脂或硅氧烷类树脂。
第一电极700可以设置在贯通绝缘层VIA上。第一电极700可以通过限定在贯通绝缘层VIA中的接触孔直接接触第二连接图案SDf。根据显示装置10(参见图1)的发光方法，第一电极700可以包括反射材料或透射材料。在实施例中，第一电极700可以包括金属层、合金层、金属氮化物层、导电金属氧化物层和/或透明导电氧化物层。在实施例中，例如，第一电极700可以包括铝(Al)、包含铝(Al)的合金、氮化铝(AlNx)、银(Ag)、包含银(Ag)的合金、钨(W)、氮化钨(WNx)、铜(Cu)、包含铜(Cu)的合金、镍(Ni)、铬(Cr)、氮化铬(CrNx)、钼(Mo)、包含钼(Mo)的合金、包含钛(Ti)的合金、氮化钛(TiNx)、铂(Pt)、钽(Ta)、氮化钽(TaNx)、钕(Nd)、钪(Sc)、氧化锌(ZnOx)、氧化铟锡(“ITO”)、氧化锡(SnOx)、氧化铟(InOx)、氧化镓(GaOx)和氧化铟锌(“IZO”)等中的至少一种。
在实施例中，第一电极700可以以多层结构形成或提供。可选地，第一电极700可以具有单层结构。像素限定层PDL可以设置在第一电极700上。像素限定层PDL可以包括有机绝缘材料、无机绝缘材料等。在实施例中，例如，像素限定层PDL可以包括光刻胶、聚丙烯酸树脂、聚酰亚胺类树脂、丙烯酸树脂和硅化合物等中的至少一种。在实施例中，部分地暴露第一电极700的开口可以被限定在像素限定层PDL中。显示装置10(参见图1)的发射区域和非发射区域可以由像素限定层PDL的开口限定。在实施例中，例如，像素限定层PDL的其中限定有开口的部分可以对应于发射区域，并且非发射区域可以对应于像素限定层PDL的与开口相邻的部分。
发光层800可以设置在通过像素限定层PDL的开口暴露的第一电极700上。此外，发光层800可以在像素限定层PDL的开口的侧壁上延伸。在实施例中，发光层800可以具有包括有机发光层、空穴注入层、空穴传输层、电子传输层、电子注入层等的多层结构。
第二电极900可以设置在像素限定层PDL和发光层800上。根据显示装置10(参见图1)的发光方法，第二电极900可以包括透射材料或反射材料。第二电极900可以包括金属层、合金层、金属氮化物层、导电金属氧化物层和/或透明导电氧化物层。第二电极900可以以单层结构形成或提供。
第一电极700、发光层800和第二电极900可以构成发光二极管LD。在实施例中，第一电极700可以是发光二极管LD的阳极电极，并且第二电极900可以是发光二极管LD的阴极电极。
封装层可以设置在第二电极900上。封装层可以防止外部湿气和氧的渗透。封装层可以包括至少一个无机封装层和至少一个有机封装层。至少一个无机封装层和至少一个有机封装层可以交替地堆叠。然而，本发明不限于此，并且封装层可以是玻璃基底并可以包括与基底SUB的材料相同的材料。
返回参考图2、图3、图4、图10、图11和图12，在实施例中，第一电力线GT2a和第一传输线SDa可以彼此交叉。具体地，第一传输线SDa可以通过限定在第一电力线GT2a和第一传输线SDa彼此交叉的部分中的第一接触孔CNT1连接到第一电力线GT2a。第一接触孔CNT1可以被限定在第k行和第i列中的第一子像素电路区域PXA1中。也就是说，第一接触孔CNT1可以一个接一个地被限定在第一子像素电路区域PXA1和第三子像素电路区域PXA3中的每一者中。
第二电力线GT2b和第二传输线SDb可以彼此交叉。具体地，第二传输线SDb可以通过限定在第二电力线GT2b和第二传输线SDb彼此交叉的部分中的第二接触孔CNT2连接到第二电力线GT2b。第二接触孔CNT2可以被限定在第k行和第(i+1)列中的第二子像素电路区域PXA2中。第二接触孔CNT2可以一个接一个地被限定在第二子像素电路区域PXA2和第四子像素电路区域PXA4中的每一者中。
第一电力线GT2a和第二传输线SDb可以不彼此接触。第一电力线GT2a和第二传输线SDb可以不彼此连接。也就是说，接触孔可以不被限定在第一电力线GT2a和第二传输线SDb彼此重叠的部分中。接触孔可以不被限定在第六子像素电路区域PXA6和第八子像素电路区域PXA8中。
第二电力线GT2b和第一传输线SDa可以不彼此接触。第二电力线GT2b和第一传输线SDa可以不彼此连接。也就是说，接触孔可以不被限定在第二电力线GT2b和第一传输线SDa彼此重叠的部分中。接触孔可以不被限定在第五子像素电路区域PXA5和第七子像素电路区域PXA7中。
第一有源图案AP1可以通过第三接触孔CNT3连接到第一传输线SDa。第三接触孔CNT3可以被限定在第k行和第i列中的第一子像素电路区域PXA1中。因此，第三接触孔CNT3可以被限定在第一子像素电路区域PXA1和第三子像素电路区域PXA3中的每一者中。第一有源图案AP1可以通过第四接触孔CNT4连接到第二传输线SDb。第四接触孔CNT4可以被限定在第k行和第(i+1)列中的第二子像素电路区域PXA2中。因此，第四接触孔CNT4可以被限定在第二子像素电路区域PXA2和第四子像素电路区域PXA4中的每一者中。
第一有源图案AP1可以通过第七接触孔CNT7连接到第一连接图案SDe。第七接触孔CNT7可以被限定在第k行中的子像素电路区域PXA1、PXA2、PXA3和PXA4中的每一者中。因此，第七接触孔CNT7可以被限定在第一子像素电路区域PXA1、第二子像素电路区域PXA2、第三子像素电路区域PXA3和第四子像素电路区域PXA4中的每一者中。第一连接图案SDe可以连接到第一晶体管T1。
基于第一子像素电路区域PXA1，第一初始化电压VINT1可以通过第一接触孔CNT1从第一电力线GT2a被提供到第一传输线SDa。第一初始化电压VINT1可以通过第三接触孔CNT3从第一传输线SDa被提供到设置在第一子像素电路区域PXA1中的第一有源图案AP1-1。第一初始化电压VINT1可以通过限定在第一子像素电路区域PXA1中的第七接触孔CNT7从第一有源图案AP1-1被提供到设置在第一子像素电路区域PXA1中的第一连接图案SDe。最后，第一初始化电压VINT1可以从设置在第一子像素电路区域PXA1中的第一连接图案SDe被提供到第一子像素电路的第一晶体管T1。
基于第二子像素电路区域PXA2，第一初始化电压VINT1可以通过第一接触孔CNT1从第一电力线GT2a被提供到第一传输线SDa。第一初始化电压VINT1可以通过第三接触孔CNT3从第一传输线SDa被提供到设置在第二子像素电路区域PXA2中的第一有源图案AP1-2。第一初始化电压VINT1可以通过限定在第二子像素电路区域PXA2中的第七接触孔CNT7从第一有源图案AP1-2被提供到设置在第二子像素电路区域PXA2中的第一连接图案SDe。最后，第一初始化电压VINT1可以从设置在第二子像素电路区域PXA2中的第一连接图案SDe被提供到第二子像素电路的第一晶体管T1。
设置在第一子像素电路区域PXA1中的第一有源图案AP1-1和设置在第二子像素电路区域PXA2中的第一有源图案AP1-2可以连接到彼此。另外，设置在第一子像素电路区域PXA1中的第一有源图案AP1-1和设置在第二子像素电路区域PXA2中的第一有源图案AP1-2中的每一者可以通过第三接触孔CNT3接收第一初始化电压VINT1。
第三子像素电路区域PXA3可以与第一子像素电路区域PXA1相同，并且第四子像素电路区域PXA4可以与第二子像素电路区域PXA2相同。因此，第一子像素电路区域PXA1可以对应于第k行和第i列中的子像素电路区域PXA1。此外，第二子像素电路区域PXA2可以对应于第k行和第(i+1)列中的子像素电路区域PXA2。
第一有源图案AP1-1和AP1-2可以通过第八接触孔CNT8连接到第二连接图案SDf。第八接触孔CNT8可以被限定在第k行中的子像素电路区域PXA1、PXA2、PXA3和PXA4中的每一者中。因此，第八接触孔CNT8可以被限定在第一子像素电路区域PXA1、第二子像素电路区域PXA2、第三子像素电路区域PXA3和第四子像素电路区域PXA4中的每一者中。第二连接图案SDf可以连接到发光二极管LD。也就是说，第二连接图案SDf可以是将第六晶体管T6和发光二极管LD连接的连接电极。
基于第二子像素电路区域PXA2，第二初始化电压VINT2可以通过第二接触孔CNT2从第二电力线GT2b被提供到第二传输线SDb。第二初始化电压VINT2可以通过第四接触孔CNT4从第二传输线SDb被提供到设置在第二子像素电路区域PXA2中的第一有源图案AP1-2。第二初始化电压VINT2可以通过第八接触孔CNT8从第一有源图案AP1-2被提供到设置在第二子像素电路区域PXA2中的第二连接图案SDf。最后，第二初始化电压VINT2可以从设置在第二子像素电路区域PXA2中的第二连接图案SDf被提供到设置在第二子像素电路区域PXA2中的发光二极管LD。
基于第三子像素电路区域PXA3，第二初始化电压VINT2可以通过第二接触孔CNT2从第二电力线GT2b被提供到第二传输线SDb。第二初始化电压VINT2可以通过第四接触孔CNT4从第二传输线SDb被提供到设置在第三子像素电路区域PXA3中的第一有源图案AP1。第二初始化电压VINT2可以通过第八接触孔CNT8从设置在第三子像素电路区域PXA3中的第一有源图案AP1被提供到设置在第三子像素电路区域PXA3中的第二连接图案SDf。最后，第二初始化电压VINT2可以从设置在第三子像素电路区域PXA3中的第二连接图案SDf被提供到设置在第三子像素电路区域PXA3中的发光二极管LD。
设置在第二子像素电路区域PXA2中的第一有源图案AP1-2和设置在第三子像素电路区域PXA3中的第一有源图案AP1可以连接到彼此。另外，设置在第二子像素电路区域PXA2中的第一有源图案AP1-2和设置在第三子像素电路区域PXA3中的第一有源图案AP1中的每一者可以通过第四接触孔CNT4被提供有第二初始化电压VINT2。
第四子像素电路区域PXA4可以与第二子像素电路区域PXA2相同，并且第一子像素电路区域PXA1可以与第三子像素电路区域PXA3相同。因此，第二子像素电路区域PXA2可以对应于第k行和第(i+1)列中的第二子像素电路区域PXA2。此外，第三子像素电路区域PXA3可以对应于第k行和第(i+2)列中的子像素电路区域PXA3。
第二有源图案AP2可以通过第五接触孔CNT5连接到第一传输线SDa。第五接触孔CNT5可以被限定在第(k+1)行和第i列中的第五子像素电路区域PXA5中。因此，第五接触孔CNT5可以被限定在第五子像素电路区域PXA5和第七子像素电路区域PXA7中的每一者中。第二有源图案AP2可以通过第六接触孔CNT6连接到第二传输线SDb。第六接触孔CNT6可以被限定在第(k+1)行和第(i+1)列中的第六子像素电路区域PXA6中。因此，第六接触孔CNT6可以被限定在第六子像素电路区域PXA6和第八子像素电路区域PXA8中的每一者中。
第二有源图案AP2-5和AP2-6可以通过第九接触孔CNT9连接到第三连接图案SDg。第九接触孔CNT9可以被限定在第(k+1)行中的子像素电路区域PXA5、PXA6、PXA7和PXA8中的每一者中。因此，第九接触孔CNT9可以被限定在第五子像素电路区域PXA5、第六子像素电路区域PXA6、第七子像素电路区域PXA7和第八子像素电路区域PXA8中的每一者中。第三连接图案SDg可以连接到第五子像素电路至第八子像素电路中的每一者的第一晶体管T1。
基于第五子像素电路区域PXA5，第一初始化电压VINT1可以通过第一接触孔CNT1从第一电力线GT2a被提供到第一传输线SDa。第一初始化电压VINT1可以通过第五接触孔CNT5从第一传输线SDa被提供到设置在第五子像素电路区域PXA5中的第二有源图案AP2-5。第一初始化电压VINT1可以通过设置在第五子像素电路区域PXA5中的第九接触孔CNT9从第二有源图案AP2-5被提供到设置在第五子像素电路区域PXA5中的第三连接图案SDg。最后，第一初始化电压VINT1可以从第三连接图案SDg被提供到第五子像素电路的第一晶体管T1。
基于第六子像素电路区域PXA6，第一初始化电压VINT1可以通过第一接触孔CNT1从第一电力线GT2a被提供到第一传输线SDa。第一初始化电压VINT1可以通过第五接触孔CNT5从第一传输线SDa被提供到设置在第六子像素电路区域PXA6中的第二有源图案AP2-6。第一初始化电压VINT1可以通过限定在第六子像素电路区域PXA6中的第九接触孔CNT9从第二有源图案AP2-6被提供到设置在第六子像素电路区域PXA6中的第三连接图案SDg。最后，第一初始化电压VINT1可以从设置在第六子像素电路区域PXA6中的第三连接图案SDg被提供到第六子像素电路的第一晶体管T1。
设置在第五子像素电路区域PXA5中的第二有源图案AP2-5和设置在第六子像素电路区域PXA6中的第二有源图案AP2-6可以连接到彼此。另外，设置在第五子像素电路区域PXA5中的第二有源图案AP2-5和设置在第六子像素电路区域PXA6中的第二有源图案AP2-6中的每一者可以通过第五接触孔接收第一初始化电压VINT1。
第七子像素电路区域PXA7可以与第五子像素电路区域PXA5相同，并且第八子像素电路区域PXA8可以与第六子像素电路区域PXA6相同。因此，第五子像素电路区域PXA5可以对应于第(k+1)行和第i列中的第五子像素电路区域PXA5。此外，第六子像素电路区域PXA6可以对应于第(k+1)行和第(i+1)列中的第六子像素电路区域PXA6。
第二有源图案AP2-5和AP2-6可以通过第十接触孔CNT10连接到第四连接图案SDh。第十接触孔CNT10可以被限定在第(k+1)行中的子像素电路区域PXA5、PXA6、PXA7和PXA8中的每一者中。因此，第十接触孔CNT10可以被限定在第五子像素电路区域PXA5、第六子像素电路区域PXA6、第七子像素电路区域PXA7和第八子像素电路区域PXA8中的每一者中。第四连接图案SDh可以连接到发光二极管LD。也就是说，第四连接图案SDh可以是将第六晶体管T6和发光二极管LD连接的连接电极。
基于第六子像素电路区域PXA6，第二初始化电压VINT2可以通过第二接触孔CNT2从第二电力线GT2b被提供到第二传输线SDb。第二初始化电压VINT2可以通过第六接触孔CNT6从第二传输线SDb被提供到设置在第六子像素电路区域PXA6中的第二有源图案AP2-6。第二初始化电压VINT2可以通过第十接触孔CNT10从第二有源图案AP2-6被提供到设置在第六子像素电路区域PXA6中的第四连接图案SDh。最后，第二初始化电压VINT2可以从设置在第六子像素电路区域PXA6中的第四连接图案SDh被提供到设置在第六子像素电路区域PXA6中的发光二极管LD。
基于第七子像素电路区域PXA7，第二初始化电压VINT2可以通过第二接触孔CNT2从第二电力线GT2b被提供到第二传输线SDb。第二初始化电压VINT2可以通过第六接触孔CNT6从第二传输线SDb被提供到设置在第七子像素电路区域PXA7中的第二有源图案AP2。第二初始化电压VINT2可以通过第十接触孔CNT10从第二有源图案AP2被提供到设置在第七子像素电路区域PXA7中的第四连接图案SDh。最后，第二初始化电压VINT2可以从设置在第七子像素电路区域PXA7中的第四连接图案SDh被提供到设置在第七子像素电路区域PXA7中的发光二极管LD。尽管在图10中仅示出了第五子像素电路区域PXA5，但是第五子像素电路区域PXA5和第七子像素电路区域PXA7可以彼此相同。
设置在第六子像素电路区域PXA6中的第二有源图案AP2-6和设置在第七子像素电路区域PXA7中的第二有源图案AP2可以连接到彼此。另外，设置在第六子像素电路区域PXA6中的第二有源图案AP2-6和设置在第七子像素电路区域PXA7中的第二有源图案AP2中的每一者可以通过第六接触孔CNT6接收第二初始化电压VINT2。
第八子像素电路区域PXA8可以与第六子像素电路区域PXA6相同，并且第五子像素电路区域PXA5可以与第七子像素电路区域PXA7相同。因此，第六子像素电路区域PXA6可以对应于第(k+1)行和第(i+1)列中的子像素电路区域PXA6。此外，第七子像素电路区域PXA7可以对应于第(k+1)行和第(i+2)列中的子像素电路区域PXA7。
第一电力线GT2a可以与第k行中的子像素电路区域PXA1、PXA2、PXA3和PXA4重叠，并且第二电力线GT2b可以与第(k+1)行中的子像素电路区域PXA5、PXA6、PXA7和PXA8重叠。也就是说，第一电力线GT2a和第二电力线GT2b中的每一者可以在第一方向D1上延伸，并且第一电力线GT2a和第二电力线GT2b可以在第二方向D2上彼此交替地布置在各自行中。因此，在设置在一行中的子像素电路区域PXA中可以仅设置一条初始化电力线。因此，可以相对地减小子像素PX的尺寸。因为每个子像素PX的尺寸减小，所以可以设置在显示装置10(参见图1)中的子像素PX的数量可以增加。因此，显示装置10可以具有高分辨率。
因为在设置在一行中的子像素电路区域中仅设置一条电力线，所以可以相对地减小布线的密度。在制造显示装置的方法中，可以防止在形成布线的工艺中产生缺陷。
此外，因为在设置在一行中的子像素电路区域中仅设置一条电力线，所以可以减小由于电容而引起的电阻。因此，子像素中的每一个的扫描导通时间(“SOT”)可以足够长。也就是说，可以充分地确保将数据信号提供到子像素中的每一个所需的时间。
实施例中的装置、方法和系统可以应用于包括在计算机(例如，笔记本计算机)、移动电话、智能电话、智能平板、便携式媒体播放器(“PMP”)、个人数字助理(“PDA”)或MP3播放器等中的显示装置。
尽管已经参考附图描述了实施例中的装置、方法和系统，但是示出的实施例是示例，并且在不脱离所附权利要求中描述的技术精神的情况下可以由相关技术领域的普通技术人员进行修改和改变。

Claims (25)

1.一种显示装置，其中，所述显示装置包括：
基底，所述基底包括多个子像素电路区域，所述多个子像素电路区域布置在m个行和n个列中，其中，m和n是正整数；
多条第一栅极线，所述多条第一栅极线在行方向上延伸；
多条数据线，所述多条数据线在列方向上延伸；
多条初始化电力线，所述多条初始化电力线在所述行方向上延伸，所述多条初始化电力线包括：
多条第一电力线，所述多条第一电力线设置在所述多个子像素电路区域之中的奇数行的子像素电路区域中并且接收第一初始化电压；和
多条第二电力线，所述多条第二电力线设置在所述多个子像素电路区域之中的偶数行的子像素电路区域中并且接收第二初始化电压；以及
多条传输线，所述多条传输线在所述列方向上延伸，所述多条传输线包括：
多条第一传输线，所述多条第一传输线设置在所述多个子像素电路区域之中的奇数列的子像素电路区域中并且从所述多条第一电力线接收所述第一初始化电压；和
多条第二传输线，所述多条第二传输线设置在所述多个子像素电路区域之中的偶数列的子像素电路区域中，并且从所述多条第二电力线接收所述第二初始化电压。
2.根据权利要求1所述的显示装置，其中，所述多条第一电力线和所述多条第二电力线彼此交替地布置，并且
所述多条第一传输线和所述多条第二传输线彼此交替地布置。
3.根据权利要求1所述的显示装置，其中，所述多条第一栅极线依次地设置在所述多个子像素电路区域中的在所述奇数行中的子像素电路区域和所述多个子像素电路区域中的在所述偶数行中的子像素电路区域中的每一者中，
所述多条数据线依次地设置在所述多个子像素电路区域中的在所述奇数列中的子像素电路区域和所述多个子像素电路区域中的在所述偶数列中的子像素电路区域的每一者中，
所述多条第一电力线设置在所述多条第一栅极线之中的设置在所述奇数行的所述子像素电路区域中的第一栅极线的一侧，
所述多条第二电力线设置在所述多条第一栅极线之中的设置在所述偶数行的所述子像素电路区域中的第一栅极线的一侧，
所述多条第一传输线设置在所述多条数据线之中的设置在所述奇数列的所述子像素电路区域中的数据线的一侧，并且
所述多条第二传输线设置在所述多条数据线之中的设置在所述偶数列的所述子像素电路区域中的数据线的一侧。
4.根据权利要求1所述的显示装置，其中，所述多条第一传输线中的第一传输线通过第一接触孔连接到所述多条第一电力线中的第一电力线，所述第一接触孔被限定在所述第一电力线和所述第一传输线彼此交叉的部分中，并且
所述多条第二传输线中的第二传输线通过第二接触孔连接到所述多条第二电力线中的第二电力线，所述第二接触孔被限定在所述第二电力线和所述第二传输线彼此交叉的部分中。
5.根据权利要求4所述的显示装置，其中，所述多条第一电力线和所述多条第二传输线不彼此接触，并且
所述多条第二电力线和所述多条第一传输线不彼此接触。
6.根据权利要求4所述的显示装置，其中，所述第一接触孔被限定在所述多个子像素电路区域之中的所述奇数行和所述奇数列交叉的子像素电路区域中，并且
所述第二接触孔被限定在所述多个子像素电路区域之中的所述奇数行和所述偶数列交叉的子像素电路区域中。
7.根据权利要求6所述的显示装置，其中，所述显示装置还包括：
子像素电路和发光二极管，所述子像素电路和所述发光二极管设置在所述多个子像素电路区域中的每一个中；
第一有源图案，所述第一有源图案设置在所述多个子像素电路区域之中的所述奇数行的所述子像素电路区域中的每一个中；以及
第二有源图案，所述第二有源图案设置在所述多个子像素电路区域之中的所述偶数行的所述子像素电路区域中的每一个中，
其中，所述第一有源图案通过第三接触孔连接到所述第一传输线，
所述第一有源图案通过第四接触孔连接到所述第二传输线，
所述第二有源图案通过第五接触孔连接到所述第一传输线，并且
所述第二有源图案通过第六接触孔连接到所述第二传输线。
8.根据权利要求7所述的显示装置，其中，所述显示装置还包括：
多个栅极电极，所述多个栅极电极设置在所述第一有源图案上，并且与所述多条第一栅极线中的第一栅极线间隔开；
第二栅极线，所述第二栅极线在所述第一有源图案上与所述第一栅极线和所述多个栅极电极间隔开；以及
第三栅极线，所述第三栅极线在所述第一有源图案上与所述多个栅极电极、所述第一栅极线和所述第二栅极线间隔开，
其中，所述第一有源图案与所述多个栅极电极重叠的多个部分中的每一个被限定为第一晶体管。
9.根据权利要求8所述的显示装置，其中，所述显示装置还包括：
第一连接图案，所述第一连接图案与所述多条数据线中的数据线间隔开，
其中，所述第一有源图案通过第七接触孔连接到所述第一连接图案，并且
所述第一连接图案设置在所述多条第一电力线上并连接到所述第一晶体管。
10.根据权利要求9所述的显示装置，其中，所述第一初始化电压通过所述第一接触孔从所述第一电力线被提供到所述第一传输线，通过所述第三接触孔从所述第一传输线被提供到所述第一有源图案，通过所述第七接触孔从所述第一有源图案被提供到所述第一连接图案，并且从所述第一连接图案被提供到所述第一晶体管。
11.根据权利要求8所述的显示装置，其中，所述显示装置还包括：
第二连接图案，所述第二连接图案与所述多条数据线中的数据线间隔开，
其中，所述第一有源图案通过第八接触孔连接到所述第二连接图案，并且
所述第二连接图案设置在所述多条第二电力线上并连接到所述发光二极管。
12.根据权利要求11所述的显示装置，其中，所述第二初始化电压通过所述第二接触孔从所述第二电力线被提供到所述第二传输线，通过所述第四接触孔从所述第二传输线被提供到所述第一有源图案，通过所述第八接触孔从所述第一有源图案被提供到所述第二连接图案，并且从所述第二连接图案被提供到所述发光二极管。
13.根据权利要求7所述的显示装置，其中，所述显示装置还包括：
多个栅极电极，所述多个栅极电极设置在所述第二有源图案上并且与所述多条第一栅极线中的第一栅极线间隔开；
第二栅极线，所述第二栅极线在所述第二有源图案上与所述第一栅极线和所述多个栅极电极间隔开；以及
第三栅极线，所述第三栅极线在所述第二有源图案上与所述多个栅极电极、所述第一栅极线和所述第二栅极线间隔开，
其中，所述第二有源图案与所述多个栅极电极重叠的多个部分中的每一个被限定为第一晶体管。
14.根据权利要求13所述的显示装置，其中，所述显示装置还包括：
第三连接图案，所述第三连接图案与所述多条数据线中的数据线间隔开，
其中，所述第二有源图案通过第九接触孔连接到所述第三连接图案，并且
所述第三连接图案设置在所述多条第一电力线上并连接到所述第一晶体管。
15.根据权利要求14所述的显示装置，其中，所述第一初始化电压通过所述第五接触孔从所述多条第一传输线中的第一传输线被提供到所述第二有源图案，通过所述第九接触孔从所述第二有源图案被提供到所述第三连接图案，并且从所述第三连接图案被提供到所述第一晶体管。
16.根据权利要求13所述的显示装置，其中，所述显示装置还包括：
第四连接图案，所述第四连接图案与所述多条数据线中的数据线间隔开，
其中，所述第二有源图案通过第十接触孔连接到所述第四连接图案，并且
所述第四连接图案设置在所述多条第二电力线上并连接到所述发光二极管。
17.根据权利要求16所述的显示装置，其中，所述第二初始化电压通过所述第六接触孔从所述第二传输线被提供到所述第二有源图案，通过所述第十接触孔从所述第二有源图案被提供到所述第四连接图案，并且从所述第四连接图案被提供到所述发光二极管。
18.根据权利要求1所述的显示装置，其中，所述显示装置还包括：
多条第一初始化传输线，所述多条第一初始化传输线将所述第一初始化电压提供到所述多条第一电力线并且连接到所述多条第一电力线；以及
多条第二初始化传输线，所述多条第二初始化传输线将所述第二初始化电压提供到所述多条第二电力线，并且连接到所述多条第二电力线。
19.根据权利要求1所述的显示装置，其中，所述显示装置还包括：
多条高电力电压线，所述多条高电力电压线在所述列方向上延伸并且与所述多条数据线中的数据线间隔开。
20.根据权利要求19所述的显示装置，其中，所述多条数据线和所述多条高电力电压线设置在所述多条第一电力线和所述多条第二电力线上。
21.根据权利要求1所述的显示装置，其中，所述多条第一电力线和所述多条第二电力线设置在同一层中，
所述多条第一传输线和所述多条第二传输线设置在同一层中，并且
所述多条第一传输线和所述多条第二传输线设置在所述多条第一电力线和所述多条第二电力线上。
22.一种显示装置，其中，所述显示装置包括：
基底，所述基底包括多个子像素电路区域，所述多个子像素电路区域布置在第一行至第m行和第一列至第n列中，其中，m和n是偶数；
多个子像素电路，所述多个子像素电路设置在所述多个子像素电路区域中；
多条第一电力线，所述多条第一电力线在行方向上延伸，与所述多个子像素电路区域之中的在所述第一行至所述第m行之中的第k行中的子像素电路区域重叠，并且接收第一初始化电压，其中，k是1至m之间的奇数；
多条第二电力线，所述多条第二电力线在所述行方向上延伸，与所述多个子像素电路区域之中的在第(k+1)行中的子像素电路区域重叠，并且接收第二初始化电压；
多条第一传输线，所述多条第一传输线在列方向上延伸，与所述多个子像素电路区域之中的在所述第一列至所述第n列之中的第i列中的子像素电路区域重叠，并且将所述第一初始化电压提供到设置在所述第k行和所述第(k+1)行中的所述子像素电路中的每一个，其中，i是1至n之间的奇数；
多条第二传输线，所述多条第二传输线在所述列方向上延伸，与所述多个子像素电路区域之中的在第(i+1)列中的子像素电路区域重叠，并且将所述第二初始化电压提供到所述多个子像素电路中的设置在所述第k行和所述第(k+1)行中的每一个；以及
多个发光二极管，所述多个发光二极管设置在所述多个子像素电路、所述多条第一电力线、所述多条第二电力线、所述多条第一传输线和所述多条第二传输线上。
23.根据权利要求22所述的显示装置，其中，所述多条第一电力线和所述多条第二电力线彼此交替地布置，并且
所述多条第一传输线和所述多条第二传输线彼此交替地布置。
24.根据权利要求22所述的显示装置，其中，所述多条第一传输线中的第一传输线通过第一接触孔连接到所述多条第一电力线中的第一电力线，所述第一接触孔被限定在所述第一电力线和所述第一传输线彼此交叉的部分中，并且
所述多条第二传输线中的第二传输线通过第二接触孔连接到所述多条第二电力线中的第二电力线，所述第二接触孔被限定在所述第二电力线和所述第二传输线彼此交叉的部分中。
25.根据权利要求24所述的显示装置，其中，所述第一接触孔被限定在所述多个子像素电路区域之中的所述第k行和所述第i列交叉的子像素电路区域中，并且
所述第二接触孔被限定在所述多个子像素电路区域之中的所述第k行和所述第(i+1)列交叉的子像素电路区域中。
CN202210385789.1A 2021-04-15 2022-04-13 显示装置 Pending CN115224078A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210049132A KR20220143210A (ko) 2021-04-15 2021-04-15 표시 장치
KR10-2021-0049132 2021-04-15

Publications (1)

Publication Number Publication Date
CN115224078A true CN115224078A (zh) 2022-10-21

Family

ID=81327014

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210385789.1A Pending CN115224078A (zh) 2021-04-15 2022-04-13 显示装置

Country Status (3)

Country Link
EP (1) EP4089734A1 (zh)
KR (1) KR20220143210A (zh)
CN (1) CN115224078A (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104885141B (zh) * 2013-11-04 2018-03-16 深圳云英谷科技有限公司 显示器子像素排布及其渲染方法
CN104992957B (zh) * 2015-05-22 2018-06-15 京东方科技集团股份有限公司 阵列基板、显示面板和显示装置
CN105097873A (zh) * 2015-06-01 2015-11-25 京东方科技集团股份有限公司 阵列基板及显示装置

Also Published As

Publication number Publication date
EP4089734A1 (en) 2022-11-16
KR20220143210A (ko) 2022-10-25
US20220336569A1 (en) 2022-10-20

Similar Documents

Publication Publication Date Title
US8264427B2 (en) Electro-optical device, and electronic apparatus
US11574985B2 (en) Organic light-emitting diode display device and method of manufacturing same
US11342401B2 (en) Semiconductor device and method for fabricating the same
KR20200014473A (ko) 표시 장치
CN113130512A (zh) 显示装置
US11322574B2 (en) Display device
US11621312B2 (en) Display device
EP4089734A1 (en) Display device
CN114582931A (zh) 显示装置
US12127458B2 (en) Display device
CN115249731A (zh) 显示装置及显示装置的制造方法
CN111162102A (zh) 有机发光二极管显示装置
KR102718081B1 (ko) 투명표시패널 및 이를 포함하는 투명표시장치
US12106719B2 (en) Display device
US20240090269A1 (en) Display device
EP3920171A1 (en) Display panel and display device including the same
CN221510178U (zh) 显示装置
US20240224702A1 (en) Display device
US20240107830A1 (en) Display subsrate and display device
EP4080568A1 (en) Display device
US11289563B2 (en) Electrode contact structure, display control driver, and display device
KR20240079389A (ko) 발광 표시 장치
KR20240003301A (ko) 유기 발광 표시 장치
CN118574452A (zh) 显示装置
CN117858546A (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination