CN115224018A - 一种芯片封装结构及芯片模组 - Google Patents

一种芯片封装结构及芯片模组 Download PDF

Info

Publication number
CN115224018A
CN115224018A CN202210906752.9A CN202210906752A CN115224018A CN 115224018 A CN115224018 A CN 115224018A CN 202210906752 A CN202210906752 A CN 202210906752A CN 115224018 A CN115224018 A CN 115224018A
Authority
CN
China
Prior art keywords
chip
substrate
chip device
cavity
filling material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210906752.9A
Other languages
English (en)
Inventor
倪建兴
王华磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ruishi Chuangxin Chongqing Technology Co ltd
Original Assignee
Ruishi Chuangxin Chongqing Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ruishi Chuangxin Chongqing Technology Co ltd filed Critical Ruishi Chuangxin Chongqing Technology Co ltd
Priority to CN202210906752.9A priority Critical patent/CN115224018A/zh
Publication of CN115224018A publication Critical patent/CN115224018A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/60022—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using bump connectors, e.g. for flip chip mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明涉及芯片封装技术领域，具体提供一种芯片封装结构及芯片模组。本发明的芯片封装结构包括基板、第一芯片装置、第二芯片装置以及填充料，基板设有具有至少两个开窗的第一承载结构，第一芯片装置与第二芯片装置分别通过凸块倒装在开窗内，填充料覆盖第一芯片装置、第二芯片装置以及第一承载结构，第一芯片装置与基板之间形成第一空腔，填充料填充至第二芯片装置与基板之间的区域并形成第二空腔。本发明的芯片封装结构中，填充料填充至芯片装置与基板之间并形成有空腔，从而能够避免填充料受热膨胀导致封装结构不稳定，提高芯片封装结构的稳定性。

Description

一种芯片封装结构及芯片模组
技术领域
本发明涉及芯片封装技术领域，尤其涉及一种芯片封装结构及芯片模组。
背景技术
随着电子设备的小型化，市场对芯片的集成度要求越来越高，通常是将不同功能的芯片集成在一起，倒装在基板上。通常地，滤波功能的芯片如声表面波(SurfaceAcoustic Wave，SAW)滤波器芯片以及体声波(Bulk Acoustic Wave，BAW)滤波器芯片等，在封装过程中要求与基板之间具有空腔结构，以满足其功能、性能或者其他特殊的要求，非滤波功能的芯片也倒装设置在基板上。在实践中发现，温度的变化会导致芯片的封装结构出现不稳定的情况。
发明内容
本发明实施例提供一种芯片封装结构及芯片模组，能够提高芯片封装结构的稳定性。
本发明实施例第一方面提供了一种芯片封装结构，包括：
基板，其一面设有第一承载结构，所述第一承载结构具有至少两个开窗；
第一芯片装置，包括第一芯片和多个第一凸块，所述第一芯片装置通过所述多个第一凸块倒装于所述至少两个开窗的第一开窗内；
第二芯片装置，包括第二芯片和多个第二凸块，所述第二芯片装置通过所述多个第二凸块倒装于所述至少两个开窗的第二开窗内；
填充料，覆盖所述第一芯片装置、第二芯片装置以及所述第一承载结构，使得所述第一芯片装置与所述基板之间形成第一空腔，所述填充料填充至所述第二芯片装置与所述基板之间的区域，并形成第二空腔。
可选的，所述第一芯片装置在朝向所述基板的第一正投影的中间区域位于所述第一开窗内，所述第一正投影的边缘区域位于所述第一承载结构上；
可选的，所述第二芯片装置在朝向所述基板的第二正投影位于所述第二开窗内。
可选的，所述第二芯片装置在朝向所述基板的第二正投影的中间区域位于所述第二开窗内，所述第二正投影的边缘区域位于所述第一承载结构上。
可选的，所述填充料包括含有颗粒物的密封树脂。
可选的，所述第二芯片装置与所述第一承载结构之间的距离h2大于所述颗粒物的最大粒径。
可选的，所述第一芯片装置与所述第一承载结构之间的距离h1小于或等于所述颗粒物的最大粒径。
可选的，所述第一芯片装置与所述第一承载结构之间的距离h1小于5um。
可选的，所述基板还设有第二承载结构；
所述第二承载结构位于所述第一开窗内；和/或，
所述第二承载结构位于所述第二开窗内。
可选的，所述第一芯片为滤波功能芯片，所述第二芯片为非滤波功能芯片。
可选的，所述芯片封装结构还包括保护层，所述保护层贴合所述第一芯片装置的外表面，并铺设至所述第一承载结构上，以隔离所述第一空腔与所述填充料。
可选的，所述第一芯片装置的外表面包括远离所述基板的第一正面，贴合于所述第一正面的保护层具有一开口。
可选的，所述第一正面暴露于所述开口的区域与所述填充料接触。
可选的，所述保护层还贴合所述第二芯片装置的外表面，并与位于所述第一承载结构上的保护层之间不连续，以在所述第二芯片装置与所述第一承载结构之间形成使所述填充料进入的通道。
可选的，所述第二芯片装置的外表面包括侧面以及远离所述基板的第二正面，所述第二正面贴合有所述保护层，所述侧面的至少一部分未贴合有所述保护层。
可选的，所述第二空腔在朝向所述基板的正投影面积为s，所述第二芯片装置在朝向所述基板的正投影面积S，0.2S≤s≤0.8S。
可选的，1/3S≤s≤2/3S。
本发明实施例第二方面提供了一种芯片封装结构，其特征在于，包括：
基板，其一面设有承载结构，所述承载结构具有至少两个开窗；
第一芯片装置，倒装于所述至少两个开窗的第一开窗内；
第二芯片装置，倒装于所述至少两个开窗的第二开窗内；
第一填充料，填充至所述第二芯片装置与所述基板之间的区域，并形成第二空腔；
第二填充料，覆盖所述第一芯片装置、所述第二芯片装置、所述第一填充料以及所述承载结构，使得所述第一芯片装置与所述基板之间形成第一空腔。
本发明实施例第三方面提供了一种芯片封装结构，其特征在于，包括：
基板，包括第一表面；
第一芯片装置，倒装于所述基板的第一表面上；
第二芯片装置，倒装于所述基板的第一表面上；
保护层，贴合所述第一芯片装置的外表面和所述第二芯片装置的外表面，并铺设至所述基板上，使得所述第一芯片装置与所述基板之间形成第一空腔；
填充料，覆盖所述保护层，并填充至所述第二芯片装置与所述基板之间的区域，所述第二芯片装置与所述基板之间形成第二空腔。
可选的，所述第二芯片装置包括多个第二凸块，所述第二芯片装置通过所述多个第二凸块倒装于所述基板的第一表面上，所述填充料至少部分覆盖所述多个第二凸块中的至少一个第二凸块。
本发明实施例第四方面提供了一种芯片模组，包括上述任一芯片封装结构。
本发明实施例中，芯片封装结构包括基板、第一芯片装置、第二芯片装置以及填充料，基板设有具有至少两个开窗的第一承载结构，第一芯片装置与第二芯片装置分别通过凸块倒装在开窗内，填充料覆盖第一芯片装置、第二芯片装置以及第一承载结构，第一芯片装置与基板之间形成第一空腔，填充料填充至第二芯片装置与基板之间的区域并形成第二空腔。本发明的芯片封装结构中，填充料填充至芯片装置与基板之间并形成有空腔，从而能够避免填充料受热膨胀导致封装结构不稳定，提高芯片封装结构的热稳定性。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种芯片封装结构的示意图；
图2是本发明实施例提供的另一种芯片封装结构示意图；
图3是本发明实施例提供的又一种芯片封装结构的示意图；
图4是本发明实施例提供的又一种芯片封装结构的示意图；
图5是本发明实施例提供的又一种芯片封装结构的示意图；
图6A是本发明实施例提供的第一芯片装置的一俯视图；
图6B是本发明实施例提供的第一芯片装置的另一俯视图；
图6C是本发明实施例提供的第一芯片装置的又一俯视图；
图6D是本发明实施例提供的第一芯片装置的又一俯视图；
图6E是本发明实施例提供的第一芯片装置的又一俯视图；
图6F是本发明实施例提供的第一芯片装置的又一俯视图；
图7是本发明实施例提供的又一种芯片封装结构的示意图；
图8是本发明实施例提供的又一种芯片封装结构的示意图；
图9是本发明实施例提供的又一种芯片封装结构的示意图；
图10是本发明实施例提供的又一种芯片封装结构的示意图；
图11是本发明实施例提供的又一种芯片封装结构的示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”、“连接至”、“与…连接”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的结构及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
本发明涉及芯片封装技术领域，具体涉及到一种芯片封装结构及芯片模组。发明人发现，目前的芯片封装结构中当存在多个芯片装置时，某些芯片装置(如滤波功能的芯片装置)需要空腔，而其他芯片装置不需要空腔，填充料往往会填充这些芯片装置与基板之间的区域，但在芯片老化测试或者工作过程中，温度升高会引起填充料受热膨胀，使得芯片与基板之间的连接处脱落或者接触不稳定，甚至导致芯片变形。为了解决上述的问题，因此有了本申请的发明构思，具体将通过以下的实施例进行说明：
需要说明的是，本发明实施例可以应用于多个非滤波功能芯片装置的封装结构中，也可以应用于芯片模组的封装结构中，该模组包括了滤波功能芯片装置以及非滤波功能芯片装置。
在一实施例中，请参见图1，图1是本发明实施例提供的一种芯片封装结构的示意图。图中所示的芯片封装结构包括有基板1、第一芯片装置2、第二芯片装置3以及填充料4。
其中，基板1可以采用树脂、陶瓷、石英等基板，或者采用其他类型的基板，本实施例不限定。基板1的一面设有第一承载结构11以及若干个焊盘12。承载结构11具有至少两个开窗，焊盘12位于至少两个开窗内，开窗的开口方向可以是垂直于基板1，也可以与基板1存在一定夹角，本实施例不限定。焊盘12可以嵌入基板1，也可以设置在基板1的表面，本实施例不做限定。焊盘12可以是金属或合金，金属可以是镍、钯、钼、钨、钌、金、镁、铝、铜、铬、钛、锇、铱等，焊盘12通过基板1上的布线(图中未示出)接外部或内部线路。
具体的，第一承载结构11可以是可成型性较好，阻焊性能较好的材料在基板1上形成的结构，也可以是基板1的阻焊层结构，如树脂、阻焊绿漆、干膜等，本发明实施例不做限定。
本实施例中，第一芯片装置2包括第一芯片和多个第一凸块21，第一芯片装置2倒装于第一开窗内，具体通过多个第一凸块21与开窗内的焊盘12连接实现，第一芯片装置2从而通过基板1实现与外部线路的连接。其中，第一开窗为至少两个开窗中的任意一个开窗，第一凸块21可以是锡、金等，也可以是金属凸块等常用的凸块类型，本实施例不做限定。
本实施例中，第二芯片装置3包括第二芯片和多个第二凸块31，第二芯片装置3倒装于第二开窗内，具体通过多个第二凸块31与开窗内的焊盘12连接实现，第二芯片装置3从而通过基板1实现与外部线路的连接。其中，第二开窗为至少两个开窗中的任意一个开窗，第二凸块31可以是锡、金等，也可以是金属凸块等常用的凸块类型，本实施例不做限定。
在一个实施例中，第一芯片装置2与第一承载结构11之间的距离h1小于第二芯片装置3与第一承载结构11之间的距离h2。
可选的，第一芯片装置2与第一承载结构11之间的距离h1小于5um，h1可以是4um，3um，1um等，本实施例不做限定。
需要说明的是，h1可以为第一芯片装置2与第一承载结构11之间的最小距离，例如垂直距离。h2可以为第二芯片装置3与第一承载结构11之间的最小距离。
本实施例中，填充料4覆盖第一芯片装置2、第二芯片装置3以及第一承载结构11，从而使得第一芯片装置2在第一开窗内与基板1形成第一空腔5，填充料4填充至第二芯片装置3与基板1之间的区域，使得第二芯片装置3与基板1之间形成第二空腔6。
可以理解的是，第二空腔6形成在第二芯片装置3与第二开窗内的基板之间，具体可以是在填充料4之间，如图1所示，也可以是在填充料4与第二芯片装置3面向基板1的内表面之间，还可以是在填充料4与第一开窗内的基板1之间，本实施例不做限定。第二空腔6可以为不规则体，本实施例不做限定。
本发明实施例中，可通过控制工艺的压力，填充料4的使用量以及第二芯片装置3与基板1之间区域的大小以及其他方式来形成第二空腔6，本实施例不限定。
在一种实施方式中，填充料4至少部分覆盖多个第二凸块31中的至少一个第二凸块31。可以在增加第二凸块31和焊盘12的连接稳定性的前提下，进一步提高第二芯片装置3的热稳定性。
具体地，填充料4用于隔离芯片装置与外界环境，避免外界环境的湿度、温度、粒子等对芯片装置造成影响，以对芯片装置进行保护，填充料4可以为塑封料，具体可以为可以为密封树脂，也可以为在流动性较弱的其他绝缘材料。
在一种实施方式中，第二空腔6在朝向基板1的正投影面积小于第一空腔5在朝向基板1的正投影面积。
在另一种实施例方式中，第二空腔6的体积小于第一空腔5的体积。
在又一实施方式中，第二空腔6在朝向基板1的正投影面积为s，第二芯片装置3在朝向基板1的正投影面积S，第二空腔6在朝向基板1的正投影面积s与第二芯片装置3在朝向基板1的正投影面积S之间的关系可以为：0.2S≤s≤0.8S。
进一步地，第二空腔6在朝向基板1的正投影面积s与第二芯片装置3在朝向基板1的正投影面积S之间的关系也可以为：0.25S≤s≤0.75S。
进一步地，第二空腔6在朝向基板1的正投影面积s与第二芯片装置3在朝向基板1的正投影面积S之间的关系还可以为：1/3S≤s≤2/3S。
例如，第二空腔6在朝向基板1的正投影面积s与第二芯片装置3在朝向基板1的正投影面积S之间的关系为：s＝0.2S、s＝0.25S、s＝0.3S、s＝0.4S、s＝0.5S、s＝0.6S、s＝0.7S、s＝0.75S、s＝0.8S等，本实施例不做限定。
本实施例中，第二空腔6一般形成在靠近第二芯片装置3的中间区域，也可以是形成在其他区域，本实施例不做限定。
需要说明的是，本发明实施例中，朝向基板的正投影可以理解为垂直于基板的投影，后续不再赘述。
芯片模组一般排布有多个芯片装置，密度较大，如果每个芯片装置均有较大空腔，则会导致芯片模组的空腔面积过大，从而降低结构强度。实施例中，第二空腔6在朝向基板1的正投影面积小于第一空腔5在朝向基板1的正投影面积，或者，第二空腔6的体积小于第一空腔5的体积，或者，第二空腔6在朝向基板1的正投影面积s与第二芯片装置3在朝向基板1的正投影面积S之间的关系满足0.2S≤s≤0.8S，可以在避免填充料4受热膨胀对第二芯片装置稳定性产生影响的情况下，还可以提高整个芯片模组的结构强度，从而提高芯片封装结构的可靠性。
在一种实施方式中，如图2所示，图2是本发明实施例提供的另一种芯片封装结构的示意图。在图2中，第一芯片装置2在朝向基板1的第一正投影，其中间区域位于第一开窗内，而边缘区域位于第一承载结构11上；第二芯片装置3在朝向基板1的第二正投影，其中间区域位于第二开窗内，而边缘区域位于第一承载结构11上。
也就是说，第一承载结构11的一部分延伸至第一芯片装置2与基板1之间的区域以及延伸至第二芯片装置3与基板1之间的区域，与第一芯片装置2以及第二芯片装置3的边缘相对设置。第一开窗在基板1上的面积小于第一芯片装置2在基板1上的投影面积，第二开窗在基板1上的面积也小于第二芯片装置3在基板1上的投影面积。
本实施方式中，第二芯片装置3与基板1之间相对的边缘区域存在第一承载结构11，会减小填充料4进入第二芯片装置3与基板1之间区域的通道大小，填充料4更容易在第二芯片装置3与基板1之间的区域形成第二空腔6，避免填充料4受热膨胀而导致第二芯片装置3与基板1之间的连接处脱落或者接触不稳定，甚至导致第二芯片装置3变形，从而能够提高芯片封装结构的稳定性。
在另一种实施方式中，如图1所示，第一芯片装置2在朝向基板1的第一正投影的中间区域位于第一开窗内，第一正投影的边缘区域位于第一承载结构11上；第二芯片装置3在朝向基板1的第二正投影位于第二开窗内。
也就是说，第一承载结构11的一部分延伸至第一芯片装置2与基板1之间的区域，与第一芯片装置的边缘相对设置，第一承载结构11不会延伸至第二芯片装置3与基板1之间的区域，第一开窗在基板1上的面积小于第一芯片装置2在基板1上的投影面积，第二开窗在基板1上的面积大于第二芯片装置3在基板1上的投影面积。
本实施例中，第一芯片为滤波功能芯片，如声表面滤波器、体声波滤波器等滤波功能芯片，其包括功能区，多个第一凸块21则围绕功能区的外围设置；第二芯片为非滤波功能芯片，如功率放大器、低噪声放大器、射频开关等非滤波功能芯片。
在一种实施方式中，填充料4包括含有颗粒物的密封树脂。其中，该颗粒物可以是二氧化硅(SiO2)颗粒，也可以是三氧化二铝(Al2O3)颗粒，也可以是多种颗粒的结合，本发明实施例不做限定。
可选的，第一芯片装置2与位于第一开窗边缘的第一承载结构11之间的距离小于或等于填充料4中颗粒物的最大粒径，可以起到阻挡作用，填充料4在工艺过程中不会流入第一空腔5，避免对滤波功能芯片污染，从而提高芯片装置的可靠性。
可选的，所述第二芯片装置3与位于第二开窗边缘的第一承载结构11之间的距离h2大于填充料4中颗粒物的最大粒径，使得填充料4能够顺利进入第二芯片装置3与基板1之间的区域。
本发明实施例中，填充料填充至第二芯片装置与基板之间并形成有空腔，能够避免芯片在温度升高的情况下由于填充料的热膨胀导致封装结构不稳定，提高芯片封装结构的热稳定性。
在另一实施例中，请参见图3，图3是本发明实施例提供的又一种芯片封装结构的示意图。本实施例与上一实施例相比，可以具有相同结构，本实施例在此不再赘述，与上一实施例的区别在于：
基板1还设有第二承载结构13，第二承载结构13位于第一开窗内；或者，第二承载结构13位于第二开窗内；或者，第二承载结构13位于第一开窗以及第二开窗内。
可以理解的是，位于第一开窗内的第二承载结构13可以位于多个第一凸块21所包围的范围内，与第一芯片的功能区域相对，可以是连续的，也可以是非连续的。位于第二开窗内的第二承载结构13可以位于任意两个第二凸块31之间的区域，可以连续的，也可以是非连续的，本实施例不做限定。
具体的，第二承载结构13可以是可成型性较好，阻焊性能较好的材料在基板1上形成的结构，也可以是基板1的阻焊层结构，如树脂、阻焊绿漆、干膜等，本发明实施例不做限定。
需要说明的是，第二承载结构13与第一承载结构11可以是同一工序制备，也可以是不同工序制备，可以采用同一材质，也可以采用不同材质，本实施例不做限定。
另外，当第二承载结构13与第一承载结构11是同一工序制备时，可以在承载结构上设置若干个开槽，使得芯片装置的凸块能够通过若干个开槽与基板上的焊盘接触，每个开槽的大小可以是仅仅能够容纳凸块，也可以是能同时容纳多个凸块，本实施例不做限定。
可以理解的是，第二承载结构13位于第二开窗内，与第二芯片装置3相对，使得填充料4更不容易进入第二芯片装置3与基板1之间的区域，从而更有助于形成第二空腔，也可以使形成的第二空腔更容易保持，芯片封装结构的热稳定性更高。
在图3中，第二芯片装置3在朝向基板1的第二正投影位于第二开窗内，结合第二开窗内的第二承载结构13，填充料4可以更容易在第二芯片装置3与基板1(可以是与第二承载结构13)之间形成第二空腔6，避免填充料4受热膨胀而导致第二芯片装置3封装的不稳定。
在又一实施例中，请参见图4，图4是本发明实施例提供的又一种芯片封装结构的示意图。本实施例与上述两实施例相比，可以具有相同结构，本实施例在此不再赘述，与上述两实施例的区别在于：
芯片封装结构还包括保护层7，保护层7贴合第一芯片装置2的外表面，并铺设至第一承载结构11上，以隔离第一空腔5与填充料4。
可以理解的是，第一芯片装置2包括内表面和外表面，内表面为与基板1相对的一面，外表面为除内表面之外的其他表面，如侧面、远离基板1的正面。
具体的，保护层7用于隔离第一空腔5与填充料4，或者用于阻挡填充料4进入第一空腔5以污染空腔环境。保护层7具体可以为环氧树脂膜，也可以为干膜等其他聚合物膜或其他树脂材料。保护层7可以为在高温下具有一定的延展性，但流动性较差，在高温下不会呈现液态的材料，使得保护层7可以更好的覆盖各种形状的表面，并能够起到比较好的阻挡作用。
需要说明的是，保护层7贴合第一芯片装置2的外表面，以隔离第一空腔5和填充料4，使得填充料4在工艺过程中不能通过第一芯片装置2与第一承载结构11之间的间隙进入并污染第一空腔5，从而导致空腔内的芯片失效或影响芯片工作性能，通过本实施例的结构，可以提高芯片装置的可靠性。
在一种实施方式中，请参见图5，图5是本发明实施例提供的又一种芯片封装结构的示意图。第一芯片装置2的外表面包括远离基板1的第一正面22和侧面23，贴合在第一正面22上的保护层7具有一开口71。
可以理解的是，开口71可以贯穿保护层7，使得第一正面22暴露在开口71的区域与填充料4接触；开口71也可以不贯穿保护层7，即开口71的底部在保护层7上，第一正面22从而不会暴露出来与填充料4接触。
其中，请参见图6A至图6F，图6A至图6F为第一芯片装置2的俯视图。如图6A所示，第一开口71的形状可以是方形；如图6B所示，也可以是多个圆形或椭圆形；如图6C所示，还可以是不规则图形；如图6D所示，还可以是圆环形；如图6E所示，还可以是十字开口；还可以是如图6F所示的环形。本实施例中，第一开口71的形状可以是规则或者不规则形状，第一开口71的数量可以是一个，也可以是多个，本实施例对第一开口71的形状、数量以及大小等不限定，只需能够使得保护层4贴合于侧面23即可。第一开口71不超过第一正面22的边缘，第一开口71可以靠近第一正面22的中间区域，也可以在第一正面22的边缘区域，本实施例不限定。
在工艺过程中，一般先将保护层铺设在芯片装置远离基板的一面，接着对芯片装置之间的保护层，或者芯片装置以外的保护层施加面向基板的压力，使得保护层贴合芯片装置外表面以及基板，芯片装置与基板之间形成密闭空腔，然后填充料覆盖在保护层上。由于保护层受其延展性的限制，上述工艺容易导致保护层断裂，填充料从而会从断裂处进入空腔，导致空腔内的芯片失效或影响芯片工作性能。本实施例中，保护层7在第一芯片装置2的第一正面22具有开口，在一定程度上减小了保护层7延展性的限制，从而能够避免保护层断裂，进而提高芯片封装可靠性。
进一步地，保护层7在第一芯片装置2的正面具有开口71，使得填充料4与开口71处的第一芯片装置2接触，能够增加第一芯片装置2与保护层7以及填充料4之间的结合力，提高封装结构的可靠性。
在另一实施方式中，请参见图7和图8，图7和图8为本发明实施例提供的又一种芯片封装结构的示意图。保护层7还可以贴合第二芯片装置3的外表面，并与位于第一承载结构11上的保护层7之间不连续，以在第二芯片装置3与第一承载结构11之间形成使填充料4进入的通道8。
可以理解的是，保护层7贴合第二芯片装置3的外表面，并与位于第一承载结构11上的保护层7断开或存在缺口，这样使得第二芯片装置3与第一承载结构11之间存在通道8，填充料4便于进入，以填充第二芯片装置3与基板1之间的区域。
也就是说，通道8可以有一个，也可以有多个，可以是第二芯片装置3与第一承载结构11之间的保护层7均断开，形成一个较大的通道，也可以是间隔断开，形成多个通道，本实施例不做限定。
进一步的，填充料4可以至少部分覆盖多个第二凸块31中的至少一个第二凸块31，这样可以使第二芯片装置3与基板1之间的区域既填充有充足的填充料4使得第二芯片装置3的第二凸块31和焊盘12的连接稳定性提高，第二芯片装置的结构强度也会提高，又存在空腔而不会因为填充料4太多导致热膨胀。填充料4具体可以是部分覆盖第二凸块31，也可以是全部覆盖第二凸块31，本实施例不做限定。
在一个实施例中，第二芯片装置3在朝向基板1的第二正投影位于第二开窗内。可以使得填充料4更易于进入第二芯片装置3和基板1之间的区域，以使得填充料4可以至少部分覆盖多个第二凸块31中的至少一个第二凸块31。进一步地，基板1还设有位于第二开窗内的第二承载结构13，填充料4可以更容易在第二芯片装置3与基板1(也可以是与第二承载结构13)之间形成第二空腔6，避免填充料4受热膨胀而导致第二芯片装置3封装的不稳定。如此，可以更好地保证第二凸块31和焊盘12之间的连接稳定性，又提高了芯片封装结构整体的热稳定性。
在又一种实施方式中，请参见图9和图10，图9和图10为本发明实施例提供的又一种芯片封装结构的示意图。第二芯片装置3的外表面包括侧面33以及远离基板1的第二正面32，第二正面32贴合有保护层7，侧面33的至少一部分未贴合有保护层7。
也就是说，第二正面32上可以保留有保护层7，而侧面33的至少一部分没有保护层7贴合，具体可以是侧面33均未贴合有保护层7，也可以是一个侧面未贴合有保护层7，还可以是一个侧面的一部分未贴合有保护层7，本实施例不做限定。
可以理解的是，可以使用镭射(激光)对保护层7进行处理，以使贴合在第二芯片装置3外表面的保护层7与贴合在第一承载结构11的保护层7之间断开或形成缺口。
在又一种实施方式中，保护层7的厚度为H，第一芯片装置2与第一承载结构11之间的距离为h1，两者之间的关系可以满足：0.9H<h1≤2H。具体可以是h1＝H，h1＝1.3H，h1＝1.6H，h1＝1.8H，本实施例不做限定。
优选的，0.9H<h1≤1.5H。
可以理解的是，第一芯片装置2与第一承载结构11之间的距离h1跟保护层7厚度H的关系满足上述条件，保护层7不易断裂，填充料4从而不会进入第一空腔5污染空腔环境。
在又一实施例中，请参见图11，图11为本发明实施例提供的又一种芯片封装结构的示意图。在图11中，芯片封装结构包括：基板1，其一面设有承载结构11，承载结构11具有至少两个开窗，基板1还设有若干个焊盘12；第一芯片装置2，倒装于至少两个开窗的第一开窗内，具体通过第一凸块21倒装在开窗内，与焊盘12接触；第二芯片装置3，倒装于至少两个开窗的第二开窗内，具体通过第一凸块31倒装在开窗内，与焊盘12接触；第一填充料9，填充至第二芯片装置3与基板1之间的区域，并形成第二空腔6；第二填充料4，覆盖第一芯片装置2、第二芯片装置3、第一填充料9以及承载结构11，使得第一芯片装置2与基板1之间形成第一空腔5。
本实施例与上述实施例相比，具有相同结构，本实施例在此不再赘述，与上述两实施例的区别在于：
第一填充料9先填充至第二芯片装置3与基板1之间的区域，并形成第二空腔6，从而保证第一填充料9受热膨胀时不会导致第二芯片装置3与基板1之间连接不稳定或第二芯片装置3变形，从而提高芯片封装结构的稳定性。
其中，第一填充料9与第二填充料4可以是不同材料，也可以是同一材料，如均为包含颗粒物的树脂材料，第一填充料9包含的颗粒物体积要小于第二填充4包含的颗粒物体积，从而方便第一填充料9从第二芯片装置3与承载结构11之间进入第二芯片装置3与基板1之间的区域。
在又一实施例中，芯片封装结构包括：基板，其一面设有承载结构，承载结构具有至少两个开窗；第一芯片装置，倒装于至少两个开窗的第一开窗内；第二芯片装置，倒装于至少两个开窗的第二开窗内；第一填充料，填充第二芯片装置与基板之间的区域；第二填充料，覆盖第一芯片装置、第二芯片装置、第一填充料以及承载结构，使得第一芯片装置与基板之间形成第一空腔；所述第一填充料的模量小于所述第二填充料的模量。
可以理解的是，本实施例与上一实施例的区别在于，第一填充料填充至第二芯片装置与基板之间的区域后，并未形成空腔，且第一填充料的模量(也即是应力)小于第二填充料的模量，即使第一填充料受热膨胀，从而可以避免第一填充料因受热膨胀而导致第二芯片装置与基板之间连接不稳定或第二芯片装置变形，进而提高芯片封装结构的稳定性。
在又一实施例中，芯片封装结构包括：基板，包括第一表面；第一芯片装置，倒装于基板的第一表面上；第二芯片装置，倒装于基板的第一表面上；保护层，贴合第一芯片装置的外表面和第二芯片装置的外表面，并铺设至基板上，使得第一芯片装置与基板之间形成第一空腔；填充料，覆盖保护层，并填充至第二芯片装置与基板之间的区域，第二芯片装置与基板之间形成第二空腔。
可以理解的是，基板的第一表面为设有焊盘的一面，第一芯片装置以及第二芯片装置均通过凸块倒装至第一表面上，焊盘连接。贴合在第二芯片装置的外表面的保护层与贴合在基板上的保护层之间是不连续的，比如有缺口或完全断开，填充料能够从不连续处进入并填充第二芯片装置与基板之间的区块。
具体的，第一芯片装置包括第一芯片以及多个第一凸块，通过多个第一凸块倒装至基板的第一表面上，第二芯片装置包括第二芯片和多个第二凸块，第二芯片装置通过多个第二凸块倒装在基板的第一表面上，填充料填充至第二芯片装置与基板之间的区域时，至少能部分覆盖多个第二凸块中的至少一个第二凸块。
本实施例中，保护层分别贴合第一芯片装置的外表面和第二芯片装置外表面，使第一芯片装置与基板之间具有第一空腔，填充料覆盖保护层，保护层能够防止填充料进入第一空腔，从而避免污染空腔环境而导致第一芯片失效或影响工作性能。填充料能够穿过保护层填充至第二芯片装置与基板之间的区域，使得第二芯片装置与基板之间存在第二空腔，可以避免填充料因受热膨胀而导致第二芯片装置与基板之间连接不稳定或第二芯片装置变形，从而提高芯片封装结构的稳定性。
本发明实施例还提供了一种芯片模组，其包含本发明所提及的芯片封装结构。该芯片模组可以包含多个非滤波功能芯片装置，也可以包含多个滤波功能芯片装置以及多个非滤波功能芯片装置。
以上所述实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围，均应包含在本发明的保护范围之内。

Claims (21)

1.一种芯片封装结构，其特征在于，包括：
基板，其一面设有第一承载结构，所述第一承载结构具有至少两个开窗；
第一芯片装置，包括第一芯片和多个第一凸块，所述第一芯片装置通过所述多个第一凸块倒装于所述至少两个开窗的第一开窗内；
第二芯片装置，包括第二芯片和多个第二凸块，所述第二芯片装置通过所述多个第二凸块倒装于所述至少两个开窗的第二开窗内；
填充料，覆盖所述第一芯片装置、第二芯片装置以及所述第一承载结构，使得所述第一芯片装置与所述基板之间形成第一空腔，所述填充料填充至所述第二芯片装置与所述基板之间的区域，并形成第二空腔。
2.根据权利要求1所述的芯片封装结构，其特征在于，所述第一芯片装置在朝向所述基板的第一正投影的中间区域位于所述第一开窗内，所述第一正投影的边缘区域位于所述第一承载结构上。
3.根据权利要求1或2所述的芯片封装结构，其特征在于，所述第二芯片装置在朝向所述基板的第二正投影位于所述第二开窗内。
4.根据权利要求1或2所述的芯片封装结构，其特征在于，所述第二芯片装置在朝向所述基板的第二正投影的中间区域位于所述第二开窗内，所述第二正投影的边缘区域位于所述第一承载结构上。
5.根据权利要求1所述的芯片封装结构，其特征在于，所述填充料包括含有颗粒物的密封树脂。
6.根据权利要求5所述的芯片封装结构，其特征在于，所述第二芯片装置与所述第一承载结构之间的距离h2大于所述颗粒物的最大粒径。
7.根据权利要求5或6所述的芯片封装结构，其特征在于，所述第一芯片装置与所述第一承载结构之间的距离h1小于或等于所述颗粒物的最大粒径。
8.根据权利要求1所述的芯片封装结构，其特征在于，所述第一芯片装置与所述第一承载结构之间的距离h1小于5um。
9.根据权利要求1或3所述的芯片封装结构，其特征在于，所述基板还设有第二承载结构；
所述第二承载结构位于所述第一开窗内；和/或，
所述第二承载结构位于所述第二开窗内。
10.根据权利要求1所述的芯片封装结构，其特征在于，所述第一芯片为滤波功能芯片，所述第二芯片为非滤波功能芯片。
11.根据权利要求1所述的芯片封装结构，其特征在于，所述芯片封装结构还包括保护层，所述保护层贴合所述第一芯片装置的外表面，并铺设至所述第一承载结构上，以隔离所述第一空腔与所述填充料。
12.根据权利要求11所述的芯片封装结构，其特征在于，所述第一芯片装置的外表面包括远离所述基板的第一正面，贴合于所述第一正面的保护层具有一开口。
13.根据权利要求12所述的芯片封装结构，其特征在于，所述第一正面暴露于所述开口的区域与所述填充料接触。
14.根据权利要求11-13任一项所述的芯片封装结构，其特征在于，所述保护层还贴合所述第二芯片装置的外表面，并与位于所述第一承载结构上的保护层之间不连续，以在所述第二芯片装置与所述第一承载结构之间形成使所述填充料进入的通道。
15.根据权利要求14所述的芯片封装结构，其特征在于，所述第二芯片装置的外表面包括侧面以及远离所述基板的第二正面，所述第二正面贴合有所述保护层，所述侧面的至少一部分未贴合有所述保护层。
16.根据权利要求1所述的芯片封装结构，其特征在于，所述第二空腔在朝向所述基板的正投影面积为s，所述第二芯片装置在朝向所述基板的正投影面积S，0.2S≤s≤0.8S。
17.根据权利要求16所述的芯片封装结构，其特征在于，1/3S≤s≤2/3S。
18.一种芯片封装结构，其特征在于，包括：
基板，其一面设有承载结构，所述承载结构具有至少两个开窗；
第一芯片装置，倒装于所述至少两个开窗的第一开窗内；
第二芯片装置，倒装于所述至少两个开窗的第二开窗内；
第一填充料，填充至所述第二芯片装置与所述基板之间的区域，并形成第二空腔；
第二填充料，覆盖所述第一芯片装置、所述第二芯片装置、所述第一填充料以及所述承载结构，使得所述第一芯片装置与所述基板之间形成第一空腔。
19.一种芯片封装结构，其特征在于，包括：
基板，包括第一表面；
第一芯片装置，倒装于所述基板的第一表面上；
第二芯片装置，倒装于所述基板的第一表面上；
保护层，贴合所述第一芯片装置的外表面和所述第二芯片装置的外表面，并铺设至所述基板上，使得所述第一芯片装置与所述基板之间形成第一空腔；
填充料，覆盖所述保护层，并填充至所述第二芯片装置与所述基板之间的区域，所述第二芯片装置与所述基板之间形成第二空腔。
20.根据权利要求19所述的芯片封装结构，其特征在于，所述第二芯片装置包括多个第二凸块，所述第二芯片装置通过所述多个第二凸块倒装于所述基板的第一表面上，所述填充料至少部分覆盖所述多个第二凸块中的至少一个第二凸块。
21.一种芯片模组，其特征在于，包括如权利要求1-20任一项所述的芯片封装结构。
CN202210906752.9A 2022-07-29 2022-07-29 一种芯片封装结构及芯片模组 Pending CN115224018A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210906752.9A CN115224018A (zh) 2022-07-29 2022-07-29 一种芯片封装结构及芯片模组

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210906752.9A CN115224018A (zh) 2022-07-29 2022-07-29 一种芯片封装结构及芯片模组

Publications (1)

Publication Number Publication Date
CN115224018A true CN115224018A (zh) 2022-10-21

Family

ID=83614678

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210906752.9A Pending CN115224018A (zh) 2022-07-29 2022-07-29 一种芯片封装结构及芯片模组

Country Status (1)

Country Link
CN (1) CN115224018A (zh)

Similar Documents

Publication Publication Date Title
US7847417B2 (en) Flip-chip mounting substrate and flip-chip mounting method
JP4813795B2 (ja) 封止された電子構成素子および該電子構成素子を製造するための方法
CN100438025C (zh) 芯片层叠型半导体装置及其制造方法
US8541891B2 (en) Semiconductor device
JP2006203149A (ja) 電子部品及びその製造方法
JPH11260851A (ja) 半導体装置及び該半導体装置の製造方法
JP3724979B2 (ja) 半導体装置
US7362038B1 (en) Surface acoustic wave (SAW) device package and method for packaging a SAW device
JP2008124161A (ja) 電子装置収納パッケージ、および電子装置収納パッケージの製造方法
CN218525590U (zh) 一种芯片封装结构及芯片模组
CN220526893U (zh) 芯片封装结构以及电子设备
CN115224018A (zh) 一种芯片封装结构及芯片模组
JPH09232351A (ja) 電子素子用パッケージ
CN218827119U (zh) 一种芯片封装结构及芯片模组
CN218414581U (zh) 一种芯片封装结构及芯片模组
CN220439599U (zh) 芯片封装结构以及电子设备
JP2005086615A (ja) 弾性表面波フィルタを備えた高周波モジュール
JPH06204352A (ja) 半導体セラミックパッケージ用基体及び蓋体
CN221509559U (zh) 芯片封装结构及射频前端模组
CN220526892U (zh) 芯片封装结构以及电子设备
CN221283164U (zh) 一种多滤波器封装结构及射频前端模组
JP2008011125A (ja) 弾性表面波デバイス
CN221151326U (zh) 芯片封装结构以及射频前端模组
CN218958893U (zh) 低成本空腔滤波器模组、电路及电子产品
KR100431182B1 (ko) 표면 탄성파 필터 칩 패키지 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination