CN115221071A - 芯片验证方法、装置、电子设备和存储介质 - Google Patents

芯片验证方法、装置、电子设备和存储介质 Download PDF

Info

Publication number
CN115221071A
CN115221071A CN202210924657.1A CN202210924657A CN115221071A CN 115221071 A CN115221071 A CN 115221071A CN 202210924657 A CN202210924657 A CN 202210924657A CN 115221071 A CN115221071 A CN 115221071A
Authority
CN
China
Prior art keywords
data
flow
tested
detected
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210924657.1A
Other languages
English (en)
Inventor
李正玉
胡旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Horizon Shanghai Artificial Intelligence Technology Co Ltd
Original Assignee
Horizon Shanghai Artificial Intelligence Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Horizon Shanghai Artificial Intelligence Technology Co Ltd filed Critical Horizon Shanghai Artificial Intelligence Technology Co Ltd
Priority to CN202210924657.1A priority Critical patent/CN115221071A/zh
Publication of CN115221071A publication Critical patent/CN115221071A/zh
Priority to US18/361,471 priority patent/US20240036111A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31704—Design for test; Design verification
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/3668—Software testing
    • G06F11/3672—Test management
    • G06F11/3684—Test management for test design, e.g. generating new test cases
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/3668—Software testing
    • G06F11/3672—Test management
    • G06F11/3688—Test management for test execution, e.g. scheduling of test suites
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation

Abstract

本公开实施例公开了一种芯片验证方法、装置、电子设备和存储介质，其中，方法包括：获取芯片的待测对象在目标场景下的数据流量模式信息；基于数据流量模式信息，确定待测对象对应的数据流量特征；根据数据流量特征，构造待测对象对应的激励；基于激励对待测对象进行验证，获得待测对象在目标场景下的验证结果。本公开实施例可以在验证平台复现待测对象的业务场景，实现对待测对象在业务场景下的工作情况的有效验证，无需构造复杂的场景验证用例，大大提高场景验证的有效性。

Description

芯片验证方法、装置、电子设备和存储介质
技术领域
本公开涉及芯片验证技术，尤其是一种芯片验证方法、装置、电子设备和存储介质。
背景技术
在芯片前端验证阶段，实施场景验证可以尽早地发现与真实业务场景有关的芯片系统问题，但是场景验证需要构造真实业务场景的验证用例，而芯片的业务场景一般需要多方密切配合，除了对验证工程师的用例开发能力有较高的要求外，还需要软件部门提供底层驱动，这通常比较困难，因此在前端验证阶段很难构造如此复杂的业务场景验证用例，从而导致无法进行有效的场景验证。
发明内容
为了解决上述无法进行有效的场景验证等技术问题，提出了本公开。本公开的实施例提供了一种芯片验证方法、装置、电子设备和存储介质。
根据本公开实施例的一个方面，提供了一种芯片验证方法，包括：获取所述芯片的待测对象在目标场景下的数据流量模式信息；基于所述数据流量模式信息，确定所述待测对象对应的数据流量特征；根据所述数据流量特征，构造所述待测对象对应的激励；基于所述激励对所述待测对象进行验证，获得所述待测对象在所述目标场景下的验证结果。
根据本公开实施例的另一个方面，提供了一种芯片验证方法，包括：基于预设抓取规则获得所述芯片的待测对象在目标场景下的流量报文；输出所述流量报文，以用于确定所述芯片的待测对象在所述目标场景下的数据流量模式信息，实现基于所述数据流量模式信息对所述芯片的所述待测对象的验证。
根据本公开实施例的再一个方面，提供了一种芯片验证装置，包括：第一获取模块，用于获取所述芯片的待测对象在目标场景下的数据流量模式信息；第一处理模块，用于基于所述数据流量模式信息，确定所述待测对象对应的数据流量特征；第二处理模块，用于根据所述数据流量特征，构造所述待测对象对应的激励；第三处理模块，用于基于所述激励对所述待测对象进行验证，获得所述待测对象在所述目标场景下的验证结果。
根据本公开实施例的又一个方面，提供了一种芯片验证装置，包括：抓取模块，用于基于预设抓取规则获得所述芯片的待测对象在目标场景下的流量报文；输出模块，用于输出所述流量报文，以用于确定所述芯片的待测对象在所述目标场景下的数据流量模式信息，实现基于所述数据流量模式信息对所述芯片的所述待测对象的验证。
根据本公开实施例的再一方面，提供一种计算机可读存储介质，所述存储介质存储有计算机程序，所述计算机程序用于执行本公开上述任一实施例所述的芯片验证方法。
根据本公开实施例的又一方面，提供一种电子设备，所述电子设备包括：处理器；用于存储所述处理器可执行指令的存储器；所述处理器，用于从所述存储器中读取所述可执行指令，并执行所述指令以实现本公开上述一个方面的实施例所述的芯片验证方法。
根据本公开实施例的再一方面，提供一种电子设备，所述电子设备包括：本公开上述又一个方面的实施例提供的芯片验证装置。
本公开上述实施例提供的芯片验证方法、装置、电子设备和存储介质，通过获取芯片的待测对象在一定业务场景下的数据流量模式信息，可以分析待测对象在该业务场景下的数据流量特征，从而可以根据数据流量特征，构造待测对象相应的激励，从而在验证平台复现待测对象的真实业务场景，实现对待测对象在真实业务场景下的工作情况的有效验证，无需构造复杂的场景验证用例，大大提高了场景验证的有效性。
下面通过附图和实施例，对本公开的技术方案做进一步的详细描述。
附图说明
通过结合附图对本公开实施例进行更详细的描述，本公开的上述以及其他目的、特征和优势将变得更加明显。附图用来提供对本公开实施例的进一步理解，并且构成说明书的一部分，与本公开实施例一起用于解释本公开，并不构成对本公开的限制。在附图中，相同的参考标号通常代表相同部件或步骤。
图1是本公开提供的芯片验证方法的一个示例性的应用场景；
图2是本公开一示例性实施例提供的芯片验证方法的流程示意图；
图3是本公开另一示例性实施例提供的芯片验证方法的流程示意图；
图4是本公开再一示例性实施例提供的芯片验证方法的流程示意图；
图5是本公开又一示例性实施例提供的芯片验证方法的流程示意图；
图6是本公开再一示例性实施例提供的芯片验证方法的流程示意图；
图7是本本公开一示例性实施例提供的步骤3011的流程示意图；
图8是公开一示例性实施例提供的预置有数据流量模式抓取逻辑的待测对象的结构示意图；
图9是本公开一示例性实施例提供的数据流量模式抓取逻辑的工作流程示意图；
图10是本公开一示例性实施例提供的芯片验证装置的结构示意图；
图11是本公开另一示例性实施例提供的芯片验证装置的结构示意图；
图12是本公开一示例性实施例提供的第一处理单元5021的结构示意图；
图13是本公开再一示例性实施例提供的芯片验证装置的结构示意图；
图14是本公开又一示例性实施例提供的芯片验证装置的结构示意图；
图15是本公开一示例性实施例提供的抓取模块601的结构示意图；
图16是本公一示例性实施例提供的芯片验证工作的整体架构示意图；
图17是本公开另一示例性实施例提供的芯片验证工作的整体架构示意图；
图18是本公开电子设备一个应用实施例的结构示意图；
图19本公开电子设备另一个应用实施例的结构示意图。
具体实施方式
下面，将参考附图详细地描述根据本公开的示例实施例。显然，所描述的实施例仅仅是本公开的一部分实施例，而不是本公开的全部实施例，应理解，本公开不受这里描述的示例实施例的限制。
应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本公开的范围。
本领域技术人员可以理解，本公开实施例中的“第一”、“第二”等术语仅用于区别不同步骤、设备或模块等，既不代表任何特定技术含义，也不表示它们之间的必然逻辑顺序。
还应理解，在本公开实施例中，“多个”可以指两个或两个以上，“至少一个”可以指一个、两个或两个以上。
还应理解，对于本公开实施例中提及的任一部件、数据或结构，在没有明确限定或者在前后文给出相反启示的情况下，一般可以理解为一个或多个。
另外，本公开中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本公开中字符“/”，一般表示前后关联对象是一种“或”的关系。
还应理解，本公开对各个实施例的描述着重强调各个实施例之间的不同之处，其相同或相似之处可以相互参考，为了简洁，不再一一赘述。
同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本公开及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
本公开实施例可以应用于终端设备、计算机系统、服务器等电子设备，其可与众多其它通用或专用计算系统环境或配置一起操作。适于与终端设备、计算机系统、服务器等电子设备一起使用的众所周知的终端设备、计算系统、环境和/或配置的例子包括但不限于：个人计算机系统、服务器计算机系统、瘦客户机、厚客户机、手持或膝上设备、基于微处理器的系统、机顶盒、可编程消费电子产品、网络个人电脑、小型计算机系统﹑大型计算机系统和包括上述任何系统的分布式云计算技术环境，等等。
终端设备、计算机系统、服务器等电子设备可以在由计算机系统执行的计算机系统可执行指令(诸如程序模块)的一般语境下描述。通常，程序模块可以包括例程、程序、目标程序、组件、逻辑、数据结构等等，它们执行特定的任务或者实现特定的抽象数据类型。计算机系统/服务器可以在分布式云计算环境中实施，分布式云计算环境中，任务是由通过通信网络链接的远程处理设备执行的。在分布式云计算环境中，程序模块可以位于包括存储设备的本地或远程计算系统存储介质上。
本公开概述
在实现本公开的过程中，发明人发现，在芯片前端验证阶段，实施场景验证可以尽早地发现与真实业务场景有关的芯片系统问题，但是场景验证需要构造真实业务场景的验证用例，而芯片的真实业务场景一般需要多方密切配合，除了对验证工程师的用例开发能力有较高的要求外，还需要软件部门提供底层驱动，这通常比较困难，因此在前端验证阶段很难构造如此复杂的真实业务场景验证用例，从而导致无法进行有效的场景验证。
示例性概述
图1是本公开提供的芯片验证方法的一个示例性的应用场景。在需要对芯片进行验证时，利用本公开的芯片验证方法，可以将芯片的待测对象置于目标场景下工作，获取芯片的待测对象在目标场景下的数据流量模式信息，基于数据流量模式信息，确定待测对象的数据流量特征，进而根据数据流量特征，构造待测对象对应的激励并输出给待测对象，待测对象响应激励，进行相应的处理，获得激励响应结果(或称处理结果)，向芯片验证装置输出激励响应结果，芯片验证装置根据待测对象的激励响应结果，获得待测对象在目标场景下的验证结果，实现对待测对象的验证，无需验证工程师开发复杂的业务场景验证用例即可进行有效的场景验证，有效提高场景验证的工作效率。其中，目标场景是指要测试的真实业务场景，芯片验证装置用于执行本公开的芯片验证方法。将芯片的待测对象置于目标场景下工作可以通过将预置有数据流量模式抓取逻辑的待测对象的硬件逻辑置于FPGA(Field Programmable Gate Array，现场可编程逻辑门阵列)或仿真器等目标器件中实现，基于FPGA或仿真器等目标器件使待测对象在目标场景下工作，基于预置的数据流量模式抓取逻辑抓取待测对象在目标场景下的流量报文，基于流量报文获得待测对象的数据流量模式信息。
本公开的芯片验证方法可以应用于芯片设计的任何需要进行业务场景验证的阶段，不限于前端验证阶段。
示例性方法
图2是本公开一示例性实施例提供的芯片验证方法的流程示意图。本实施例可应用在电子设备上，具体比如服务器、终端等电子设备，如图2所示，包括如下步骤：
步骤201，获取芯片的待测对象在目标场景下的数据流量模式信息。
其中，待测对象(Design Under Test，简称：DUT)是描述待测器件功能的代码段，芯片的待测对象是描述芯片功能的代码段，比如RTL(Register Transfer Level，寄存器传输级)代码段。目标场景是指要测试的真实业务场景，比如自动驾驶的四路环视业务场景、语音唤醒业务场景，等等，具体业务场景不做限定。数据流量模式信息是待测对象在目标场景下工作时的读写数据的流量模式相关信息，具体内容可以根据实际需求设置，比如数据流量模式信息可以包括至少一个周期内的访问各数据流向(包括读数据流向和写数据流向)分别对应的操作起始地址、操作流量的数据平均位宽、操作流量的平均突发长度、操作流量的平均带宽、切换DDR RANK的第一次数、切换DDR BANK的第二次数及切换DDR ROW的第三次数中的一种或多种信息；DDR RANK、DDR BANK和DDR ROW分别表示DDR的组成层级，DDR是指双倍速率同步动态随机存储器。
步骤202，基于数据流量模式信息，确定待测对象对应的数据流量特征。
其中，数据流量特征是基于数据流量模式信息分析获得的用于构造待测对象激励的相关特征，数据流量特征比如可以包括访问DDR的特征、安全特征、访问其他存储器的特征，等等。数据流量特征具体比如访问DDR的操作类型、操作地址、操作时间间隔，等等。操作类型可以包括读操作、写操作。相应的，操作地址可以包括读操作对应的地址、写操作对应的地址。操作时间间隔可以包括读操作时间间隔、写操作时间间隔。具体可以根据实际需求设置。
步骤203，根据数据流量特征，构造待测对象对应的激励。
其中，根据数据流量特征构造待测对象对应的激励是指按照符合数据流量特征的规则构造待测对象对应的激励，比如模拟向数据流量特征中的操作地址进行读操作或写操作，使得读操作或写操作满足对应的操作时间间隔，且写入的数据符合数据流量特征中的相关数据特征。
步骤204，基于激励对待测对象进行验证，获得待测对象在目标场景下的验证结果。
具体的，在确定了待测对象对应的激励后，可以将激励驱动到待测对象，使待测对象响应激励，进行相应的处理，获得处理结果(或称激励响应结果)，并基于处理结果及期望结果确定对待测对象的验证结果。验证结果可以包括待测对象的处理结果与期望结果是否一致，具体可以通过处理结果与期望结果比对获得，验证结果还可以包括基于处理结果与期望结果是否一致确定出的待测对象在目标场景下的性能，比如待测对象在目标场景下的DDR带宽利用率，可以通过构造激励复现待测对象在目标场景下DDR读写操作，当读写操作的处理结果与期望结果一致，基于一定周期内的读写操作情况可以确定DDR带宽利用率，待测对象响应激励获得处理结果的具体原理不再赘述。
在实际应用中，本公开的芯片验证方法可以基于任意可实施的验证环境实现，比如UVM(Universal Verification Methodology，通用验证方法学)验证环境，具体可以根据实际需求设置。
本实施例提供的芯片验证方法，通过获取芯片的待测对象在一定业务场景下的数据流量模式信息，可以分析待测对象在该业务场景下的数据流量特征，从而可以根据数据流量特征，构造待测对象相应的激励，从而在验证平台复现待测对象的业务场景，实现对待测对象在业务场景下的工作情况的有效验证，无需构造复杂的场景验证用例，大大简化了场景验证的过程，提高场景验证的有效性。
图3是本公开另一示例性实施例提供的芯片验证方法的流程示意图。
在一个可选示例中，步骤201的获取芯片的待测对象在目标场景下的数据流量模式信息，包括：
步骤2011，获取预先获得的芯片的待测对象在目标场景下的流量报文，流量报文为通过待测对象的数据流量模式抓取逻辑按照预设抓取规则抓取获得。
其中，数据流量模式抓取逻辑是描述数据流量模式抓取功能的代码段，其描述语言可以与待测对象相同，比如为RTL代码段，具体可以根据实际需求设置。预设抓取规则是数据流量模式抓取逻辑描述的抓取规则。流量报文是数据流量模式抓取逻辑组织抓取到的数据的封装结果。获得的流量报文可以预先存储在预设存储区域，当需要对待测对象进行验证时，可以从该预设存储区域获取待测对象的该流量报文。芯片的待测对象在目标场景下的流量报文可以包括至少一个流量报文，比如按周期抓取，则每个周期对应一个流量报文，可以获得一个或多个周期的流量报文，再比如芯片的每个子系统的每个端口都可以获得一个或多个流量报文。在实际应用中，可以根据实际需求设置，具体不做限定。
示例性的，流量报文可以包括数据流量模式抓取逻辑的标识(比如编号)、报文长度、报文时间戳、抓取的端口的写数据流向的流量模式信息、抓取的端口的读数据流向的流量模式信息、校验信息，等等。具体内容可以根据实际需求设置。
步骤2012，基于流量报文，确定数据流量模式信息。
其中，流量报文可以包括芯片的一个或多个子系统的数据端口的流量报文，每个数据端口可以包括一个或多个流量报文。基于流量报文可以确定各数据端口分别对应的数据流量模式信息。
本公开通过在待测对象中预置数据流量模式抓取逻辑，实现对待测对象在目标场景下的各数据端口的数据流向的流量模式信息的抓取，从而可以自动获得待测对象在目标场景下的数据流量模式信息，进而基于数据流量模式信息分析获得数据流量特征，用于待测对象的操作激励的构造，进一步提高芯片验证工作效率。
在一个可选示例中，数据流量模式抓取逻辑包括挂接在待测对象的各数据端口的数据流量监视逻辑、及与各数据流量监视逻辑通信的数据收集控制逻辑；流量报文具体通过以下方式获得：
将预置有数据流量模式抓取逻辑的待测对象置于目标场景中工作，在工作过程中，数据流量监视逻辑根据端口协议解析其对应数据端口的流量信息，并将流量信息按照预设格式进行报文封装，获得数据端口对应的第一流量报文，并将第一流量报文上报给数据收集控制逻辑；数据收集控制逻辑收集各数据流量监视逻辑上报的第一流量报文，将各数据端口分别对应的第一流量报文作为待测对象在目标场景下的流量报文。
其中，预设格式可以根据实际需求设置，将预置有数据流量模式抓取逻辑的待测对象在目标场景中进行工作可以基于FPGA或仿真器等目标器件实现。在待测对象的各数据端口分别挂接数据流量监视逻辑，用于抓取各数据端口的流量信息，流量信息可以包括读数据流量信息和写数据流量信息，将流量信息按照预设格式进行报文封装，获得数据端口对应的第一流量报文。数据流量监视逻辑上报数据收集控制逻辑可以是周期性地上报，也可以是实时上报，还可以是根据数据收集控制逻辑的调度进行上报，具体可以根据实际需求设置，比如可以设置上报周期，数据流量监视逻辑按周期将该周期内抓取的其所监视的数据端口的流量信息封装成第一流量报文，上报给数据收集控制逻辑。数据流量监视逻辑周期内抓取的流量信息或者第一流量报文可以通过寄存器进行存储，具体可以根据实际需求设置。数据收集控制逻辑，负责调度各数据流量监视逻辑，按照协议规则收集各数据流量监视逻辑的第一流量报文，可以将各第一流量报文作为待测对象在目标场景下的流量报文，也可以根据预设汇总规则将各第一流量报文进行汇总后作为待测对象在目标场景下的流量报文，具体可以根据实际需求设置。
可选地，数据收集控制逻辑可以将流量报文写入到预设存储区域，也可以直接传输或通过CPU控制传输到外部设备，具体可以根据实际需求设置。预设存储区域可以为任意可用的存储器中的存储区域，比如DDR或其他存储器的预设存储区域，具体可以根据实际需求设置。数据收集控制逻辑可以将收集获得的各第一流量报文汇总并按照预设的数据格式写入预设存储区域，具体预设数据格式不做限定。在需要对待测对象进行验证时，可以从预设存储区域读取待测对象在目标场景下的流量报文，进而对流量报文进行解析，获得数据流量模式信息。
可选地，还可以通过CPU控制数据收集控制逻辑配置各数据流量监视逻辑的使能，从而可以根据实际需求抓取需要的数据端口的数据，对于其他不需要的数据端口可以不抓取数据，具体可以根据实际需求设置。
本公开通过数据流量模式抓取逻辑的数据收集控制逻辑和数据流量监视逻辑，实现待测对象在目标场景工作时各数据端口流量信息的自动抓取和收集，并可以灵活配置，为待测对象验证的激励构造提供有效的真实业务场景的数据，进一步提高验证工作效率及验证效果。
在一个可选示例中，步骤202具体可以包括以下步骤：
步骤2021，基于数据流量模式信息及预设确定规则，确定与数据流向对应的操作地址及操作时间间隔。
其中，预设确定规则可以根据实际需求设置，数据流向可以包括读数据和写数据两种流向。操作地址指读数据对应的操作地址及写数据对应的操作地址。操作时间间隔包括读操作时间间隔和写操作时间间隔。操作时间间隔用于表示发起相应操作的时间间隔，比如每隔3秒发起一次写操作。
相应的，步骤203的根据数据流量特征，构造待测对象对应的激励，包括：
步骤2031，根据数据流向对应的操作地址和操作时间间隔，以及预设激励构造规则，构造数据流向对应的操作激励，操作激励用于按照操作时间间隔对操作地址进行与数据流向对应的操作。
其中，预设激励构造规则可以根据实际需求设置，预设激励构造规则用于使得构造的数据流向对应的操作激励满足数据流向对应的操作地址和操作时间间隔，具体不做限定。
本公开通过待测对象在目标场景下的数据流量模式信息分析获得的数据流向对应的操作地址和操作时间间隔，来构造待测对象对应的数据流向的操作激励，从而使待测对象在操作激励下，复现目标场景的工作状态，通过待测对象对操作激励的响应结果与期望结果的对比，有效确定出待测对象在目标场景下的验证结果。
图4是本公开再一示例性实施例提供的芯片验证方法的流程示意图。
在一个可选示例中，数据流量模式信息包括至少一个周期内的数据流量模式信息；步骤2021的基于数据流量模式信息及预设确定规则，确定与数据流向对应的操作地址及操作时间间隔，包括：
步骤20211，基于至少一个周期内的数据流量模式信息，进行数据拟合，获得数据流向对应的操作地址。
其中，周期是指抓取数据的统计周期，可以根据实际需求设置，比如每个周期内的数据流量模式信息可以包括该周期内的访问DDR或其他存储器的数据流量模式信息。以DDR为例(其他存储器原理类似)，每个周期内的数据流量模式信息可以包括该周期内访问DDR的各数据流向分别对应的操作起始地址、操作流量的数据平均位宽、操作流量的平均突发长度、操作流量的平均带宽、切换DDR RANK的第一次数、切换DDR BANK的第二次数及切换DDR ROW的第三次数中的一种或多种信息；DDR RANK、DDR BANK和DDR ROW分别表示DDR的组成层级。数据拟合是指根据抓取到的操作起始地址，结合其他地址特征(比如第一次数、第二次数和第三次数)，拟合出一组操作地址，用于构造操作激励，以复现待测对象在目标场景中的真实数据流，实现对待测对象在目标场景下的验证。拟合出的一组操作地址满足其他地址特征。
示例性的，一个周期内数据流量模式信息中，写操作起始地址为2、第一次数为1、第二次数为2、第三次数为3，采用预设拟合算法进行拟合，获得一组操作地址2、17、31、48，该组操作地址满足第一次数、第二次数和第三次数的地址特征，将该组操作地址作为模拟待测对象在目标场景下的操作地址，用于复现待测对象在目标场景的数据流。
步骤20212，基于至少一个周期内的数据流向对应的操作流量的数据平均位宽、平均突发长度和平均带宽，确定数据流向对应的操作时间间隔。
其中，数据平均位宽是指周期内操作数据的平均宽度，比如周期内写入的数据的平均位宽为32位；平均突发长度是指周期内每次访问长度的平均值，比如处理器CPU向DDR写数据，周期内多次写数据，每次写入数据具有一定长度，多次写入的数据的平均长度作为平均突发长度；平均带宽是指数据吞吐率，带宽越大吞吐率越大。
示例性的，以写操作流向为例，操作时间间隔Ti可以通过以下方式确定：
Ti＝103*W1*L1/(B1*1000)
其中，W1表示周期内写数据操作流量的数据平均位宽，L1表示平均突发长度，B1表示平均带宽。
步骤20211和20212不分先后顺序。
本公开基于抓取的一定量的原始数据流量模式信息通过拟合算法拟合出符合目标场景的数据流量特征，用于构造激励，复现待测对象在目标场景下的大量数据流，实现对待测对象的验证，在提高芯片验证工作效率的基础上，提高验证效果。
在一个可选示例中，步骤2031的根据数据流向对应的操作地址和操作时间间隔，以及预设激励构造规则，构造数据流向对应的操作激励，包括：
步骤20311，根据数据流向对应的操作地址和操作时间间隔，采用验证知识产权核构造数据流向对应的操作激励。
其中，验证知识产权核(VIP)是一种产生特定激励的模块，本公开在获得各数据流向分别对应的操作地址和操作时间间隔后，可以调用VIP构造各数据流向分别对应的操作激励，具体原理不再赘述。
在一个可选示例中，步骤204的基于激励对待测对象进行验证，获得待测对象在目标场景下的验证结果，包括：
步骤2041，将激励驱动到待测对象，以使待测对象根据激励进行对应的处理，获得处理结果。
其中，待测对象响应激励，根据激励执行对应的操作。处理结果为执行操作的结果，比如读数据操作对应的处理结果为读取到的数据，写数据操作对应的处理结果为写操作的执行结果，具体读写原理不再赘述。
步骤2042，根据待测对象的处理结果，确定待测对象在目标场景下的验证结果。
具体的，在获得待测对象的处理结果后，将处理结果与期望结果进行比较，根据比较结果来确定待测对象在目标场景下的性能，具体原理不再赘述。
基于本公开的芯片验证方法，可以在芯片设计阶段，模拟芯片在真实业务场景下的数据流量，对芯片进行验证，根据验证结果，相关人员可以通过查看RTL代码，进行分析，准确地找到出现问题的部分，尤其是在前端验证阶段，可以有效对芯片性能进行分析，为芯片的后续设计打下可靠的基础。
本公开实施例提供的任一种芯片验证方法可以由任意适当的具有数据处理能力的设备执行，包括但不限于：终端设备和服务器等。或者，本公开实施例提供的任一种芯片验证方法可以由处理器执行，如处理器通过调用存储器存储的相应指令来执行本公开实施例提及的任一种芯片验证方法。下文不再赘述。
图5是本公开又一示例性实施例提供的芯片验证方法的流程示意图。本实施例可应用在电子设备上，比如服务器、终端等电子设备，具体比如具有仿真器、FPGA等目标器件的电子设备上。如图5所示，该方法包括：
步骤301，基于预设抓取规则获得芯片的待测对象在目标场景下的流量报文。
其中，预设抓取规则是数据流量模式抓取逻辑描述的抓取规则。流量报文是数据流量模式抓取逻辑组织抓取到的数据的封装结果。流量报文可以基于预置在待测对象中的数据流量模式抓取逻辑，按照预设抓取规则抓取获得。
示例性的，流量报文可以包括数据流量模式抓取逻辑的标识(比如编号)、报文长度、报文时间戳、抓取的端口的写数据流向的流量模式信息、抓取的端口的读数据流向的流量模式信息、校验信息，等等。具体内容可以根据实际需求设置。
步骤302，输出流量报文，以用于确定芯片的待测对象在目标场景下的数据流量模式信息，实现基于数据流量模式信息对芯片的待测对象的验证。
其中，流量报文可以输出到预设存储区域进行存储，或者直接输出给用于对待测对象进行验证的验证设备，比如输出给执行前述实施例的芯片验证方法的电子设备。预设存储区域可以是使得预置有数据流量模式抓取逻辑的待测芯片在目标场景下工作的电子设备中的存储区域，也可以是该电子设备外部的存储区域，具体不做限定，比如当将预置有数据流量模式抓取逻辑的待测对象的硬件逻辑置于FPGA中，使得待测对象目标场景工作时，预设存储区域可以是FPGA中的存储区域，也可以是待测对象内部的存储区域，具体可以根据实际需求设置。在需要对待测对象进行验证时，可以从预设存储区域读取待测对象在目标场景下的流量报文，进而对流量报文进行解析，获得数据流量模式信息，按照前述实施例的验证方法对待测对象进行验证，具体验证过程参见前述实施例，在此不再赘述。
本公开通过预设抓取规则自动获取芯片的待测对象在目标场景下的流量报文，从而可以基于流量报文，确定待测对象在目标场景下的数据流量模式信息，从而可以基于待测对象在目标场景下的数据流量模式信息在验证平台复现待测对象的真实业务场景，实现对待测对象在业务场景下的工作情况的有效验证，无需构造复杂的场景验证用例，大大简化了场景验证的过程，提高场景验证的有效性。
图6是本公开再一示例性实施例提供的芯片验证方法的流程示意图。
在一个可选示例中，步骤301的基于预设抓取规则获得芯片的待测对象在目标场景下的流量报文，包括：
步骤3011，基于预置在待测对象中的数据流量模式抓取逻辑，按照预设抓取规则确定待测对象在目标场景下的流量报文。
其中，数据流量模式抓取逻辑是描述数据流量模式抓取功能的代码段，其描述语言可以与待测对象相同，比如为RTL代码段，具体可以根据实际需求设置。在具体工作时，数据流量模式抓取逻辑可以受待测对象处理器CPU逻辑的控制，相关用户可以通过CPU控制数据流量模式抓取逻辑的启动、及需要抓取的数据端口等功能，以及配置数据流量模式抓取逻辑的预设抓取规则，等等，具体可以根据实际需求设置。
图7是本公开一示例性实施例提供的步骤3011的流程示意图。
在一个可选示例中，数据流量模式抓取逻辑包括挂接在待测对象的各数据端口的数据流量监视逻辑、及与各数据流量监视逻辑通信的数据收集控制逻辑；步骤3011的基于预置在待测对象中的数据流量模式抓取逻辑，按照预设抓取规则确定待测对象在目标场景下的流量报文，包括：
步骤30111，将预置有数据流量模式抓取逻辑的待测对象置于目标场景中工作，在工作过程中，数据流量监视逻辑根据端口协议解析其对应数据端口的流量信息，并将流量信息按照预设格式进行报文封装，获得数据端口对应的第一流量报文，并将第一流量报文上报给数据收集控制逻辑。
其中，预设格式可以根据实际需求设置，将预置有数据流量模式抓取逻辑的待测对象在目标场景中进行工作可以基于FPGA或仿真器等目标器件实现。在待测对象的各数据端口分别挂接数据流量监视逻辑，用于抓取各数据端口的流量信息，流量信息可以包括读数据流量信息和写数据流量信息，将流量信息按照预设格式进行报文封装，获得数据端口对应的第一流量报文。数据流量监视逻辑上报数据收集控制逻辑可以是周期性地上报，也可以是实时上报，还可以是根据数据收集控制逻辑的调度进行上报，具体可以根据实际需求设置，比如可以设置上报周期，数据流量监视逻辑按周期将该周期内抓取的其所监视的数据端口的流量信息封装成第一流量报文，上报给数据收集控制逻辑。数据流量监视逻辑周期内抓取的流量信息或者第一流量报文可以通过寄存器进行存储，具体可以根据实际需求设置。
步骤30112，数据收集控制逻辑收集各数据流量监视逻辑上报的第一流量报文，将各数据端口分别对应的第一流量报文作为待测对象在目标场景下的流量报文。
其中，数据收集控制逻辑，负责调度各数据流量监视逻辑，按照协议规则收集各数据流量监视逻辑的第一流量报文，可以将各第一流量报文作为待测对象在目标场景下的流量报文，也可以根据预设汇总规则将各第一流量报文进行汇总后作为待测对象在目标场景下的流量报文，具体可以根据实际需求设置。
示例性的，图8是本公开一示例性实施例提供的预置有数据流量模式抓取逻辑的待测对象的结构示意图。其中，总线可以是任意可能的总线，比如采用NOC(Network onChip，片上网络)总线进行片上互联，BPU(Branch Processing Unit)表示分支处理单元，GPU(graphics processing unit)表示图形处理器。灰色部分构成了数据流量模式抓取逻辑，在待测对象的各数据端口均挂接有数据流量监视逻辑，数据流量监视逻辑用于根据端口协议解析其对应的数据端口的流量信息，并将流量信息按照预设格式进行报文封装，获得该数据端口对应的第一流量报文，并上报数据收集控制逻辑。数据收集控制逻辑收集各数据流量监视逻辑上报的第一流量报文，将各第一流量报文作为待测对象在目标场景下的流量报文。各数据端口采用的端口协议可以根据实际需求设置，比如可以为AXI(AdvancedeXtensible Interface)协议，具体不做限定。数据收集控制逻辑与数据流量监视逻辑之间可以通过AXI协议通信，具体通信方式可以根据实际需求设置。数据收集控制逻辑受CPU控制，可以负责统一配置、调度各数据流量监视逻辑。在实际应用中，数据流量监视逻辑可以被配置为周期统计数据端口的流量信息，统计周期可通过数据收集控制逻辑配置，比如配置为1us(微秒)，表示数据流量监视逻辑每统计完成其数据端口1us时间内的数据流量信息，就封装成第一流量报文上报给数据收集控制逻辑。具体可以根据实际需求设置。
可选地，数据收集控制逻辑可以将流量报文写入到预设存储区域，也可以直接传输或通过CPU控制传输到外部设备，具体可以根据实际需求设置。预设存储区域可以为任意可用的存储器中的存储区域，比如DDR或其他存储器的预设存储区域，具体可以根据实际需求设置。数据收集控制逻辑可以将收集获得的各第一流量报文汇总并按照预设的数据格式写入预设存储区域，具体预设数据格式不做限定。在需要对待测对象进行验证时，可以从预设存储区域读取待测对象在目标场景下的流量报文，进而对流量报文进行解析，获得数据流量模式信息。
可选地，还可以通过CPU控制数据收集控制逻辑配置各数据流量监视逻辑的使能，从而可以根据实际需求抓取需要的数据端口的数据，对于其他不需要的数据端口可以不抓取数据，具体可以根据实际需求设置。
本公开通过数据流量模式抓取逻辑的数据收集控制逻辑和数据流量监视逻辑，实现待测对象在目标场景工作时各数据端口流量信息的自动抓取和收集，并可以灵活配置，为待测对象验证的激励构造提供有效的真实业务场景的数据，进一步提高验证工作效率及验证效果。
在一个可选示例中，在步骤30111的将预置有数据流量模式抓取逻辑的待测对象置于目标场景中工作之后，还包括：
启动数据收集控制逻辑；控制数据收集控制逻辑初始化配置各数据流量监视逻辑，使得数据流量监视逻辑能够根据端口协议解析其对应数据端口的流量信息，并将流量信息按照预设格式进行报文封装，获得数据端口对应的第一流量报文，并上报数据收集控制逻辑。
具体的，数据流量模式抓取逻辑还可以具有可控的启停功能，可通过处理器控制，当将待测对象置于目标场景中工作时，首先可以控制启动数据收集控制逻辑，并通过数据收集控制逻辑初始化配置数据流量监视逻辑，比如初始化配置数据流量监视逻辑的上报周期、数据抓取规则(数据解析规则)、报文封装格式，等等，具体初始化配置内容可以根据实际需求设置，本公开不做限定。
示例性的，表1是本公开一示例性实施例提供的数据流量监视逻辑统计的流量信息的第一流量报文的封装格式示例。
表1
ID LEN TIME STAMP PAYLOAD_AW PAYLOAD_AR CRC
其中，ID字段存储数据流量监视逻辑的标识(比如编号)，LEN字段存储该第一流量报文的长度，TIME STAMP字段存储该第一流量报文的时间戳，PAYLOAD_AW字段存储该数据流量监视逻辑监视的数据端口的写操作流向的流量信息，PAYLOAD_AR字段存储该数据流量监视逻辑监视的数据端口的读操作流量的流量信息，CRC表示循环冗余校验。
PAYLOAD_AW字段可以具体包括AWADDR字段、WDATAWIDTH字段、AWLEN字段、BW字段、OST字段、RANK_TIMES字段、BANK_TIMES字段和ROW_TIMES字段，等等。具体可以根据实际需求设置。其中，AWADDR字段存储该统计周期内的写操作流量的起始地址；WDATAWIDTH字段存储该统计周期内的写操作流量的数据平均位宽；AWLEN字段存储该统计周期内的写操作流量的写命令的平均突发长度；BW字段存储该统计周期内的写操作流量的平均带宽；OST字段存储该统计周期内的写流量的地址端口的最大outstanding；RANK_TIMES字段存储该统计周期内的写操作流量的地址端口切换DDR RANK的次数(即第一次数)；BANK_TIMES字段存储该统计周期内的写操作流量的地址端口切换DDR BANK的次数(即第二次数)；ROW_TIMES存储该统计周期内的写流量的地址端口切换DDR ROW的次数(即第三次数)。
PAYLOAD_AR字段可以包括：ARADDR字段、RDATAWIDTH字段、ARLEN字段、BW字段、OST字段、RANK_TIMES字段、BANK_TIMES字段、ROW_TIMES字段，等等。其中，ARADDR字段存储该统计周期内的读操作流量的起始地址；RDATAWIDTH字段存储该统计周期内的读操作流量的数据平均位宽；ARLEN字段存储该统计周期内的读操作流量的读命令的平均突发长度；BW存储该统计周期内的读操作流量的平均带宽；OST字段存储该统计周期内的读操作流量的地址端口的最大outstanding；RANK_TIMES字段存储该统计周期内的读操作流量的地址端口切换DDR RANK的次数；BANK_TIMES字段存储该统计周期内的读操作流量的地址端口切换DDRBANK的次数；ROW_TIMES字段存储该统计周期内的读操作流量的地址端口切换DDR ROW的次数。
在一个可选示例中，将预置有数据流量模式抓取逻辑的待测对象置于目标场景中工作，包括：将预置有数据流量模式抓取逻辑的待测对象的硬件逻辑置于目标器件中，基于目标器件使待测对象在目标场景下工作，目标器件为能够使待测对象的硬件逻辑在目标场景工作的器件。
其中，目标器件可以为FPGA、仿真器、待测对象的芯片样片等等，具体可以根据实际需求设置。FPGA器件属于专用集成电路中的一种半定制电路，是可编程的逻辑列阵，能够在芯片验证阶段将芯片的RTL移植到FPGA进行芯片验证，在ASIC(Application SpecificIntegrated Circuit，专用集成电路)、ASSP(Application Specific Standard Parts，专用标准产品)和SoC(System on Chip，系统级芯片)等从设计到制造的过程中具有不可或缺的作用。仿真器是一种在开发阶段代替芯片进行软硬件调试的开发工具，配合集成开发环境使用仿真器可以对芯片进行调试，并可观察各种变量、RAM及寄存器的实时数据，跟踪程序的执行情况，还可对硬件电路进行实时调试，具体原理不再赘述。
具体的，可以将将预置有数据流量模式抓取逻辑的待测对象的硬件逻辑置于FPGA或仿真器等目标器件中，将FPGA或仿真器用于目标场景中进行工作，从而使待测对象在目标场景下工作。比如目标场景为四面环视业务场景，可以将FPGA用于车辆的四面环视业务场景，4个相机采集车辆周围环境图像向DDR写入图像数据，CPU从DDR读取图像数据，基于感知算法或感知模型进行感知，从而使得待测对象在真实的目标场景下工作，通过对数据端口流量信息的抓取，可以获得待测对象在目标场景下的真实流量信息，进而可以基于真实流量信息，进行分析拟合获得大量满足真实数据流量模式信息特征的数据流量特征，从而可以构造更多激励，复现真实业务场景的数据流，对待测对象进行更加有效的验证。
示例性的，图9是本公开一示例性实施例提供的数据流量模式抓取逻辑的工作流程示意图。该数据流量模式抓取逻辑预置在芯片的待测对象中，将芯片的待测对象的硬件逻辑(称为芯片)置于FPGA或仿真器中，基于FPGA或仿真器使待测对象在目标场景下工作。在本示例中，数据收集控制逻辑通过轮询通知各数据流量监视逻辑，触发各数据流量监视逻辑的上报，基于此，数据流量模式抓取逻辑的工作流程如下：
1启动芯片。
2、芯片的CPU控制启动数据流量模式抓取逻辑中的数据收集控制逻辑(pattern_collector)以及启动目标场景使芯片工作。
3、通过数据收集控制逻辑初始化配置各数据流量监视逻辑(pattern_monitor)。
4、配置完成后，通过数据收集控制逻辑启动各数据流量监视逻辑，以使各数据流量监视逻辑开始抓取各数据端口的流量信息。
5、数据收集控制逻辑启动计时。
6、数据收集控制逻辑判断是否到达统计周期。
7、若到达统计周期，数据收集控制逻辑轮询通知各数据流量监视逻辑上报第一流量报文，若未到达统计周期，则继续根据计时判断是否到达统计周期。
8、在轮询通知各数据流量监视逻辑后，接收各数据流量监视逻辑上报的第一流量报文，并判断是否所有数据流量监视逻辑都上报完成，若是，数据收集控制逻辑将所有第一流量报文汇总按照预设数据格式写入内存，若还有数据流量监视逻辑未上报，则等待上报并在都上报后进行汇总存储。
需要说明的是，本实施例中基于数据流量模式抓取逻辑抓取流量报文的具体内容均可以作为前述对芯片进行验证的方法实施例中的流量报文获取方式的参考，前述的芯片具体验证流程也可以作为本实施例获得流量报文后的芯片验证流程的参考，具体在两侧的方法实施例中不再赘述。
本公开实施例提供的任一种芯片验证方法可以由任意适当的具有数据处理能力的设备执行，包括但不限于：终端设备和服务器等。或者，本公开实施例提供的任一种芯片验证方法可以由处理器执行，如处理器通过调用存储器存储的相应指令来执行本公开实施例提及的任一种芯片验证方法。下文不再赘述。
示例性装置
图10是本公开一示例性实施例提供的芯片验证装置的结构示意图。该实施例的装置可用于实现本公开相应的方法实施例，如图10所示的装置包括：第一获取模块501、第一处理模块502、第二处理模块503和第三处理模块504。
第一获取模块501，用于获取芯片的待测对象在目标场景下的数据流量模式信息；第一处理模块502，用于基于第一获取模块501获取的数据流量模式信息，确定待测对象对应的数据流量特征；第二处理模块503，用于根据第一处理模块502确定的数据流量特征，构造待测对象对应的激励；第三处理模块504，用于基于第二处理模块503构造的激励对待测对象进行验证，获得待测对象在目标场景下的验证结果。
图11是本公开另一示例性实施例提供的芯片验证装置的结构示意图。
在一个可选示例中，第一获取模块501包括：第一获取单元5011和第一确定单元5012。
第一获取单元5011，用于获取预先获得的芯片的待测对象在目标场景下的流量报文，流量报文为通过待测对象的数据流量模式抓取逻辑按照预设抓取规则抓取获得；第一确定单元5012，用于基于流量报文，确定数据流量模式信息。
在一个可选示例中，数据流量模式抓取逻辑包括挂接在待测对象的各数据端口的数据流量监视逻辑、及与各数据流量监视逻辑通信的数据收集控制逻辑；流量报文具体通过以下方式获得：将预置有数据流量模式抓取逻辑的待测对象置于目标场景中工作，在工作过程中，数据流量监视逻辑根据端口协议解析其对应数据端口的流量信息，并将流量信息按照预设格式进行报文封装，获得数据端口对应的第一流量报文，并将第一流量报文上报给数据收集控制逻辑；数据收集控制逻辑收集各数据流量监视逻辑上报的第一流量报文，将各数据端口分别对应的第一流量报文作为待测对象在目标场景下的流量报文。
在一个可选示例中，第一处理模块502包括：第一处理单元5021，用于基于数据流量模式信息及预设确定规则，确定与数据流向对应的操作地址及操作时间间隔。
相应的，第二处理模块503包括：第二处理单元5031，用于根据数据流向对应的操作地址和操作时间间隔，以及预设激励构造规则，构造数据流向对应的操作激励，操作激励用于按照操作时间间隔对操作地址进行与数据流向对应的操作。
图12是本公开一示例性实施例提供的第一处理单元5021的结构示意图。
在一个可选示例中，数据流量模式信息包括至少一个周期内的数据流量模式信息；第一处理单元5021，包括：第一处理子单元50211和第二处理子单元50212。
第一处理子单元50211，用于基于至少一个周期内的数据流量模式信息，进行数据拟合，获得数据流向对应的操作地址；第二处理子单元50212，用于基于至少一个周期内的数据流向对应的操作流量的数据平均位宽、平均突发长度和平均带宽，确定数据流向对应的操作时间间隔。
在一个可选示例中，第二处理单元5031具体用于：根据数据流向对应的操作地址和操作时间间隔，采用验证知识产权核构造数据流向对应的操作激励。
在一个可选示例中，第三处理模块504，包括：驱动单元5041和第三处理单元5042。
驱动单元5041，用于将激励驱动到待测对象，以使待测对象根据激励进行对应的处理，获得处理结果；第三处理单元5042，用于根据待测对象的处理结果，确定待测对象在目标场景下的验证结果。
图13是本公开再一示例性实施例提供的芯片验证装置的结构示意图。该实施例的装置可用于实现本公开相应的方法实施例，如图13所示的装置包括：抓取模块601和输出模块602。
抓取模块601，用于基于预设抓取规则获得芯片的待测对象在目标场景下的流量报文；输出模块602，用于输出抓取模块601获得的流量报文，以用于确定芯片的待测对象在目标场景下的数据流量模式信息，实现基于数据流量模式信息对芯片的待测对象的验证。
在一个可选示例中，图14是本公开又一示例性实施例提供的芯片验证装置的结构示意图。在本示例中，抓取模块601包括：第二确定单元6011，用于基于预置在待测对象中的数据流量模式抓取逻辑，按照预设抓取规则确定待测对象在目标场景下的流量报文。
在一个可选示例中，数据流量模式抓取逻辑包括挂接在待测对象的各数据端口的数据流量监视逻辑、及与各数据流量监视逻辑通信的数据收集控制逻辑；第二确定单元6011具体用于：将预置有数据流量模式抓取逻辑的待测对象置于目标场景中工作，在工作过程中，数据流量监视逻辑根据端口协议解析其对应数据端口的流量信息，并将流量信息按照预设格式进行报文封装，获得数据端口对应的第一流量报文，并将第一流量报文上报给数据收集控制逻辑；数据收集控制逻辑收集各数据流量监视逻辑上报的第一流量报文，将各数据端口分别对应的第一流量报文作为待测对象在目标场景下的流量报文。
图15是本公开一示例性实施例提供的抓取模块601的结构示意图。
在一个可选示例中，也可以是第二确定单元6011包括数据流量模式抓取逻辑60111，数据流量模式抓取逻辑60111包括挂接在待测对象的各数据端口的数据流量监视逻辑601111、及与各数据流量监视逻辑通信的数据收集控制逻辑601112，当预置有数据流量模式抓取逻辑的待测对象在目标场景中工作时，各数据流量监视逻辑601111根据端口协议解析其对应数据端口的流量信息，并将流量信息按照预设格式进行报文封装，获得数据端口对应的第一流量报文，并上报数据收集控制逻辑601112；数据收集控制逻辑601112收集各数据流量监视逻辑601111上报的第一流量报文，将各数据端口分别对应的第一流量报文作为待测对象在目标场景下的流量报文。输出模块602输出流量报文，以用于确定芯片的待测对象在目标场景下的数据流量模式信息，实现基于数据流量模式信息对芯片的待测对象的验证。
在一个可选示例中，抓取模块601还包括：
启动控制单元6013，用于启动数据收集控制逻辑，控制数据收集控制逻辑初始化配置各数据流量监视逻辑。
启动控制单元6013也设置在待测对象中，当待测对象被置于目标场景中工作时，负责启动数据收集控制逻辑。
在一个可选示例中，将预置有数据流量模式抓取逻辑的待测对象的硬件逻辑置于目标器件中，基于目标器件使待测对象在目标场景下工作，目标器件为能够使待测对象的硬件逻辑在目标场景工作的器件。
示例性的，图16是本公一示例性实施例提供的芯片验证工作的整体架构示意图。本公开的芯片验证装置包括：预置在芯片(具体为待测对象的硬件逻辑)中的数据流量模式抓取逻辑，及设置在TestBench(验证平台，一种用任意语言编写的程序或模块，用于在模拟过程中执行和验证硬件模型的功能正确性)中的验证处理部分。数据流量模式抓取逻辑负责获取芯片的待测对象在目标场景下的流量报文，验证处理部分负责：基于待测对象在目标场景下的流量报文，确定数据流量模式信息，基于数据流量模式信息，确定待测对象对应的数据流量特征，根据数据流量特征，构造待测对象对应的激励，并驱动到待测对象，待测对象响应激励，获得处理结果返回到TestBench的验证处理部分，验证处理部分根据处理结果及期望结果，确定验证结果。其中，真实业务场景业务软件是使芯片在真实业务场景工作的相关软件，抓取数据流量信息的软件驱动是用于加载到芯片中，在芯片的CPU中执行，用于对数据流量模式抓取逻辑进行控制的驱动程序，包括数据流量模式抓取逻辑的配置参数，比如上报周期、数据流量监视逻辑的使能等参数，具体可以根据实际需求设置，本公开不做限定。
可选地，图17是本公开另一示例性实施例提供的芯片验证工作的整体架构示意图。在本示例中，芯片中的数据流量模式抓取逻辑获得的流量报文可以先输出到外部设备进行存储，外部设备可以是任意可能的设备，比如芯片所在的终端设备，具体比如调试器，具体存储位置可以根据实际需求设置。在需要验证时，从相应的存储区域读取流量报文，基于流量报文获得芯片的待测对象在目标场景下的数据流量模式信息，基于数据流量模式信息，确定待测对象对应的数据流量特征，根据数据流量特征，构造待测对象对应的激励，并驱动到待测对象进行验证。
示例性电子设备
本公开实施例还提供了一种电子设备，包括：存储器，用于存储计算机程序；
处理器，用于执行所述存储器中存储的计算机程序，且所述计算机程序被执行时，实现本公开上述任一实施例所述的芯片验证方法。
图18是本公开电子设备一个应用实施例的结构示意图。本实施例中，该电子设备10包括一个或多个处理器11和存储器12。
处理器11可以是中央处理单元(CPU)或者具有数据处理能力和/或指令执行能力的其他形式的处理单元，并且可以控制电子设备10中的其他组件以执行期望的功能。
存储器12可以包括一个或多个计算机程序产品，所述计算机程序产品可以包括各种形式的计算机可读存储介质，例如易失性存储器和/或非易失性存储器。所述易失性存储器例如可以包括随机存取存储器(RAM)和/或高速缓冲存储器(cache)等。所述非易失性存储器例如可以包括只读存储器(ROM)、硬盘、闪存等。在所述计算机可读存储介质上可以存储一个或多个计算机程序指令，处理器11可以运行所述程序指令，以实现上文所述的本公开的各个实施例的方法以及/或者其他期望的功能。在所述计算机可读存储介质中还可以存储诸如输入信号、信号分量、噪声分量等各种内容。
在一个示例中，电子设备10还可以包括：输入装置13和输出装置14，这些组件通过总线系统和/或其他形式的连接机构(未示出)互连。
例如，该输入装置13可以是上述的麦克风或麦克风阵列，用于捕捉声源的输入信号。
此外，该输入装置13还可以包括例如键盘、鼠标等等。
该输出装置14可以向外部输出各种信息，包括确定出的距离信息、方向信息等。该输出装置14可以包括例如显示器、扬声器、打印机、以及通信网络及其所连接的远程输出设备等等。
当然，为了简化，图18中仅示出了该电子设备10中与本公开有关的组件中的一些，省略了诸如总线、输入/输出接口等等的组件。除此之外，根据具体应用情况，电子设备10还可以包括任何其他适当的组件。
图19是本公开电子设备另一个应用实施例的结构示意图。本实施例中，该电子设备20包括：上述任一实施例提供的芯片验证装置。
示例性计算机程序产品和计算机可读存储介质
除了上述方法和设备以外，本公开的实施例还可以是计算机程序产品，其包括计算机程序指令，所述计算机程序指令在被处理器运行时使得所述处理器执行本说明书上述“示例性方法”部分中描述的根据本公开各种实施例的方法中的步骤。
所述计算机程序产品可以以一种或多种程序设计语言的任意组合来编写用于执行本公开实施例操作的程序代码，所述程序设计语言包括面向对象的程序设计语言，诸如Java、C++等，还包括常规的过程式程序设计语言，诸如“C”语言或类似的程序设计语言。程序代码可以完全地在用户计算设备上执行、部分地在用户设备上执行、作为一个独立的软件包执行、部分在用户计算设备上部分在远程计算设备上执行、或者完全在远程计算设备或服务器上执行。
此外，本公开的实施例还可以是计算机可读存储介质，其上存储有计算机程序指令，所述计算机程序指令在被处理器运行时使得所述处理器执行本说明书上述“示例性方法”部分中描述的根据本公开各种实施例的方法中的步骤。
所述计算机可读存储介质可以采用一个或多个可读介质的任意组合。可读介质可以是可读信号介质或者可读存储介质。可读存储介质例如可以包括但不限于电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。可读存储介质的更具体的例子(非穷举的列表)包括：具有一个或多个导线的电连接、便携式盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。
以上结合具体实施例描述了本公开的基本原理，但是，需要指出的是，在本公开中提及的优点、优势、效果等仅是示例而非限制，不能认为这些优点、优势、效果等是本公开的各个实施例必须具备的。另外，上述公开的具体细节仅是为了示例的作用和便于理解的作用，而非限制，上述细节并不限制本公开为必须采用上述具体的细节来实现。
本说明书中各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同或相似的部分相互参见即可。对于系统实施例而言，由于其与方法实施例基本对应，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
本公开中涉及的器件、装置、设备、系统的方框图仅作为例示性的例子并且不意图要求或暗示必须按照方框图示出的方式进行连接、布置、配置。如本领域技术人员将认识到的，可以按任意方式连接、布置、配置这些器件、装置、设备、系统。诸如“包括”、“包含”、“具有”等等的词语是开放性词汇，指“包括但不限于”，且可与其互换使用。这里所使用的词汇“或”和“和”指词汇“和/或”，且可与其互换使用，除非上下文明确指示不是如此。这里所使用的词汇“诸如”指词组“诸如但不限于”，且可与其互换使用。
可能以许多方式来实现本公开的方法和装置。例如，可通过软件、硬件、固件或者软件、硬件、固件的任何组合来实现本公开的方法和装置。用于所述方法的步骤的上述顺序仅是为了进行说明，本公开的方法的步骤不限于以上具体描述的顺序，除非以其它方式特别说明。此外，在一些实施例中，还可将本公开实施为记录在记录介质中的程序，这些程序包括用于实现根据本公开的方法的机器可读指令。因而，本公开还覆盖存储用于执行根据本公开的方法的程序的记录介质。
还需要指出的是，在本公开的装置、设备和方法中，各部件或各步骤是可以分解和/或重新组合的。这些分解和/或重新组合应视为本公开的等效方案。
提供所公开的方面的以上描述以使本领域的任何技术人员能够做出或者使用本公开。对这些方面的各种修改对于本领域技术人员而言是非常显而易见的，并且在此定义的一般原理可以应用于其他方面而不脱离本公开的范围。因此，本公开不意图被限制到在此示出的方面，而是按照与在此公开的原理和新颖的特征一致的最宽范围。
为了例示和描述的目的已经给出了以上描述。此外，此描述不意图将本公开的实施例限制到在此公开的形式。尽管以上已经讨论了多个示例方面和实施例，但是本领域技术人员将认识到其某些变型、修改、改变、添加和子组合。

Claims (17)

1.一种芯片验证方法，包括：
获取所述芯片的待测对象在目标场景下的数据流量模式信息；
基于所述数据流量模式信息，确定所述待测对象对应的数据流量特征；
根据所述数据流量特征，构造所述待测对象对应的激励；
基于所述激励对所述待测对象进行验证，获得所述待测对象在所述目标场景下的验证结果。
2.根据权利要求1所述的方法，其中，所述获取所述芯片的待测对象在目标场景下的数据流量模式信息，包括：
获取预先获得的所述芯片的待测对象在目标场景下的流量报文，所述流量报文为通过所述待测对象的数据流量模式抓取逻辑按照预设抓取规则抓取获得；
基于所述流量报文，确定所述数据流量模式信息。
3.根据权利要求2所述的方法，其中，所述数据流量模式抓取逻辑包括挂接在所述待测对象的各数据端口的数据流量监视逻辑、及与各所述数据流量监视逻辑通信的数据收集控制逻辑，所述流量报文具体通过以下方式获得：
将预置有所述数据流量模式抓取逻辑的待测对象置于所述目标场景中工作，在工作过程中，所述数据流量监视逻辑根据端口协议解析其对应数据端口的流量信息，并将所述流量信息按照预设格式进行报文封装，获得所述数据端口对应的第一流量报文，并将所述第一流量报文上报给所述数据收集控制逻辑；
所述数据收集控制逻辑收集各所述数据流量监视逻辑上报的所述第一流量报文，将各所述数据端口分别对应的所述第一流量报文作为待测对象在所述目标场景下的流量报文。
4.根据权利要求2所述的方法，其中，所述基于所述数据流量模式信息，确定所述待测对象对应的数据流量特征，包括：
基于所述数据流量模式信息及预设确定规则，确定与数据流向对应的操作地址及操作时间间隔；
所述根据所述数据流量特征，构造待测对象对应的激励，包括：
根据所述数据流向对应的所述操作地址和所述操作时间间隔，以及预设激励构造规则，构造所述数据流向对应的操作激励，所述操作激励用于按照所述操作时间间隔对所述操作地址进行与所述数据流向对应的操作。
5.根据权利要求4所述的方法，其中，所述数据流量模式信息包括至少一个周期内的数据流量模式信息；
所述基于所述数据流量模式信息及预设确定规则，确定与数据流向对应的操作地址及操作时间间隔，包括：
基于所述至少一个周期内的数据流量模式信息，进行数据拟合，获得所述数据流向对应的操作地址；
基于所述至少一个周期内的所述数据流向对应的操作流量的数据平均位宽、平均突发长度和平均带宽，确定所述数据流向对应的操作时间间隔。
6.根据权利要求4所述的方法，其中，所述根据所述数据流向对应的所述操作地址和所述操作时间间隔，以及预设激励构造规则，构造所述数据流向对应的操作激励，包括：
根据所述数据流向对应的所述操作地址和所述操作时间间隔，采用验证知识产权核构造所述数据流向对应的操作激励。
7.根据权利要求1-6任一所述的方法，其中，所述基于所述激励对所述待测对象进行验证，获得所述待测对象在所述目标场景下的验证结果，包括：
将所述激励驱动到所述待测对象，以使所述待测对象根据所述激励进行对应的处理，获得处理结果；
根据所述待测对象的处理结果，确定所述待测对象在所述目标场景下的验证结果。
8.一种芯片验证方法，包括：
基于预设抓取规则获得所述芯片的待测对象在目标场景下的流量报文；
输出所述流量报文，以用于确定所述芯片的待测对象在所述目标场景下的数据流量模式信息，实现基于所述数据流量模式信息对所述芯片的所述待测对象的验证。
9.根据权利要求8所述的方法，其中，所述基于预设抓取规则获得所述芯片的待测对象在目标场景下的流量报文，包括：
基于预置在所述待测对象中的数据流量模式抓取逻辑，按照所述预设抓取规则确定所述待测对象在所述目标场景下的所述流量报文。
10.根据权利要求9所述的方法，其中，所述数据流量模式抓取逻辑包括挂接在所述待测对象的各数据端口的数据流量监视逻辑、及与各所述数据流量监视逻辑通信的数据收集控制逻辑；
所述基于预置在所述待测对象中的数据流量模式抓取逻辑，按照所述预设抓取规则确定所述待测对象在所述目标场景下的所述流量报文，包括：
将预置有所述数据流量模式抓取逻辑的待测对象置于所述目标场景中工作，在工作过程中，所述数据流量监视逻辑根据端口协议解析其对应数据端口的流量信息，并将所述流量信息按照预设格式进行报文封装，获得所述数据端口对应的第一流量报文，并将所述第一流量报文上报给所述数据收集控制逻辑；
所述数据收集控制逻辑收集各所述数据流量监视逻辑上报的所述第一流量报文，将各所述数据端口分别对应的所述第一流量报文作为所述待测对象在所述目标场景下的所述流量报文。
11.根据权利要求10所述的方法，其中，在所述将预置有所述数据流量模式抓取逻辑的待测对象置于所述目标场景中工作之后，还包括：
启动所述数据收集控制逻辑；
控制所述数据收集控制逻辑初始化配置各所述数据流量监视逻辑。
12.根据权利要求10所述的方法，其中，所述将预置有所述数据流量模式抓取逻辑的待测对象置于所述目标场景中工作，包括：
将预置有所述数据流量模式抓取逻辑的待测对象的硬件逻辑置于目标器件中，基于所述目标器件使所述待测对象在所述目标场景下工作，所述目标器件为能够使所述待测对象的硬件逻辑在目标场景工作的器件。
13.一种芯片验证装置，包括：
第一获取模块，用于获取所述芯片的待测对象在目标场景下的数据流量模式信息；
第一处理模块，用于基于所述数据流量模式信息，确定所述待测对象对应的数据流量特征；
第二处理模块，用于根据所述数据流量特征，构造所述待测对象对应的激励；
第三处理模块，用于基于所述激励对所述待测对象进行验证，获得所述待测对象在所述目标场景下的验证结果。
14.一种芯片验证装置，包括：
抓取模块，用于基于预设抓取规则获得所述芯片的待测对象在目标场景下的流量报文；
输出模块，用于输出所述流量报文，以用于确定所述芯片的待测对象在所述目标场景下的数据流量模式信息，实现基于所述数据流量模式信息对所述芯片的所述待测对象的验证。
15.一种计算机可读存储介质，所述存储介质存储有计算机程序，所述计算机程序用于执行上述权利要求1-12任一所述的芯片验证方法。
16.一种电子设备，所述电子设备包括：
处理器；
用于存储所述处理器可执行指令的存储器；
所述处理器，用于从所述存储器中读取所述可执行指令，并执行所述指令以实现上述权利要求1-7任一所述的芯片验证方法。
17.一种电子设备，所述电子设备包括：
如上述权利要求13或14所述的芯片验证装置。
CN202210924657.1A 2022-08-01 2022-08-01 芯片验证方法、装置、电子设备和存储介质 Pending CN115221071A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210924657.1A CN115221071A (zh) 2022-08-01 2022-08-01 芯片验证方法、装置、电子设备和存储介质
US18/361,471 US20240036111A1 (en) 2022-08-01 2023-07-28 Chip verification method and apparatus, electronic device, and storage medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210924657.1A CN115221071A (zh) 2022-08-01 2022-08-01 芯片验证方法、装置、电子设备和存储介质

Publications (1)

Publication Number Publication Date
CN115221071A true CN115221071A (zh) 2022-10-21

Family

ID=83616367

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210924657.1A Pending CN115221071A (zh) 2022-08-01 2022-08-01 芯片验证方法、装置、电子设备和存储介质

Country Status (2)

Country Link
US (1) US20240036111A1 (zh)
CN (1) CN115221071A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115879409A (zh) * 2022-12-02 2023-03-31 南京金阵微电子技术有限公司 验证方法、验证装置、介质及电子设备

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115879409A (zh) * 2022-12-02 2023-03-31 南京金阵微电子技术有限公司 验证方法、验证装置、介质及电子设备
CN115879409B (zh) * 2022-12-02 2023-09-19 南京金阵微电子技术有限公司 验证方法、验证装置、介质及电子设备

Also Published As

Publication number Publication date
US20240036111A1 (en) 2024-02-01

Similar Documents

Publication Publication Date Title
US7324922B2 (en) Run-time performance verification system
US9569325B2 (en) Method and system for automated test and result comparison
CN105868149B (zh) 一种串口信息的传输方法和装置
JP2010140487A (ja) データ処理システムにおけるトラフィックフローの統計的表示の使用
CN108241580B (zh) 客户端程序的测试方法及终端
WO2022016847A1 (zh) 一种适用于云平台的自动化测试方法及装置
CN110750458A (zh) 大数据平台测试方法、装置、可读存储介质及电子设备
CN112861468B (zh) 一种软硬件协同仿真验证的方法、装置和介质
CN112286746A (zh) 针对axi从设备接口的通用验证平台及方法
CN109299530A (zh) 一种仿真测试案例生成方法、系统、存储介质和终端
CN114528792A (zh) 芯片验证方法、装置、电子设备及存储介质
CN115221071A (zh) 芯片验证方法、装置、电子设备和存储介质
US9942120B2 (en) Technique for monitoring component processing
US11163579B2 (en) Instruction generation based on selection or non-selection of a special command
CN117076337B (zh) 一种数据传输方法、装置、电子设备及可读存储介质
KR20120126873A (ko) Ｕｄｓ 통신 기반의 자동차용 소프트웨어 동적 분석 장치
US7272750B2 (en) Expert system for intelligent testing
US9329960B2 (en) Methods, systems, and computer readable media for utilizing abstracted user-defined data to conduct network protocol testing
CN112148537B (zh) 总线监控装置及方法、存储介质、电子装置
CN111913861A (zh) 物联网系统的性能测试方法、装置、设备及介质
CN115883419A (zh) 探针测试方法、装置、电子设备和存储介质
CN117092927A (zh) 仿真调试方法、装置、电子设备和介质
CN114124992A (zh) 整车域控制器的运行状态监控方法、装置、设备和系统
JP3474486B2 (ja) データ転送性能算出方式
CN117880139A (zh) 性能测试方法、装置、设备及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination