CN115203210A - 哈希表处理方法、装置、设备及计算机可读存储介质 - Google Patents
哈希表处理方法、装置、设备及计算机可读存储介质 Download PDFInfo
- Publication number
- CN115203210A CN115203210A CN202210901411.2A CN202210901411A CN115203210A CN 115203210 A CN115203210 A CN 115203210A CN 202210901411 A CN202210901411 A CN 202210901411A CN 115203210 A CN115203210 A CN 115203210A
- Authority
- CN
- China
- Prior art keywords
- instruction
- data
- hash table
- processing
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
- G06F16/20—Information retrieval; Database structures therefor; File system structures therefor of structured data, e.g. relational data
- G06F16/22—Indexing; Data structures therefor; Storage structures
- G06F16/2228—Indexing structures
- G06F16/2255—Hash tables
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
- G06F16/20—Information retrieval; Database structures therefor; File system structures therefor of structured data, e.g. relational data
- G06F16/24—Querying
- G06F16/245—Query processing
- G06F16/2453—Query optimisation
- G06F16/24532—Query optimisation of parallel queries
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
- G06F16/20—Information retrieval; Database structures therefor; File system structures therefor of structured data, e.g. relational data
- G06F16/24—Querying
- G06F16/245—Query processing
- G06F16/2455—Query execution
- G06F16/24552—Database cache management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
- G06F9/5011—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals
- G06F9/5016—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals the resource being the memory
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Databases & Information Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Data Mining & Analysis (AREA)
- Software Systems (AREA)
- Computational Linguistics (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Abstract
本公开涉及一种哈希表处理方法、装置、设备及计算机可读存储介质。本公开根据获取到的配置信息为目标哈希表分配内存空间,使得可以根据配置信息为目标哈希表合理的分配内存空间,避免了内存资源的浪费。进一步的,本公开通过多个指令通道并行获取针对目标哈希表的多个指令,提高了获取指令的效率;之后通过读内存通道访问内存空间,串行读取每个指令对应的目标哈希表中的第一数据;并将第一数据与每个指令对应的第二数据进行比较,根据比较的结果并行处理每个指令的执行方式,提高了处理每个指令的执行方式的效率,因此,基于获取指令的效率的提高及处理每个指令的执行方式的效率的提高,提高了哈希表处理指令的整体处理效率。
Description
技术领域
本公开涉及数据库领域,尤其涉及一种哈希表处理方法、装置、设备及计算机可读存储介质。
背景技术
随着科学技术的发展,数据信息越来越丰富,数据量也越来越大。为了管理大量数据,通常使用数据库对数据进行管理。由于哈希表能够简洁高效地处理插入指令、删除指令以及查询指令,实现数据的插入、删除、以及查询,满足用户对大量数据管理需求,因此,哈希表得到了广泛应用。
但是,由于哈希表结构设计不同、处理数据方式不同,现有技术中,哈希表对数据进行处理主要存在以下几个问题。1、每个哈希表的所分配的内存不一定会物尽其用,造成内存资源浪费。2、哈希表处理各个指令时,各个指令处理完一个指令后会在处理另一个指令,导致处理效率低。
发明内容
为了解决上述技术问题或者至少部分地解决上述技术问题,本公开提供了一种哈希表处理方法、装置、设备及计算机可读存储介质。
第一方面,本公开提供了一种哈希表处理方法,包括:
响应于配置哈希表结构的操作,获取目标哈希表的配置信息,并为目标哈希表分配配置信息对应的内存空间;
在分配内存空间后,通过多个指令通道并行获取针对目标哈希表的多个指令;其中,每个指令通道获取的指令类型不同;
通过读内存通道访问内存空间,以串行读取每个指令对应的目标哈希表中的第一数据;
将每个指令对应的目标哈希表中的第一数据与每个指令对应的第二数据进行比较,并基于比较的结果并行处理每个指令的执行方式;
基于每个指令的执行方式,串行执行每个指令。
第二方面,本公开提供了一种哈希表处理装置,包括:
获取分配模块,用于响应于配置哈希表结构的操作,获取目标哈希表的配置信息,并为目标哈希表分配配置信息对应的内存空间;
并行接收模块,用于在分配内存空间后,通过多个指令通道并行接收针对目标哈希表的多个指令;其中,每个指令通道获取的指令类型不同;
串行读取模块,用于通过读内存通道访问内存空间,以串行读取每个指令对应的目标哈希表中的第一数据;
数据比较模块,用于将每个指令对应的目标哈希表中的第一数据与每个指令对应的第二数据进行比较,并基于比较的结果并行处理每个指令的执行方式;
串行执行模块,用于基于每个指令的执行方式,串行执行每个指令。
第三方面,本公开提供了一种哈希表处理设备,包括:
处理器;
存储器,用于存储可执行指令;
其中,处理器用于从存储器中读取可执行指令,并执行可执行指令以实现第一方面所述的哈希表处理方法。
第四方面,本公开提供了一种计算机可读存储介质,该存储介质存储有计算机程序,当计算机程序被处理器执行时,使得处理器实现第一方面的哈希表处理方法。
本公开实施例提供的技术方案与现有技术相比具有如下优点:
本公开实施例的哈希表处理方法、装置、设备及计算机可读存储介质,本公开根据获取到的配置信息为目标哈希表分配内存空间,使得可以根据配置信息为目标哈希表合理的分配内存空间,避免了内存资源的浪费。进一步的,本公开通过多个指令通道并行获取针对目标哈希表的多个指令,提高了获取指令的效率;之后通过读内存通道访问内存空间,串行读取每个指令对应的目标哈希表中的第一数据;并将第一数据与每个指令对应的第二数据进行比较,根据比较的结果并行处理每个指令的执行方式,提高了处理每个指令的执行方式的效率,因此,基于获取指令的效率的提高及处理每个指令的执行方式的效率的提高,提高了哈希表处理指令的整体处理效率。
附图说明
结合附图并参考以下具体实施方式,本公开各实施例的上述和其他特征、优点及方面将变得更加明显。贯穿附图中,相同或相似的附图标记表示相同或相似的元素。应当理解附图是示意性的,原件和元素不一定按照比例绘制。
图1为本公开实施例提供的一种哈希表处理方法的流程示意图;
图2为本公开实施例提供的一种哈希表结构示意图;
图3为本公开实施例提供的一种哈希表处理方法的实现原理图;
图4为本公开实施例提供的另一种哈希表处理方法的流程示意图;
图5为本公开实施例提供的另一种哈希表处理方法的实现原理图;
图6为本公开实施例提供的一种哈希表处理装置的结构示意图;
图7为本公开实施例提供的一种哈希表处理设备的结构示意图。
具体实施方式
下面将参照附图更详细地描述本公开的实施例。虽然附图中显示了本公开的某些实施例,然而应当理解的是,本公开可以通过各种形式来实现,而且不应该被解释为限于这里阐述的实施例,相反提供这些实施例是为了更加透彻和完整地理解本公开。应当理解的是,本公开的附图及实施例仅用于示例性作用,并非用于限制本公开的保护范围。
应当理解,本公开的方法实施方式中记载的各个步骤可以按照不同的顺序执行,和/或并行执行。此外,方法实施方式可以包括附加的步骤和/或省略执行示出的步骤。本公开的范围在此方面不受限制。
本文使用的术语“包括”及其变形是开放性包括,即“包括但不限于”。术语“基于”是“至少部分地基于”。术语“一个实施例”表示“至少一个实施例”;术语“另一实施例”表示“至少一个另外的实施例”;术语“一些实施例”表示“至少一些实施例”。其他术语的相关定义将在下文描述中给出。
需要注意,本公开中提及的“第一”、“第二”等概念仅用于对不同的装置、模块或单元进行区分,并非用于限定这些装置、模块或单元所执行的功能的顺序或者相互依存关系。
需要注意,本公开中提及的“一个”、“多个”的修饰是示意性而非限制性的,本领域技术人员应当理解,除非在上下文另有明确指出,否则应该理解为“一个或多个”。
随着科学技术的发展,数据信息越来越丰富,数据量越来越大。为了管理大量数据,通常使用数据库管理系统对数据进行管理。由于哈希表能够简洁高效地处理插入指令、删除指令以及查询指令,实现数据的插入、删除、查询,满足用户对大量数据管理需求,因此,哈希表得到了广泛应用。
但是,现有技术中,哈希表对数据进行处理主要存在以下几个问题。1、设计哈希表时,将内存空间平均分配给每个哈希表,这样导致每个哈希表的所分配的内存不一定会物尽其用,造成内存资源浪费。2、哈希表处理指令时,每个指令完全串行,导致处理效率低。
针对上述问题,本公开实施例提供了一种哈希表处理方法、装置、设备及计算机可读存储介质。下面结合具体的实施例首先对该哈希表处理方法进行介绍。
图1为本公开实施例提供的哈希表处理方法的流程示意图,本公开实施例的哈希表处理方法可以由哈希表处理设备执行,哈希表处理设备可以是电子设备或服务器。电子设备包括但不限于智能手机、掌上电脑、平板电脑、带显示屏的可穿戴设备、台式机、笔记本电脑、一体机、智能家居设备等。服务器可以是独立的服务器,也可以是多个服务器的集群,可以包括搭建在本地的服务器和架设在云端的服务器。
在对本公开实施例提供的哈希表处理方法进行介绍之前,先对可应用于本公开实施例的哈希表结构进行介绍。
图2为本公开实施例提供的可应用于本公开实施例的哈希表结构示意图,如图2所示,针对任意一个哈希表,每一个哈希表包括数组和双向链表。数组具体可以是由多个哈希桶组成的集合,一个数组元素对应一个哈希桶,每个哈希桶对应不同的哈希值,并且每个哈希桶存储哈希值相同的数据。
当要处理的指令中携带的数据与哈希桶中已存储的数据发生哈希冲突时,会将指令中携带的数据存储到该哈希桶对应的双向链表的一个节点中。可以理解的是,当多个指令中携带的数据均与一个哈希桶中已存储的数据发生哈希冲突,会将多个指令中携带的数据依次存储到双向链表的多个节点中。
针对任意一个双向链表节点,每个双向链表节点具体包括:前一个双向链表节点的存储地址prev、下一个双向链表节点的存储地址next、当前双向链表节点哈希值hashcode、当前双向链表节点数据是否有效标识位flag以及当前双向链表节点储存的数据data。
图3为本公开实施例提供的哈希表处理方法的实现原理图,下面结合图2及图3对图1所示的哈希表处理方法进行介绍,如图1所示,该哈希表处理方法包括以下几个步骤:
S101、响应于配置哈希表结构的操作,获取目标哈希表的配置信息,并为目标哈希表分配配置信息对应的内存空间。
通常情况下,用户给哈希表分配内存空间时,是根据哈希表的数量,将内存空间平均分配给每个哈希表。这样每个哈希表分配得到的内存空间是相同的。但是哈希表在具体应用时,每个哈希表所存储的数据量通常是不同的,可能导致部分哈希表分配得到的内存空间不足,而另一部分哈希表分配得到的内存空间不能充分利用。
进而,在本公开实施例中,如图3所示,哈希表处理设备通过配置哈希表通道接收到配置哈希表结构请求并进行响应,根据请求中携带的哈希表标识信息,确定要分配内存空间的目标哈希表,并根据请求中携带的配置信息,为目标哈希表分配配置信息对应的内存空间。
其中,目标哈希表的配置信息包括但不限于哈希桶个数、哈希桶大小、双向链表节点个数。
其中,哈希桶个数是目标哈希表中可包括的哈希桶的数量。哈希桶大小是哈希表中每个哈希桶可存储数据的空间大小,双向链表节点个数是每个双向链表可包括的节点的数量。
根据上述配置信息,可以计算得到为目标哈希表分配的内存空间。
可选的,根据哈希桶个数、哈希桶大小、双向链表节点个数计算得到为目标哈希表分配的内存空间,具体可以是:为目标哈希表分配的内存空间=哈希桶个数×哈希桶大小×双向链表节点个数。
可以理解的是,本步骤为目标哈希表分配配置信息对应的内存空间,包括新建哈希表时,为目标哈希表分配配置信息对应的内存空间,还包括修改目标哈希桶配置信息时,为目标哈希表分配配置信息对应的内存空间。
需要说明的是,本步骤为处理每个指令的前提条件,只在哈希表通道接收到配置哈希表结构请求后执行该步骤。当完成哈希表的配置后,每次执行后续步骤S102﹣S105时不需要每次执行该步骤。
S102、在分配内存空间后,通过多个指令通道并行接收针对目标哈希表的多个指令;其中,每个指令通道获取的指令类型不同。
由于目标哈希表可以处理插入指令、删除指令、查询指令三种类型的指令。
为了提高哈希表处理效率,在本公开实施例中,配置多个指令通道来接收指令,并设置每个指令通道接收的指令的指令类型不同。
示例性的,如图3所示,可以配置两个指令通道来接收指令,分别为指令通道0以及指令通道1。并设置指令通道0接收插入指令及删除指令,指令通道1接收查询指令。
或者,可以设置三个指令通道来接收指令,分别为指令通道2、指令通道的3、指令通道4。并设置指令通道2接收插入指令,指令通道3接收删除指令,指令通道4接收查询指令。
以上指令通道仅为示例性说明,在实际使用中,可以根据需要设置,本公开实施例对此不做限定。
可以理解的是,由于本公开实施例配置了多个指令通道来接收指令,进而,在本公开实施例中,多个指令通道可以并行接收多个不同指令类型的指令。
S103、通过读内存通道访问内存空间,以串行读取每个指令对应的目标哈希表中的第一数据。
在本公开实施例中,哈希表处理插入指令、删除指令或查询指令时,会根据指令中携带的数据中包括的key值计算该key值对应的哈希值,从目标哈希表找到与该哈希值相等的哈希桶地址,根据哈希桶地址可以确定哈希桶。
之后从内存空间中读取该哈希桶地址对应的哈希桶中的数据或双向链表节点的数据,并将读取出来的数据作为第一数据。
由于,现有技术中,对哈希表处理时,读内存通道只有一个,因此,在本公开实施例中,以串行的方式读取每个指令对应的第一数据,即按照指令的优先级依次从目标哈希表中读取指令对应的第一数据。其中,指令的优先级可以自定义设置,本公开实施例对此不做限定。
如图3所示,指令通道包括指令通道0以及指令通道1,读内存通道只有一个,因此,可以按照指令的优先级,按照顺序依次从目标哈希表中读取指令对应的第一数据。
S104、将每个指令对应的目标哈希表中的第一数据与每个指令对应的第二数据进行比较,并基于比较的结果并行处理每个指令的执行方式。
在本公开实施例中,将每个指令对应的目标哈希表中的第一数据与每个指令对应的第二数据进行比较具体可以是比较第一数据中包括的key值及第二数据中包括的key值。Key值的比较为现有技术,在此不再赘述。
在一些实施例中,每个指令对应的第二数据可以是每个指令中携带的数据。
在另一些实施例中,每个指令对应的第二数据还可以是调整每个指令中携带的数据的位宽后得到第二数据。
具体的,通常情况下,步骤S102中的每个指令通道的位宽与步骤S103中的读内存通道的位宽不同。具体可以是,一个时钟周期内每个指令通道所能传送数据的位数与读内存通道所能传送数据的位数不同。
并且,通常情况下,读内存通道的位宽大于每个指令通道的位宽,即,读内存通道一个时钟周期内所能传送的数据量大于每个指令通道一个时钟周期内所能传送的数据量。
因此,在每个指令通道获取到每个指令中携带的数据,继续后续步骤之前,可以先调整这些数据的位宽,使其与读内存通道位宽相同。示例性的,每个指令通道的位宽为8bit,即一个时钟周期内,指令通道可以传送8bit的数据,读内存通道位宽为64bit,即一个时钟周期内,读内存通道可以传送64bit的数据,因此,在本公开实施例中,为了提高对指令的处理效率,可以在指令通道获取每个指令携带的数据后,将8bit的数据调整为64bit。
在一些实施例中,比较的结果可以是确定第一数据中包括的key值及第二数据中包括的key值是否相等。
在另一些实施例中,比较的结果除了包括上述第一数据中包括的key值及第二数据中包括的key值是否相等外,还可以包括第一数据中包括的pre、next、flag等信息。这样,可以避免哈希表处理设备与内存空间多次交互。
具体的,通常情况下,在对指令进行处理时,需要对第一数据中包括的key值及第二数据中包括的key值、以及第一数据中包括的pre、next、flag进行解析,确定指令的执行方式。
进而,当比较的结果只包括key值是否相等时,在key值相等的时候,还需要再次与内存空间进行一次交互,得到key值对应的pre、next、flag信息。当比较的结果中包含有pre、next、flag信息,则不需要再次与内存空间交互,提高了对指令的处理效率。
下面分别对确定插入指令、删除指令、以及查询指令的执行方式进行介绍。
A、插入指令。
插入指令的执行方式包括插入位置在数组、插入失败、插入位置在双向链表节点、读取下一个双向链表节点。
具体的,如上描述,每个哈希表包括数组和双向链表,数组和双向链表节点均可存储数据,并且双向链表每个节点存储的为哈希冲突的数据。因此,针对插入指令,当第一数据所在的节点对应的数据的flag无效,表示此位置数据无效,即此位置空闲,可以插入数据,因此,将第二数据插入在该节点;或者当第一数据所在的节点的flag有效,表示此数据有效,即位置被占用,进一步的当第一数据所在的节点的next没有值,表示当前第一数据所在的节点没有下一个节点,因此,将第二数据插入第一数据所在节点的下一个节点。
而插入位置可能为数组或者是双向链表中的一个节点。因此,插入指令的执行方式包括插入位置在数组或插入位置在双向链表节点。
当第一数据所在的节点的next有值,表示当前第一数据所在的节点已有下一个节点,即该位置的下一个节点已经存储数据,哈希表处理设备则会继续读取双向链表的下一个节点,因此,插入指令的执行方式还包括读取下一个双向链表节点。
当哈希表内存不足或网络链接超时或其他等其他原因会造成数据插入失败时,表示第二数据插入失败,因此,插入指令的执行方式又包括插入失败。
B、删除指令。
删除指令的执行方式包括删除位置在数组、删除位置在双向链表最后一个节点、删除位置在双向链表中间节点、删除失败、读取下一个双向链表节点。
如上描述,每个哈希表包括数组和双向链表,数组和双向链表节点均可存储数据,并且双向链表每个节点存储的为哈希冲突的数据。因此,针对删除指令,在第一数据的key值与第二数据的key值相等且第一数据所在的节点的flag有效,表示该位置是要删除的第二数据。而该位置可能为数组或者是双向链表中的一个节点。因此,删除指令的执行方式包括删除位置在数组、删除位置在双向链表最后一个节点、删除位置在双向链表中间节点。
当第一数据的key值与第二数据的key值不相等或第一数据的key值与第二数据的key值相等,但是第一数据所在的节点的flag无效,表示该位置不是要删除的第二数据,哈希表处理设备会继续读取下一个双向链表节点,因此,删除指令的执行方式还包括读取下一个双向链表节点。
当遍历所有节点第一数据的key值与第二数据的key值都不相同或者是网络等其他原因会造成数据删除失败,表示哈希表中没有要删除的第二数据,因此,删除指令的执行方式又包括删除失败。
C、查询指令。
查询指令的执行方式包括查询成功、查询失败、读取下一个双向链表节点。
如上描述,每个哈希表包括数组和双向链表。因此,针对查询指令,当第一数据的key值与第二数据的key值相等且第一数据所在的节点的flag有效,表示该位置为要查询的数据,因此,查询指令的执行方式包括查询成功。
当第一数据的key值与第二数据的key值不相等或者是第一数据的key值与第二数据的key值相等,但是第一数据的flag为无效,表示该位置不是要查询的数据,哈希表处理设备会继续读取下一个双向链表节点,因此,针对查询指令的执行方式还包括读取下一个双向链表节点。
当遍历双向链表所有节点第一数据的key值与第二数据的key值都不相等或网络连接超时等其他原因会造成数据查询失败,表示当前哈希表没有查询到第二数据,因此,查询指令的执行方式又包括查询失败的执行方式。
在本公开实施例中,确定了每个指令的执行方式后,将不同执行方式的指令并行处理。
具体的,上述不同类型的指令包括不同的执行方式。而每一个指令必定会对应一个类型下的一个执行方式。因此,在本公开实施例中,对执行方式不同的指令并行处理。
针对于插入指令,将执行方式为插入位置在数组、插入位置在双向链表节点、读取下一个双向链表节点的指令并行处理。
针对于删除指令,将执行方式为删除位置在数组、删除位置在双向链表最后一个节点、删除位置在双向链表中间节点、读取下一个双向链表节点的指令并行处理。
针对于查询指令,将执行方式为查询成功、读取下一个双向链表节点的指令并行处理。
需要说明的是,上述不同类型的指令的执行方式中都会包括有处理失败的执行方式,即上述插入失败、删除失败、查询失败的情况。在本公开实施例中,对于处理失败的执行方式,与上述各执行方式也会并行处理。
同时,需要说明的是,在实际应用过程中,并行处理不同的执行方式的每个指令时,要加入不可同时处理同一个数组或双向链表节点的判断机制,示例性的,当删除指令和插入指令并行处理同一个双向链表节点时,加入判断机制,不能同时操作同一个节点。其中,加入判断机制,不能同时操作同一个节点为现有技术,在此不再赘述。
S105、基于每个指令的执行方式,串行执行每个指令。
针对插入指令,当执行方式为插入位置在数组或插入位置在双向链表节点,需要在对应位置插入数据。
针对删除指令,当执行方式为删除位置在数组、删除位置在双向链表最后一个节点、删除位置在双向链表中间节点,需要删除对应位置的数据。
而插入指令和删除指令的上述执行方式,都需要通过写内存通道进行插入或删除。但是,写内存通道只有一个,因此,当并行处理的插入指令和删除指令的执行方式通过写内存通道时,要串行执行每个指令。
步骤S105基于每种类型指令的执行方式,串行执行每种类型指令,具体可以包括:基于预先配置的不同指令类型的处理优先级,依次选择每种类型指令对应的执行方式,并基于依次选择的执行方式串行执行对应的指令。
具体的,预先设置不同指令类型的处理优先级,示例性的,设置查询指令的优先级大于插入指令,插入指令的优先级大于删除指令。
由于,插入指令和删除指令需要进行数据插入和删除,因此,在本公开实施例中,确定插入指令和删除指令中对应的需要通过写内存通道对数据进行处理的执行方式。
具体的,针对插入指令,当执行方式为插入位置在数组或插入位置在双向链表节点,需要插入数据。针对删除指令,当执行方式为删除位置在数组、删除位置在双向链表最后一个节点、删除位置在双向链表中间节点需要删除数据。
因此,在本公开实施例中,根据插入指令的优先级大于删除指令的优先级,确定插入位置在数组及插入位置在双向链表节点的优先级高于删除位置在数组、删除位置在双向链表最后一个节点、以及删除位置在双向链表中间节点的优先级。
进一步的,插入位置在数组及插入位置在双向链表节点的优先级可以是随机确定或者是预先设置插入位置在数组及插入位置在双向链表节点的优先级,示例性的,设置插入位置在数组的优先级高于插入位置在双向链表节点的优先级,并按照预先设置的插入位置在数组及插入位置在双向链表节点的优先级确定。
同理,删除位置在数组、删除位置在双向链表最后一个节点、以及删除位置在双向链表中间节点的优先级的确定方案与上述插入位置在数组及插入位置在双向链表节点的优先级的确定方案原理相同,在此不再赘述。
由于步骤S104确定的执行方式包括多种,如图3所示,写内存通道只有一个,因此,当执行方式需要通过写内存通道插入或删除数据时,串行执行每个指令。
可见,本公开实施例,能够根据获取到的配置信息为目标哈希表分配内存空间,使得可以根据配置信息为目标哈希表合理的分配内存空间,避免了内存资源的浪费。进一步的,本公开通过多个指令通道并行获取针对目标哈希表的多个指令,提高了获取指令的效率;之后通过读内存通道访问内存空间,串行读取每个指令对应的目标哈希表中的第一数据;并将第一数据与每个指令对应的第二数据进行比较,根据比较的结果并行处理每个指令的执行方式,提高了处理每个指令的执行方式的效率,因此,基于获取指令的效率的提高及处理每个指令的执行方式的效率的提高,提高了哈希表处理指令的整体处理效率。
在一些实施例中,在上述步骤S103之前,还包括:基于预先配置的不同指令类型的处理优先级,依次选择每种类型指令对应的第二数据,并将依次选择的第二数据以及依次选择的第二数据对应的指令进行缓存;再次执行本步骤。
具体的,预先设置不同指令类型对应的优先级。
示例性的,可以设置查询指令的优先级大于插入指令,插入指令的优先级大于删除指令。
由于步骤S102是并行执行,而步骤S103是串行执行,根据上述预先设置的优先级,按照顺序依次选择每种类型指令对应的第二数据,并将依次选择的第二数据以及依次选择的第二数据对应的指令进行缓存。
由于本公开实施例,对第二数据以及依次选择的第二数据对应的指令进行了缓存,所以后续步骤处理需要使用第二数据及第二数据对应的指令时,可以从缓存中直接获取第二数据及第二数据对应的指令。而本步骤也可以在缓存数据后,继续重复执行该步骤,不需要等待后续步骤对第二数据及第二数据对应的指令的处理。
如上,删除指令是要删除数据,而删除数据之后,该删除数据占用的内存空间为空。
因此,在一些实施例中,若指令的指令类型为删除指令,且指令的执行方式为删除位置在目标哈希表双向链表的最后一个节点或删除位置在哈希表双向链表的中间节点时,则从内存空间中申请回收删除位置对应节点占用的空间。
其中,申请回收删除位置对应节点占用的空间为现有技术,本公开实施例对此不再赘述。
如上,插入指令是要插入数据,而插入数据时,需要为该数据申请一块空间,因此,在本公开实施例中,针对任一指令,若指令的指令类型为插入指令,且指令的执行方式为插入位置在哈希表双向链表节点时,则从内存空间中申请哈希表双向链表节点占用的空间。
其中,申请该节点占用的空间为现有技术,本公开实施例对此不再赘述。
本公开实施例,通过申请和回收双向链表节点占用的空间,实现了动态、实时的对双向链表节点占用的空间的管理,提高了内存空间的使用效率。
图4为本公开实施例提供的另一种哈希表处理方法的流程示意图,图5为本公开实施例提供的哈希表处理方法的实现原理图,下面结合图5对图4的哈希表处理方法进行介绍。如图4所示,该哈希表处理方法包括以下几个步骤:
S401、响应于配置哈希表结构的操作,获取目标哈希表的配置信息,并为目标哈希表分配配置信息对应的内存空间。
本公开实施例中,该步骤与上述步骤S101步骤相同,在此不再赘述。
S402、通过多个指令通道并行接收针对目标哈希表的多个指令;其中,每个指令通道获取的指令类型不同。
如图5所示,指令通道包括指令通道0及指令通道1。指令通道0处理插入指令及删除指令,指令通道1处理查询指令。
当指令通道0或指令通道1接收到指令后,可以将接收到的指令缓存到各自对应的数据缓存单元。即,指令通道0接收到指令后,将接收到的指令中携带的数据缓存到指令通道0数据缓存单元。指令通道1接收到指令后,将指令中携带的数据缓存到指令通道1数据缓存单元。
可以理解的是,因为将每个指令中携带的数据缓存到了对应的数据缓存单元,后续需要对数据进行处理的单元可以从缓存单元获取数据进行处理,指令通道0及指令通道1可以重复不间断的接收指令,提高了接收指令的效率。
S403、调整每种类型指令携带的数据的位宽与读内存通道的位宽相同,得到每种类型指令对应的第二数据;缓存第二数据;再次执行通过多个指令通道并行获取针对目标哈希表的多种类型指令。
如图5所示,当指令通道0数据缓存单元和指令通道1数据缓存单元有数据后,指令通道0数据调整单元及指令通道1数据调整单元获取各自对应的数据,调整指令中携带的数据的位宽与读内存通道位宽相同,得到各自对应的第二数据。并将各自对应的第二数据分别缓存到位宽0通道数据缓存单元、位宽1通道数据缓存单元。
可以理解的是,在本公开实施例中,数据调整单元将第二数据缓存到了位宽通道数据缓存单元,后续需要对数据进行处理的单元可以从位宽通道数据缓存单元获取数据进行处理,同时,数据调整单元可以重复不间断的调整指令中携带的数据的位宽,提高了指令处理效率。
S404、基于预先配置的不同指令类型的处理优先级,依次选择所述每种类型指令对应的第二数据,并将所述依次选择的第二数据以及依次选择的第二数据对应的指令进行缓存,再次执行本步骤。
如图5所示,由于读内存通道只有一个,而指令通道有两个,当有多个指令时,由读数据选择单元对位宽0通道数据缓存单元及位宽1通道数据缓存单元中的数据进行选择。并将指令中携带的读请求缓存到读请求缓存单元,将第二数据缓存到位宽数据缓存单元。
其中读数据选择单元对数据进行选择,是根据预先设置指令类型的优先级进行选择,即优先级高的,优先选择,优先处理。示例性的,预先设置查询指令的优先级高于插入指令,插入指令高于删除指令。
可以理解的是,因为读请求缓存单元及位宽数据缓存单元对读请求及第二数据进行了缓存,后续需要对数据进行处理的单元可以从读请求缓存单元及位宽数据缓存单元获取数据进行处理。因此,读数据选择单元可以重复不间断的对数据进行选择,提高了指令处理效率。
S405、通过读内存通道访问所述内存空间,以串行读取每个指令对应的所述目标哈希表中的第一数据。
如图5所示,当读请求缓存单元及位宽数据缓存单元有缓存的请求及数据后,读内存通道获取读请求缓存单元缓存的读请求、位宽数据缓存单元缓存的数据,并查询哈希表配置信息,确定指令对应的哈希表中的第一数据,并将第一数据缓存到读内存数据缓存单元。
可以理解的是,因为读内存数据缓存单元对第一数据进行了缓存,后续需要对第一数据进行处理的单元可以从读内存数据缓存获取第一数据。因此,读内存数据缓存单元可以重复不间断的缓存第一数据,提高了指令处理效率。
S406、将每个指令对应的所述目标哈希表中的第一数据与每个指令对应的第二数据进行比较,并基于所述比较的结果并行处理每个指令的执行方式。
如图5所示,读内存数据缓存单元有第一数据后,数据比较单元将位宽通道数据缓存单元中缓存的第二数据与读内存数据缓存单元中缓存的第一数据经过数据比较单元进行比较。具体的是将第一数据的key值及第二数据的key值进行比较。
将第一数据与第二数据进行比较后,根据指令类型的不同,将第一数据及第一数据与第二数据的比较的结果,缓存到指令类型对应的的指令数据缓存单元及指令比较结果单元。
具体的,针对于查询指令,其对应插入指令数据缓存单元、插入指令比较结果单元。插入指令数据缓存单元用于存储基于插入指令读取到的第一数据,插入指令比较结果单元用于缓存基于插入指令读取到的第一数据与第二数据的比较的结果。
针对于删除指令,其对应删除指令数据缓存单元、删除指令比较结果单元。删除指令数据缓存单元用于存储基于删除指令读取到的第一数据;删除指令比较结果单元用于缓存基于删除指令读取到的第一数据与第二数据的比较的结果。
针对于查询指令,其对应查询指令数据缓存单元、查询指令比较结果单元。查询指令数据缓存单元用于存储基于查询指令读取到的第一数据;查询指令比较结果单元用于缓存基于查询指令读取到的第一数据与第二数据比较的结果。
可以理解的是,因为指令数据缓存单元对第一数据进行了缓存,指令比较结果单元对第一数据与第二数据比较的结果进行了缓存,后续需要对第一数据及第二数据比较的结果进行处理的单元可以从指令数据缓存单元及指令比较结果单元获取数据。因此,指令数据缓存单元可以重复不间断的缓存第一数据,指令比较结果单元可以重复不间断的比较第一数据及第二数据并缓存比较的结果,提高了指令处理效率。
在本公开实施例中,确定了第一数据及第二数据的比较的结果以后,需要对比较的结果进行解析,以得到每个指令的执行方式。
因此,如图5所示,设置指令比较结果解析单元,不同指令类型各自对应不同的比较结果解析单元。
针对插入指令,其对应插入指令比较结果解析单元。用于对插入指令数据缓存单元缓存的第一数据及插入指令比较结果单元缓存的第一数据与第二数据比较的结果进行解析,得到插入指令的执行方式。
针对删除指令,其对应删除指令比较结果解析单元。用于对删除指令数据缓存单元缓存的第一数据及删除指令比较结果单元缓存的第一数据与第二数据比较的结果进行解析,得到删除指令的执行方式。
针对查询指令,其对应查询指令比较结果解析单元。用于对查询指令数据缓存单元缓存的第一数据及查询指令比较结果单元缓存的第一数据与第二数据比较的结果进行解析,得到查询指令的执行方式。
其中,得到每个指令的指令方式可以采用步骤S104描述的确定插入指令、删除指令、以及查询指令的执行方式的技术方案,在此不再赘述。
经过上述过程的处理,可以得到每个指令的执行方式,在本公开实施例中,并行处理不同执行方式的指令。
如图5所示,针对插入指令,将执行方式为插入位置在数组、插入位置在双向链表节点、读取下一个双向链表节点的指令并行处理。
针对删除指令,将执行方式为删除位置在数组、删除位置在双向链表最后一个节点、删除位置在双向链表中间节点、读取下一个双向链表节点的指令并行处理。
针对查询指令,将执行方式为查询成功、读取下一个双向链表节点的指令并行处理。
需要说明的是,因为插入指令、删除指令及查询指令均包括读取下一个双向链表节点,因此,上述三种指令类型的执行方式为读取下一个双向链表节点时,会重新回到步骤S404中的读数据选择单元继续执行。
S407、基于预先配置的不同指令类型的处理优先级,依次选择所述每种类型指令对应的执行方式,并基于依次选择的执行方式串行执行对应的指令。
如图5所示,由写数据选择单元对执行方式为插入位置在数组、插入位置在双向链表节点、删除位置在数组、删除位置在双向链表最后一个节点、删除位置在双向链表中间节点进行选择,按照选择的执行方式对指令进行插入或删除处理。
可以理解的是,由于查询指令的执行方式没有对哈希表中的数据的写入操作,查询指令对应的执行方式不会经过写数据选择单元。
同时,针对插入指令,当插入位置在双向链表节点时,会为该节点申请哈希表双向链表节点占用的空间。
针对删除指令,当删除位置在双向链表最后一个节点,及删除位置在双向链表中间节点,则申请回收上述节点占用的空间。
可见,本公开实施例,通过设置不同指令通道接收不同类型的指令,提高了哈希表的指令处理效率,进一步的,对哈希表的指令处理流程进行划分,由不同的处理单元处理不同的任务,并在部分处理单元处理完成后缓存处理后的数据,使得处理单元不需要等待后续单元对数据的处理,可以重复不间断的对指令进行处理,提高了哈希表的指令处理效率。
图6为本公开实施例提供的哈希表处理装置的结构示意图。本公开实施例提供的哈希表处理装置60可以执行哈希表处理方法实施例提供的处理流程,如图6所示,哈希表处理装置60包括:
获取分配模块61,用于响应于配置哈希表结构的操作,获取目标哈希表的配置信息,并为所述目标哈希表分配所述配置信息对应的内存空间。
并行接收模块62,用于在分配所述内存空间后,通过多个指令通道并行接收针对所述目标哈希表的多个指令;其中,每个所述指令通道获取的指令类型不同。
串行读取模块63,用于通过读内存通道访问所述内存空间,以串行读取每个指令对应的所述目标哈希表中的第一数据。
数据比较模块64,用于将每个指令对应的所述目标哈希表中的第一数据与每个指令对应的第二数据进行比较,并基于所述比较的结果并行处理每个指令的执行方式。
串行执行模块65,用于基于所述每个指令的执行方式,串行执行每个指令。
在一些实施例中,哈希表处理装置60还包括调整位宽模块、第一缓存模块、第一执行模块。
调整位宽模块,用于调整每种类型指令携带的数据的位宽与读内存通道的位宽相同,得到每种类型指令对应的第二数据。
数据缓存模块,用于缓存第二数据。
再次执行模块,用于再次执行通过多个指令通道并行获取针对目标哈希表的多种类型指令。
在一些实施例中,哈希表处理装置60还包括:数据选择模块、第二缓存模块、第二执行模块。
数据选择模块,用于基于预先配置的不同指令类型的处理优先级,依次选择每种类型指令对应的第二数据。
第二缓存模块,用于并将依次选择的第二数据以及依次选择的第二数据对应的指令进行缓存。
第二执行模块,用于再次执行基于预先配置的不同指令类型的处理优先级,依次选择每种类型指令对应的第二数据,并将依次选择的第二数据以及依次选择的第二数据对应的指令进行缓存。
在一些实施例中,串行执行模块65,用于基于每个指令的执行方式,串行执行每个指令时,具体用于:基于预先配置的不同指令类型的处理优先级,依次选择每种类型指令对应的执行方式,并基于依次选择的执行方式串行执行对应的指令。
在一些实施例中,哈希表处理装置60还包括申请回收模块,用于针对任一指令,若指令的指令类型为删除指令,且指令的执行方式为删除位置在目标哈希表双向链表的最后一个节点或删除位置在哈希表双向链表的中间节点时,则从内存空间中申请回收删除位置对应节点占用的空间。
在一些实施例中,哈希表处理装置60还包括申请空间模块,用于针对任一指令,若指令的指令类型为插入指令,且指令的执行方式为插入位置在哈希表双向链表节点时,则从内存空间中申请哈希表双向链表节点占用的空间。
需要说明的是,图6所示的哈希表处理装置60可以执行图1至图5所示的方法实施例中的各个步骤,并且实现图1至图5所示的方法实施例中的各个过程和效果,在此不做赘述。
本公开实施例还提供了一种哈希表处理设备,该哈希表处理设备可以包括处理器和存储器,存储器可以用于存储可执行指令。其中,处理器可以用于从存储器中读取可执行指令,并执行可执行指令以实现上述实施例中的哈希表处理方法。
图7示出了本公开实施例提供的一种哈希表处理设备的结构示意图。其示出了适于用来实现本公开实施例中的哈希表处理设备70的结构示意图。
本公开实施例中的哈希表处理设备70可以为电子设备或服务器。电子设备包括但不限于智能手机、掌上电脑、平板电脑、带显示屏的可穿戴设备、台式机、笔记本电脑、一体机、智能家居设备等。服务器可以是独立的服务器,也可以是多个服务器的集群,可以包括搭建在本地的服务器和架设在云端的服务器。
需要说明的是,图7示出的哈希表处理设备70仅仅是一个示例,不应对本公开实施例的功能和使用范围带来任何限制。
如图7所示,该哈希表处理设备70可以包括处理装置(例如中央处理器、图形处理器等)71,其可以根据存储在只读存储器(ROM)72中的程序或者从存储装置78加载到随机访问存储器(RAM)73中的程序而执行各种适当的动作和处理。在RAM 73中,还存储有哈希表处理设备70操作所需的各种程序和数据。处理装置71、ROM 72以及RAM 73通过总线74彼此相连。输入/输出(I/O)接口75也连接至总线74。
通常,以下装置可以连接至I/O接口75:包括例如触摸屏、触摸板、键盘、鼠标、摄像头、麦克风、加速度计、陀螺仪等的输入装置76;包括例如液晶显示器(LCD)、扬声器、振动器等的输出装置77;包括例如磁带、硬盘等的存储装置78;以及通信装置79。通信装置79可以允许哈希表处理设备70与其他设备进行无线或有线通信以交换数据。虽然图7示出了具有各种装置的哈希表处理设备70,但是应理解的是,并不要求实施或具备所有示出的装置。可以替代地实施或具备更多或更少的装置。
本公开实施例还提供了一种计算机可读存储介质,该存储介质存储有计算机程序,当计算机程序被处理器执行时,使得处理器实现上述实施例中的哈希表处理方法。
特别地,根据本公开的实施例,上文参考流程图描述的过程可以被实现为计算机软件程序。例如,本公开的实施例包括一种计算机程序产品,其包括承载在非暂态计算机可读介质上的计算机程序,该计算机程序包含用于执行流程图所示的方法的程序代码。在这样的实施例中,该计算机程序可以通过通信装置79从网络上被下载和安装,或者从存储装置78被安装,或者从ROM 72被安装。在该计算机程序被处理装置71执行时,执行本公开实施例的哈希表处理方法中限定的上述功能。
需要说明的是,本公开上述的计算机可读介质可以是计算机可读信号介质或者计算机可读存储介质或者是上述两者的任意组合。计算机可读存储介质例如可以是——但不限于——电、磁、光、电磁、红外线、或半导体的系统、装置或器件,或者任意以上的组合。计算机可读存储介质的更具体的例子可以包括但不限于:具有一个或多个导线的电连接、便携式计算机磁盘、硬盘、随机访问存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑磁盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。在本公开中,计算机可读存储介质可以是任何包含或存储程序的有形介质,该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。而在本公开中,计算机可读信号介质可以包括在基带中或者作为载波一部分传播的数据信号,其中承载了计算机可读的程序代码。这种传播的数据信号可以采用多种形式,包括但不限于电磁信号、光信号或上述的任意合适的组合。计算机可读信号介质还可以是计算机可读存储介质以外的任何计算机可读介质,该计算机可读信号介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。计算机可读介质上包含的程序代码可以用任何适当的介质传输,包括但不限于:电线、光缆、RF(射频)等等,或者上述的任意合适的组合。
在一些实施方式中,客户端、服务器可以利用诸如HTTP之类的任何当前已知或未来研发的网络协议进行通信,并且可以与任意形式或介质的数字数据通信(例如,通信网络)互连。通信网络的示例包括局域网(“LAN”),广域网(“WAN”),网际网(例如,互联网)以及端对端网络(例如,ad hoc端对端网络),以及任何当前已知或未来研发的网络。
上述计算机可读介质可以是上述哈希表处理设备中所包含的;也可以是单独存在,而未装配入该哈希表处理设备中。
上述计算机可读介质承载有一个或者多个程序,当上述一个或者多个程序被该哈希表处理设备执行时,使得该哈希表处理设备执行:
响应于配置哈希表结构的操作,获取目标哈希表的配置信息,并为目标哈希表分配配置信息对应的内存空间;在分配内存空间后,通过多个指令通道并行接收针对目标哈希表的多个指令;其中,每个指令通道获取的指令类型不同;通过读内存通道访问内存空间,以串行读取每个指令对应的目标哈希表中的第一数据;将每个指令对应的目标哈希表中的第一数据与每个指令对应的第二数据进行比较,并基于比较的结果并行处理每个指令的执行方式;基于每个指令的执行方式,串行执行每个指令。
在本公开实施例中,可以以一种或多种程序设计语言或其组合来编写用于执行本公开的操作的计算机程序代码,上述程序设计语言包括但不限于面向对象的程序设计语言—诸如Java、Smalltalk、C++,还包括常规的过程式程序设计语言—诸如“C”语言或类似的程序设计语言。程序代码可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中,远程计算机可以通过任意种类的网络——包括局域网(LAN)或广域网(WAN)—连接到用户计算机,或者,可以连接到外部计算机(例如利用因特网服务提供商来通过因特网连接)。
附图中的流程图和框图,图示了按照本公开各种实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上,流程图或框图中的每个方框可以代表一个模块、程序段、或代码的一部分,该模块、程序段、或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意,在有些作为替换的实现中,方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如,两个接连地表示的方框实际上可以基本并行地执行,它们有时也可以按相反的顺序执行,这依所涉及的功能而定。也要注意的是,框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合,可以用执行规定的功能或操作的专用的基于硬件的系统来实现,或者可以用专用硬件与计算机指令的组合来实现。
描述于本公开实施例中所涉及到的单元可以通过软件的方式实现,也可以通过硬件的方式来实现。其中,单元的名称在某种情况下并不构成对该单元本身的限定。
本文中以上描述的功能可以至少部分地由一个或多个硬件逻辑部件来执行。例如,非限制性地,可以使用的示范类型的硬件逻辑部件包括:现场可编程门阵列(FPGA)、专用集成电路(ASIC)、专用标准产品(ASSP)、片上系统(SOC)、复杂可编程逻辑设备(CPLD)等等。
在本公开的上下文中,机器可读介质可以是有形的介质,其可以包含或存储以供指令执行系统、装置或设备使用或与指令执行系统、装置或设备结合地使用的程序。机器可读介质可以是机器可读信号介质或机器可读储存介质。机器可读介质可以包括但不限于电子的、磁性的、光学的、电磁的、红外的、或半导体系统、装置或设备,或者上述内容的任何合适组合。机器可读存储介质的更具体示例会包括基于一个或多个线的电气连接、便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦除可编程只读存储器(EPROM或快闪存储器)、光纤、便捷式紧凑盘只读存储器(CD-ROM)、光学储存设备、磁储存设备、或上述内容的任何合适组合。
以上描述仅为本公开的较佳实施例以及对所运用技术原理的说明。本领域技术人员应当理解,本公开中所涉及的公开范围,并不限于上述技术特征的特定组合而成的技术方案,同时也应涵盖在不脱离上述公开构思的情况下,由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本公开中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。
此外,虽然采用特定次序描绘了各操作,但是这不应当理解为要求这些操作以所示出的特定次序或以顺序次序执行来执行。在一定环境下,多任务和并行处理可能是有利的。同样地,虽然在上面论述中包含了若干具体实现细节,但是这些不应当被解释为对本公开的范围的限制。在单独的实施例的上下文中描述的某些特征还可以组合地实现在单个实施例中。相反地,在单个实施例的上下文中描述的各种特征也可以单独地或以任何合适的子组合的方式实现在多个实施例中。
尽管已经采用特定于结构特征和/或方法逻辑动作的语言描述了本主题,但是应当理解所附权利要求书中所限定的主题未必局限于上面描述的特定特征或动作。相反,上面所描述的特定特征和动作仅仅是实现权利要求书的示例形式。
Claims (10)
1.一种哈希表处理方法,其特征在于,所述方法包括:
响应于配置哈希表结构的操作,获取目标哈希表的配置信息,并为所述目标哈希表分配所述配置信息对应的内存空间;
在分配所述内存空间后,通过多个指令通道并行接收针对所述目标哈希表的多个指令;其中,每个所述指令通道获取的指令类型不同;
通过读内存通道访问所述内存空间,以串行读取每个指令对应的所述目标哈希表中的第一数据;
将每个指令对应的所述目标哈希表中的第一数据与每个指令对应的第二数据进行比较,并基于所述比较的结果并行处理每个指令的执行方式;
基于所述每个指令的执行方式,串行执行每个指令。
2.根据权利要求1所述的方法,其特征在于,所述通过多个指令通道并行获取针对所述目标哈希表的多种类型指令之后,所述方法还包括:
调整每种类型指令携带的数据的位宽与所述读内存通道的位宽相同,得到每种类型指令对应的第二数据;
缓存所述第二数据;
再次执行所述通过多个指令通道并行获取针对所述目标哈希表的多种类型指令。
3.根据权利要求2所述的方法,其特征在于,所述通过读内存通道访问所述内存空间,以串行读取每种类型指令对应的所述目标哈希表中的数据之前,所述方法还包括:
基于预先配置的不同指令类型的处理优先级,依次选择所述每种类型指令对应的第二数据,并将所述依次选择的第二数据以及依次选择的第二数据对应的指令进行缓存,再次执行本步骤。
4.根据权利要求3所述的方法,其特征在于,所述基于所述每种类型指令的执行方式,串行执行每种类型指令,包括:
基于预先配置的不同指令类型的处理优先级,依次选择所述每种类型指令对应的执行方式,并基于依次选择的执行方式串行执行对应的指令。
5.根据权利要求3所述的方法,其特征在于,所述方法还包括:
针对任一指令,若所述指令的指令类型为删除指令,且所述指令的执行方式为删除位置在目标哈希表双向链表的最后一个节点或删除位置在哈希表双向链表的中间节点时,则从所述内存空间中申请回收所述删除位置对应节点占用的空间。
6.根据权利要求3所述的方法,其特征在于,所述方法还包括:
针对任一指令,若所述指令的指令类型为插入指令,且所述指令的执行方式为插入位置在哈希表双向链表节点时,则从所述内存空间中申请所述哈希表双向链表节点占用的空间。
7.一种哈希表处理装置,其特征在于,所述装置包括:
获取分配模块,用于响应于配置哈希表结构的操作,获取目标哈希表的配置信息,并为所述目标哈希表分配所述配置信息对应的内存空间;
并行接收模块,用于在分配所述内存空间后,通过多个指令通道并行接收针对所述目标哈希表的多个指令;其中,每个所述指令通道获取的指令类型不同;
串行读取模块,用于通过读内存通道访问所述内存空间,以串行读取每个指令对应的所述目标哈希表中的第一数据;
数据比较模块,用于将每个指令对应的所述目标哈希表中的第一数据与每个指令对应的第二数据进行比较,并基于所述比较的结果并行处理每个指令的执行方式;
串行执行模块,用于基于所述每个指令的执行方式,串行执行每个指令。
8.根据权利要求7所述的装置,其特征在于,所述装置还包括:
调整位宽模块,用于调整每种类型指令携带的数据的位宽与所述读内存通道的位宽相同,得到每种类型指令对应的第二数据;
数据缓存模块,用于缓存所述第二数据;
再次执行模块,用于再次执行所述通过多个指令通道并行获取针对所述目标哈希表的多种类型指令。
9.一种哈希表处理设备,其特征在于,包括:
处理器;
存储器,用于存储可执行指令;
其中,所述处理器用于从所述存储器中读取所述可执行指令,并执行所述可执行指令以实现上述权利要求1-6中任一项所述的哈希表处理方法。
10.一种计算机可读存储介质,其特征在于,所述存储介质存储有计算机程序,当所述计算机程序被处理器执行时,使得处理器实现上述权利要求1-6中任一项所述的哈希表处理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210901411.2A CN115203210A (zh) | 2022-07-28 | 2022-07-28 | 哈希表处理方法、装置、设备及计算机可读存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210901411.2A CN115203210A (zh) | 2022-07-28 | 2022-07-28 | 哈希表处理方法、装置、设备及计算机可读存储介质 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115203210A true CN115203210A (zh) | 2022-10-18 |
Family
ID=83583487
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210901411.2A Pending CN115203210A (zh) | 2022-07-28 | 2022-07-28 | 哈希表处理方法、装置、设备及计算机可读存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115203210A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117075966A (zh) * | 2023-08-31 | 2023-11-17 | 中科驭数(北京)科技有限公司 | 指令处理方法、装置、设备及可读存储介质 |
-
2022
- 2022-07-28 CN CN202210901411.2A patent/CN115203210A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117075966A (zh) * | 2023-08-31 | 2023-11-17 | 中科驭数(北京)科技有限公司 | 指令处理方法、装置、设备及可读存储介质 |
CN117075966B (zh) * | 2023-08-31 | 2024-04-19 | 中科驭数(北京)科技有限公司 | 指令处理方法、装置、设备及可读存储介质 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11146502B2 (en) | Method and apparatus for allocating resource | |
CN108052615B (zh) | 访问请求的处理方法、装置、介质及电子设备 | |
KR102594657B1 (ko) | 비순차적 리소스 할당을 구현하는 방법 및 장치 | |
CN106802939B (zh) | 一种解决数据冲突的方法和系统 | |
JP2018518733A (ja) | ファイル操作方法及び装置 | |
CN110399227B (zh) | 一种数据访问方法、装置和存储介质 | |
CN111625364B (zh) | 任务分配方法、装置、电子设备及计算机可读介质 | |
US9389997B2 (en) | Heap management using dynamic memory allocation | |
US11809429B2 (en) | Method for processing model parameters, and apparatus | |
CN112035529A (zh) | 缓存方法、装置、电子设备及计算机可读存储介质 | |
CN112099982A (zh) | 一种崩溃信息定位方法、装置、介质和电子设备 | |
CN115543965A (zh) | 跨机房数据处理方法、设备、存储介质及程序产品 | |
CN115203210A (zh) | 哈希表处理方法、装置、设备及计算机可读存储介质 | |
CN111241137A (zh) | 数据处理方法、装置、电子设备及存储介质 | |
US8341368B2 (en) | Automatic reallocation of structured external storage structures | |
WO2023273564A1 (zh) | 虚拟机内存管理方法、装置、存储介质及电子设备 | |
CN110781137A (zh) | 分布式系统的目录读取方法、装置、服务器和存储介质 | |
CN114253730A (zh) | 管理数据库内存的方法、装置、设备及存储介质 | |
CN115114311A (zh) | 一种事务执行方法以及相关装置 | |
CN114398410A (zh) | 一种连续编号生成方法、装置、服务器集群及存储介质 | |
CN113672591A (zh) | 数据迁移方法、系统、存储介质及电子设备 | |
CN115809015A (zh) | 分布式系统中数据处理的方法以及相关系统 | |
CN114651237A (zh) | 数据处理方法、装置、电子设备及计算机可读存储介质 | |
CN113342837B (zh) | 数据发送方法、装置、电子设备和计算机可读介质 | |
CN115237605B (zh) | Cpu与gpu间的数据传输方法及计算机设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |