CN115203123A - 一种基于srio接口的接口装置和雷达 - Google Patents

一种基于srio接口的接口装置和雷达 Download PDF

Info

Publication number
CN115203123A
CN115203123A CN202210775072.8A CN202210775072A CN115203123A CN 115203123 A CN115203123 A CN 115203123A CN 202210775072 A CN202210775072 A CN 202210775072A CN 115203123 A CN115203123 A CN 115203123A
Authority
CN
China
Prior art keywords
module
interface
srio
hdlc
programmable logic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210775072.8A
Other languages
English (en)
Inventor
彭飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Institute of Radio Measurement
Original Assignee
Beijing Institute of Radio Measurement
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Institute of Radio Measurement filed Critical Beijing Institute of Radio Measurement
Priority to CN202210775072.8A priority Critical patent/CN115203123A/zh
Publication of CN115203123A publication Critical patent/CN115203123A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Information Transfer Systems (AREA)

Abstract

本发明公开了一种基于SRIO接口的接口装置和雷达，涉及雷达主控系统硬件领域。该接口装置包括：FPGA可编程逻辑器、接收模块、发送模块和差分晶振，所述FPGA可编程逻辑器分别与所述接收模块的第一接口、所述发送模块的第一接口、所述差分晶振的第一接口，所述FPGA可编程逻辑器用于通过SRIO接口与外部计算机进行数据通信，所述接收模块用于接收外部设备信息，所述发送模块用于向外部设备发送信息，本方案采用FPGA为核心器件，配合成熟的IP模块，以及自研的逻辑模块，支持雷达分系统通过HDLC同步串口转换为SRIO接口，与雷达主控系统的单板计算机实现数据通信。

Description

一种基于SRIO接口的接口装置和雷达
技术领域
本发明涉及雷达主控系统硬件领域，尤其涉及一种基于SRIO(串行高速接口，全称Serial RapidIO，简称SRIO)接口的接口装置和雷达。
背景技术
雷达主控系统的核心处理和控制单元为通用单板计算机，目前市场上已经有多款符合VITA65规范的VPX单板计算机可供选择。但是VPX单板计算机对外接口多数为通用计算机接口，如USB、显示、异步串口(UART)等，没有同步串口。
发明内容
本发明所要解决的技术问题是针对现有技术的不足，提供一种基于SRIO(串行高速接口，全称Serial RapidIO，简称SRIO)接口的接口装置和雷达。
本发明解决上述技术问题的技术方案如下：
一种基于SRIO接口的接口装置，包括：FPGA可编程逻辑器、接收模块、发送模块和差分晶振；
所述FPGA可编程逻辑器分别与所述接收模块的第一接口、所述发送模块的第一接口、所述差分晶振的第一接口连接；
所述FPGA可编程逻辑器用于通过SRIO接口与外部计算机进行数据通信；
所述接收模块用于接收外部设备的HDLC(High Level Data LinkCommunication，高级链路数据通信)信息，其中，所述信息可以包括：外部设备时钟、以及与外部设备时钟同步的数据；
所述发送模块用于向外部设备发送HDLC信息(发送时钟、以及与发送时钟同步的数据)。
本发明的有益效果是：本方案采用FPGA为核心器件，配合成熟的IP(具有知识产权核的集成电路芯核，全称Intelligent Property，简称IP)模块，以及自研的逻辑模块，支持雷达分系统将HDLC同步串口转换为SRIO接口，与雷达主控系统的单板计算机实现数据通信。
进一步地，所述FPGA可编程逻辑器包括：
SRIO IP模块、SWRITE事务模块、HDLC寄存器配置模块、发送FIFO模块、HDLC发送模块、HDLC接收模块、接收FIFO模块和NREAD事务模块；
所述SRIO IP模块的第一接口依次连接所述SWRITE事务模块、所述HDLC寄存器配置模块、所述HDLC发送模块和所述发送FIFO模块；
所述SRIO IP模块的第二接口依次连接所述NREAD事务模块、所述接收FIFO模块和所述HDLC接收模块；
所述FPGA可编程逻辑器具体用于通过所述SRIO IP模块与外部计算机进行数据通信；
所述SRIO IP模块与所述差分晶振的第一接口连接；
所述发送FIFO模块与所述发送模块的第一接口连接；
所述HDLC接收模块与所述接收模块的第一接口连接。
进一步地，所述外部计算机包括：雷达主控系统的单板计算机。
进一步地，所述FPGA可编程逻辑器包括：型号为JFM7K325T的芯片。
进一步地，所述接收模块包括：型号为SM3096的芯片。
进一步地，所述发送模块包括：型号为SM3030的芯片。
进一步地，所述电源模块包括：型号为SM4644MPY的芯片；
进一步地，所述差分晶振包括：差分晶振频率为125MHz；
进一步地，还包括：电源模块，所述电源模块分别与FPGA可编程逻辑器的电源接口、接收模块的电源接口、发送模块的电源接口和差分晶振电源接口连接。
进一步地，所述HDLC寄存器配置模块还与所述发送FIFO模块进行连接。
本发明附加的方面的优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明实践了解到。
附图说明
图1为本发明的实施例提供的一种基于SRIO接口的接口装置的流程示意图；
图2为本发明的其他实施例提供的一种基于SRIO接口的接口板的结构示意图；
图3为本发明的实施例提供的FPGA内部结构示意图。
具体实施方式
以下结合附图对本发明的原理和特征进行描述，所举实施例只用于解释本发明，并非用于限定本发明的范围。
如图1所示，为本发明实施例提供的一种基于SRIO接口的接口装置，包括：FPGA可编程逻辑器1101、接收模块1102、发送模块1103和差分晶振1104；
所述FPGA可编程逻辑器1101分别与所述接收模块的第一接口、所述发送模块的第一接口、所述差分晶振的第一接口；
所述FPGA可编程逻辑器1101用于通过SRIO接口与外部计算机进行数据通信；
所述接收模块1102用于接收外部设备信息；
所述发送模块1103用于向外部设备发送信息。
可选地，在上述某一实施例中，如图2所示，一种基于SRIO(串行高速接口，全称Serial RapidIO，简称SRIO)接口的接口板，采用国产化FPGA可编程逻辑器为核心处理器，型号为JFM7K325T，外部配套电路包括国产化RS422接收芯片，型号为SM3096；RS422发送芯片，型号为SM3030；差分晶振，频率为125MHz；国产化电源芯片，型号为SM4644MPY。
本方案采用FPGA为核心器件，配合成熟的IP模块，以及自研的逻辑模块，支持雷达分系统通过HDLC同步串口转换为SRIO接口，与雷达主控系统的单板计算机实现数据通信。
可选地，在上述某一实施例中，所述FPGA可编程逻辑器1101包括：
SRIO IP模块、SWRITE事务模块、HDLC寄存器配置模块、发送FIFO模块、HDLC发送模块、HDLC接收模块、接收FIFO模块和NREAD事务模块；
所述SRIO IP模块的第一接口依次连接所述SWRITE事务模块、所述HDLC寄存器配置模块、所述HDLC发送模块和所述发送FIFO模块；
所述HDLC寄存器配置模块还与所述发送FIFO模块进行连接；
所述SRIO IP模块的第二接口依次连接所述NREAD事务模块、所述接收FIFO模块和所述HDLC接收模块；
所述FPGA可编程逻辑器具体用于通过所述SRIO IP模块与外部计算机进行数据通信；
所述SRIO IP模块与所述差分晶振的第一接口连接；
所述发送FIFO模块与所述发送模块的第一接口连接；
所述HDLC接收模块与所述接收模块的第一接口连接。可选地，在某一实施例中，如图3所示，FPGA内部实现如下逻辑模块，及数据的流向如下：
SRIO IP，SRIO IP采用Xilinx公司集成在FPGA开发环境Vivado 2016.4中的IP“Serial RapidIO Gen2(4.0版本)”。将该IP实例化为传输频率3.125GHz的SRIO IP接口模块，SRIO IP的参考时钟来自频率为125MHz的差分晶振。SRIO IP接口模块可以响应的SRIOIO逻辑操作事务包括，SWRITE(写非共享存储器)事务、NREAD(读非共享存储器)事务；SRIOIO逻辑操作事务采用“数据包”的格式发送或接收，数据的位宽均为64bit；
单板计算机通过SRIO IP向SWRITE事务模块发送“写事务数据包”，数据包的格式为“写数据包头”+“写数据区”，“写数据包头”中包含了“写地址”、“写数据长度”、“写数据地址”，“写数据区”为SWRITE事务发送的数据；
SWRITE事务模块，用于解析来自SRIO IP的逻辑操作事务，接收SRIO IP接口的“写事务数据包”中的“写数据包头”+“数据区”的数据；
HDLC寄存器配置模块接收来自SWRITE事务模块的“写数据包头”+“数据区”的数据，根据对应“写数据包头”中的“写地址”，区分出当前接收到的“写事务数据包”是输出给HDLC发送模块的数据，还是输出给发送FIFO模块的数据；
如HDLC寄存器配置模块接收到的是输出给HDLC发送模块的数据，则HDLC寄存器配置模块输出数据给HDLC发送模块，HDLC发送模块根据接收到的数据，用于实现如下功能，包括配置HDLC发送模块的发送同步时钟频率，设置发送数据的字节数，输出复位信号给发送FIFO模块；
如HDLC寄存器配置模块接收到的是输出给发送FIFO模块的数据，则HDLC寄存器配置模块输出数据给发送FIFO模块；
发送FIFO模块，将接收到的64bit数据进行“并行数据转串行数据”的转换，按照HDLC发送格式，在串行数据的开始和结束位置添加帧标志码“01111110”(0x7E)之后，输出到RS422发送芯片；HDLC接收模块，用于监测来自RS422发送芯片的串行数据，当监测的串行数据中出现了HDLC数据中的帧标志码“01111110”(0x7E)，则表明收到了一帧HDLC数据，将帧标志码之后的串行数据进行“串行数据转并行数据”的转换，转换为连续的64bit数据，输出给接收FIFO模块；HDLC接收模块同时记录接收到64bit的数据个数，并将接收数据标志置为逻辑“1”，输出给接收FIFO模块；
接收FIFO模块，用于缓存HDLC接收模块输出的64bit数据，缓存HDLC接收模块输出的64bit数据的个数，缓存HDLC接收模块输出的接收数据标志；
单板计算机通过SRIO IP向NREAD事务模块发出NREAD事务的“读请求数据包”，数据包的格式为“读数据包头”，其中包含了“读地址”、“读数据长度”、“读数据地址”；
NREAD事务模块响应来自SRIO IP的“读数据包头”，根据“读地址”区分需要实现的功能。如果“读地址”实现的功能是读取接收FIFO模块输入的接收数据标志和接收到64bit的数据个数，则NREAD事务模块读取FIFO模块缓存的64bit数据个数和接收数据标志，封装为“读响应数据包”，输出到SRIO IP，SRIO IP随后输出该“读响应数据包”给单板计算机；如果“读地址”实现的功能是读取FIFO模块中缓存的64bit数据，则NREAD事务模块读取FIFO模块缓存的64bit数据，将其封装为“读响应数据包”，输出给到SRIO IP，SRIO IP随后输出该“读响应数据包”给单板计算机。
可选地，在上述某一实施例中，所述外部计算机包括：雷达主控系统的单板计算机。
可选地，在上述某一实施例中，所述FPGA可编程逻辑器1101包括：型号为JFM7K325T的芯片。
可选地，在上述某一实施例中，所述接收模块包括：型号为SM3096的芯片。
可选地，在上述某一实施例中，所述发送模块包括：型号为SM3030的芯片。
可选地，在上述某一实施例中，所述电源模块包括：型号为SM4644MPY的芯片。
可选地，在上述某一实施例中，所述差分晶振包括：差分晶振频率为125MHz。
可选地，在上述某一实施例中，还包括：电源模块1105，所述电源模块1105分别与FPGA可编程逻辑器1101的电源接口、接收模块1102的电源接口、发送模块1103的电源接口和差分晶振1104电源接口连。
读者应理解，在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
在本申请所提供的几个实施例中，应该理解到，所揭露的装置和方法，可以通过其它的方式实现。例如，以上所描述的方法实施例仅仅是示意性的，例如，步骤的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个步骤可以结合或者可以集成到另一个步骤，或一些特征可以忽略，或不执行。
上述方法如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分，或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-OnlyMemory)、随机存取存储器(RAM，RandomAccessMemory)、磁碟或者光盘等各种可以存储程序代码的介质。
以上，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (10)

1.一种基于SRIO接口的接口装置，其特征在于，包括：FPGA可编程逻辑器、接收模块、发送模块和差分晶振；
所述FPGA可编程逻辑器分别与所述接收模块的第一接口、所述发送模块的第一接口、所述差分晶振的第一接口连接；
所述FPGA可编程逻辑器用于通过SRIO接口与外部计算机进行数据通信；
所述接收模块用于接收外部设备信息；
所述发送模块用于向外部设备发送信息。
2.根据权利要求1所述的一种基于SRIO接口的接口装置，其特征在于，所述FPGA可编程逻辑器包括：
SRIO IP模块、SWRITE事务模块、HDLC寄存器配置模块、发送FIFO模块、HDLC发送模块、HDLC接收模块、接收FIFO模块和NREAD事务模块；
所述SRIO IP模块的第一接口依次连接所述SWRITE事务模块、所述HDLC寄存器配置模块、所述HDLC发送模块和所述发送FIFO模块；
所述SRIO IP模块的第二接口依次连接所述NREAD事务模块、所述接收FIFO模块和所述HDLC接收模块；
所述FPGA可编程逻辑器具体用于通过所述SRIO IP模块与外部计算机进行数据通信；
所述SRIO IP模块与所述差分晶振的第一接口连接；
所述发送FIFO模块与所述发送模块的第一接口连接；
所述HDLC接收模块与所述接收模块的第一接口连接。
3.根据权利要求1或2所述的一种基于SRIO接口的接口装置，其特征在于，所述外部计算机包括：雷达主控系统的单板计算机。
4.根据权利要求1或2所述的一种基于SRIO接口的接口装置，其特征在于，所述FPGA可编程逻辑器包括：JFM7K325T芯片。
5.根据权利要求1所述的一种基于SRIO接口的接口装置，其特征在于，所述接收模块包括：型号为SM3096的芯片。
6.根据权利要求1所述的一种基于SRIO接口的接口装置，其特征在于，所述发送模块包括：型号为SM3030的芯片。
7.根据权利要求1所述的一种基于SRIO接口的接口装置，其特征在于，所述电源模块包括：型号为SM4644的芯片。
8.根据权利要求1所述的一种基于SRIO接口的接口装置，其特征在于，还包括：电源模块，所述电源模块分别与FPGA可编程逻辑器的电源接口、接收模块的电源接口、发送模块的电源接口和差分晶振电源接口连接。
9.根据权利要求2所述的一种基于SRIO接口的接口装置，其特征在于，还包括：所述HDLC寄存器配置模块还与所述发送FIFO模块进行连接。
10.一种雷达，其特征在于，包括权利要求1至9任一项所述的一种基于SRIO接口的接口装置。
CN202210775072.8A 2022-07-01 2022-07-01 一种基于srio接口的接口装置和雷达 Pending CN115203123A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210775072.8A CN115203123A (zh) 2022-07-01 2022-07-01 一种基于srio接口的接口装置和雷达

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210775072.8A CN115203123A (zh) 2022-07-01 2022-07-01 一种基于srio接口的接口装置和雷达

Publications (1)

Publication Number Publication Date
CN115203123A true CN115203123A (zh) 2022-10-18

Family

ID=83577892

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210775072.8A Pending CN115203123A (zh) 2022-07-01 2022-07-01 一种基于srio接口的接口装置和雷达

Country Status (1)

Country Link
CN (1) CN115203123A (zh)

Similar Documents

Publication Publication Date Title
US20140068134A1 (en) Data transmission apparatus, system, and method
CN114546913B (zh) 一种基于pcie接口的多主机之间数据高速交互的方法和装置
US20190196989A1 (en) Method, Apparatus, and System for Accessing Memory Device
CN100476775C (zh) 用于总线通信设备的主机控制器以及总线通信设备
CN110941582B (zh) 一种bmc芯片的usb总线结构及其通信方法
CN113852533B (zh) 一种多通道数据通信系统、方法及电子设备
CN100511164C (zh) 在dsp上利用同步串口输出异步串口调试信息的方法
CN116795763B (zh) 基于axi协议的数据分组传输的方法、片上系统和芯片
CN114020529A (zh) 一种流表数据的备份方法、装置、网络设备和存储介质
US7822040B2 (en) Method for increasing network transmission efficiency by increasing a data updating rate of a memory
CN116185499B (zh) 寄存器数据传输方法、寄存器缓存模块、智能设备和介质
CN115203123A (zh) 一种基于srio接口的接口装置和雷达
CN115794701A (zh) 一种dma功能虚拟串口的bmc芯片及方法
CN112732176B (zh) 基于fpga的ssd访问方法及装置、存储系统及存储介质
CN115587059A (zh) 一种数据转换系统
CN115237829A (zh) 处理数据的装置、方法及存储介质
CN115481078A (zh) 主从式通讯系统及方法
CN114168503A (zh) 一种接口ip核控制方法、接口ip核、装置及介质
CN217085673U (zh) 一种数据计算系统及内置该系统的服务器
CN217360785U (zh) 一种数据计算系统及内置该系统的服务器
CN217428138U (zh) 防火墙设备
CN220085381U (zh) 一种远程读写串口设备的装置
CN115878351B (zh) 消息的传输方法及装置、存储介质及电子装置
US11895043B2 (en) Method for accessing system memory and associated processing circuit within a network card
CN117112480B (zh) 一种两线通信方法、装置及芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination