CN115202113A - 阵列基板及显示面板 - Google Patents

阵列基板及显示面板 Download PDF

Info

Publication number
CN115202113A
CN115202113A CN202210672082.9A CN202210672082A CN115202113A CN 115202113 A CN115202113 A CN 115202113A CN 202210672082 A CN202210672082 A CN 202210672082A CN 115202113 A CN115202113 A CN 115202113A
Authority
CN
China
Prior art keywords
line
electrode
gate
pixel
lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210672082.9A
Other languages
English (en)
Other versions
CN115202113B (zh
Inventor
陈杰
郑浩旋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HKC Co Ltd
Original Assignee
HKC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HKC Co Ltd filed Critical HKC Co Ltd
Priority to CN202210672082.9A priority Critical patent/CN115202113B/zh
Publication of CN115202113A publication Critical patent/CN115202113A/zh
Application granted granted Critical
Publication of CN115202113B publication Critical patent/CN115202113B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)

Abstract

本申请公开了一种阵列基板及显示面板，阵列基板包括N条扫描线、M条数据线以及N*M个像素电极和N*M个主动元件；其中，N条扫描线和M条数据线交叉设置定义N*M个像素区域，每个像素区域内设置一个像素电极和一个主动元件，每个像素电极通过对应的主动元件与对应的一条数据线电连接；一条扫描线分别与两行主动元件的栅极电连接；分别与两条扫描线电连接的主动元件包括彼此绝缘的两个栅极，且两个栅极与两条扫描线一一对应电连接。本申请的每个像素电极对应设置一个主动元件，一条扫描线分别与两行主动元件的栅极电连接，数据线会对两行子像素同时充电，且每个子像素由一个主动元件驱动，电路结构简单。

Description

阵列基板及显示面板
技术领域
本申请涉及显示技术领域，具体是涉及一种阵列基板及显示面板。
背景技术
在薄膜晶体管液晶显示器(TFT-LCD)中，随着分辨率的增加以及刷新频率的提升，子像素的充电时间也被压缩，从而会造成亮暗线、扇出等一系列问题。相关技术中是通过增加预充电的时间，以达到提升充电效率的效果。开启一条扫描线，会对这一行上的所有像素电极进行充电。但是随着分辨率的增加以及刷新频率的提升，每一行的充电时间将会被压缩，导致每一行像素电极的充电不足。
现有技术中，通过一条扫描线控制两行子像素，实现对每行子像素充电的同时，对下一行子像素进行预充电。然而，由于每个像素由两个主动元件，例如TFT开关驱动，电路较为复杂。
发明内容
有鉴于此，本申请提供一种阵列基板及显示面板，以解决现有技术中每个像素由两个主动元件驱动，电路复杂的问题。
为了解决上述技术问题，本申请提供的第一个技术方案为：提供一种阵列基板，包括N条扫描线、M条数据线以及N*M个像素电极和N*M个主动元件；其中，N条所述扫描线和M条所述数据线交叉设置定义N*M个像素区域，每个像素区域内设置一个所述像素电极和一个所述主动元件，每个所述像素电极通过对应的所述主动元件与对应的一条数据线电连接；一条所述扫描线分别与两行所述主动元件的栅极电连接；分别与两条所述扫描线电连接的所述主动元件包括彼此绝缘的两个栅极，且两个所述栅极与两条所述扫描线一一对应电连接。
其中，第一行所述主动元件中的每个所述主动元件包括第一栅极，第二行至第N行所述主动元件中的每个所述主动元件包括彼此绝缘的第一栅极和第二栅极；第1条至第(N-1)条所述扫描线中的每条所述扫描线分别与对应行的所述主动元件中的第一栅极电连接以及与相邻行的所述主动元件中的第二栅极电连接，第N条所述扫描线与第N行的所述主动元件中的第一栅极电连接。
其中，所述主动元件还包括源极、漏极以及半导体层；所述第一栅极和所述第二栅极同层、间隔设置于所述半导体层的同一侧；或，所述第一栅极和所述第二栅极层叠、间隔设置于所述半导体层的同一侧；或，所述第一栅极和所述第二栅极分别设置于所述半导体层的相对两侧。
其中，所述第一栅极和所述第二栅极同层、间隔设置于所述半导体层的同一侧，且所述第一栅极和所述第二栅极平行间隔设置或齿合设置；或所述第一栅极和所述第二栅极分别设置于所述半导体层的相对两侧，且所述第一栅极和所述第二栅极在所述半导体层上的投影完全重叠。
其中，每个像素区域内还设置有基板公共电极线；所述基板公共电极线、所述扫描线、所述第一栅极以及所述第二栅极同层设置；位于同一行的所述像素区域内的所述基板公共电极线直接连接；所述扫描线与所述第一栅极直接电连接，第1条至第(N-1)条所述扫描线中的每条所述扫描线与相邻行的所述主动元件中的第二栅极通过桥接方式电连接。
其中，每个像素区域内还设置有基板公共电极线；所述基板公共电极线、所述扫描线、所述第一栅极以及所述第二栅极同层设置；所述扫描线与所述第一栅极直接电连接，第1条至第(N-1)条所述扫描线中的每条所述扫描线与相邻行的所述主动元件中的第二栅极直接电连接；位于同一行的所述像素区域内的所述基板公共电极线通过桥接方式电连接。
其中，所述桥接方式的桥接层与所述数据线同层设置；或所述桥接方式的桥接层与所述像素电极同层设置；或所述桥接方式的桥接层为设置于所述扫描线远离所述数据线和所述像素电极的一侧的导电层。
其中，所述阵列基板还包括侧向电极线，所述侧向电极线对应多个所述数据线和多个所述扫描线设置，且与所述像素电极同层设置；位于同一行的所述像素区域内的所述基板公共电极线通过所述侧向电极线桥接以实现电连接。
其中，每个像素区域内还设置有基板公共电极线；所述基板公共电极线、所述扫描线、所述第一栅极以及所述第二栅极同层设置；所述扫描线与所述第一栅极直接电连接，第1条至第(N-1)条所述扫描线中的每条所述扫描线与相邻行的所述主动元件中的第二栅极直接电连接；位于同一行的所述像素区域内的所述基板公共电极线直接电连接；其中，在所述扫描线与所述基板公共电极线的交叉处设置有绝缘层，使得所述扫描线与所述基板公共电极线在交叉处彼此绝缘。
为了解决上述技术问题，本申请提供的第二个技术方案为：提供一种显示面板，所述显示面板包括上述任意一项所述的阵列基板、与所述阵列基板间隔设置的封装基板，以及位于所述阵列基板与所述封装基板之间的液晶层。
本申请的有益效果：区别于现有技术，本申请的阵列基板包括：N条扫描线、M条数据线以及N*M个像素电极和N*M个主动元件；其中，N条扫描线和M条数据线交叉设置定义N*M个像素区域，每个像素区域内设置一个像素电极和一个主动元件，每个像素电极通过对应的主动元件与对应的一条数据线电连接；一条扫描线分别与两行主动元件的栅极电连接；分别与两条扫描线电连接的主动元件包括彼此绝缘的两个栅极，且两个栅极与两条扫描线一一对应电连接。本申请的每个像素电极对应设置一个主动元件，一条扫描线分别与两行主动元件的栅极电连接，使得在开启一条扫描线时，将两行子像素全部打开，数据线会对两行子像素同时充电，且每个子像素由一个主动元件驱动，电路结构简单。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1是本申请提供的阵列基板的电路结构示意图；
图2是本申请提供的像素电极的充电时间与速度的曲线变化图；
图3是本申请第一实施例提供的阵列基板的结构示意图；
图4a是图3中的阵列基板去除半导体层、源极以及漏极之后的一种结构示意图；
图4b是图3中的阵列基板去除半导体层、源极以及漏极之后的另一种结构示意图；
图5是图3沿A-A线的剖视图；
图6是本申请第二实施例提供的阵列基板的结构示意图；
图7是本申请第三实施例提供的阵列基板的结构示意图；
图8是图7沿A-A线的剖视图；
图9是本申请第四实施例提供的阵列基板的结构示意图；
图10是本申请第四实施例提供的阵列基板去除半导体层、源极以及漏极之后的结构示意图；
图11是图9沿C-C线的剖视图；
图12是本申请第五实施例提供的阵列基板的结构示意图；
图13是图12中位置B的放大图；
图14是本申请提供的显示面板的结构示意图；
附图标记说明：
1-像素区域，10-像素电极，101-连接线路，102-存储电容，103-第一子像素，104-第二子像素，105-第三子像素，106-第四子像素，107-第五子像素，108-第六子像素，109-第七子像素，1010-第八子像素，1011-第九子像素，11-主动元件，111-第一栅极，112-第二栅极，113-源极，114-漏极，12-第一绝缘层，13-第二绝缘层，14-半导体层，15-衬底，16-桥接层，161-第一桥接段，162-第二桥接段，17-第三绝缘层，18-导通线，2-扫描线，21-第一扫描线，22-第二扫描线，23-第三扫描线，3-数据线，31-第一数据线，32-第二数据线，33-第三数据线，4-基板公共电极线，41-第一基板公共电极线，42-第二基板公共电极线，43-第三基板公共电极线，44-第四基板公共电极线，5-DBS公共电极线，6-第四绝缘层，70-封装基板，80-液晶层，801-液晶单元，100-阵列基板，200-显示面板。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请中的术语“第一”、“第二”、仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、的特征可以明示或者隐含地包括至少一个该特征。本申请实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
请参阅图1至图2，图1是本申请提供的阵列基板的电路结构示意图，图2是本申请提供的像素电极的充电时间与速度的曲线变化图。
本申请提供一种阵列基板100，包括N条扫描线2、M条数据线3以及N*M个像素电极10和N*M个主动元件11；其中，N条扫描线2和M条数据线3交叉设置定义出N*M个像素区域1，每个像素区域1内设置一个像素电极10和一个主动元件11，每个像素电极10通过对应的主动元件11与对应的一条数据线3电连接。一条扫描线2分别与两行主动元件11的栅极电连接；分别与两条扫描线2电连接的主动元件11包括彼此绝缘的两个栅极，且两个栅极与两条扫描线2一一对应电连接。
具体的，扫描线2为阵列基板100中连接栅极的线路，可以位于显示区域以及非显示区域，扫描线2用于控制主动元件11的打开与闭合。每个像素区域1内还设置有基板公共电极线4，基板公共电极线4环绕像素电极10的边缘设置，且与像素电极10的边缘投影重叠以形成存储电容102。数据线3通过主动元件11与像素电极10电连接，用于为存储电容102充电。
如图1所示，M条数据线3均相互平行设置，N条扫描线2均相互平行设置。M条数据线3与N条扫描线2相互交叉设置，形成多个像素区域1。相邻的一对扫描线2和相邻的一对数据线3定义一个像素区域1。N条扫描线2和M条数据线3具体可以为垂直交叉设置，且每一个像素区域1内设置一个像素电极10和一个主动元件11。
主动元件11可以为薄膜场效应晶体管(TFT)或金属-氧化物半导体场效应晶体管，主动元件11将像素电极10与扫描线2进行电连接。
为了便于说明，在本实施例中，以三条扫描线2和三条数据线3为例进行说明，即扫描线2包括平行设置的第一扫描线21、第二扫描线22以及第三扫描线23，数据线3平行设置的包括第一数据线31、第二数据线32以及第三数据线33。
如图1所示，本申请中，第一行主动元件11中的每个主动元件11包括一个栅极，即第一栅极111；第二行至第N行主动元件11中的每个主动元件11均包括彼此绝缘的两个栅极，即第一栅极111和第二栅极112，第一栅极111和第二栅极112分别与相邻的两条扫描线2一一对应连接。例如，第二行的主动元件11中的第一栅极111与第二行的第二扫描线22电连接，且第二行的主动元件11中的第二栅极112与第一扫描线21电连接。第1条至第(N-1)条扫描线2中的每条扫描线2分别与对应行的主动元件11中的第一栅极111电连接，且与相邻行的主动元件11中的第二栅极112电连接，例如，第一扫描线21连接第一行的主动元件11的第一栅极111，且第一扫描线21连接第二行的主动元件11的第二栅极112，第二扫描线22连接第二行的主动元件11的第一栅极111，且第二扫描线22连接第三行的主动元件11的第二栅极112，以此类推。第N条扫描线2与第N行的主动元件11的第一栅极111电连接，即第N条扫描线2作为最后一条扫描线2，其只与第N行的主动元件11的第一栅极111电连接。
每个主动元件11还包括源极113、漏极114以及半导体层14；源极113与对应的数据线3直接电连接，漏极114通过连接线路101与像素电极10电连接。当栅极供电时，可以导通源极113和漏极114，为像素电极10供电。
每列像素区域1设置于两条数据线3之间，同一列的像素电极10电连接同一条数据线3。在一实施例中，第一行的主动元件11的第一栅极111与第一扫描线21电连接，源极113与第一数据线31电连接，第一行的像素电极10由第一扫描线21驱动；第二行至第N行的主动元件11的第二栅极112与第一扫描线21和第二扫描线22电连接，源极113与第三数据线33连接，第二行的像素电极10由第二扫描线22驱动。
第一栅极111与第二栅极112可以平行、间隔设置于半导体层14的一侧，也可以层叠设置于半导体层14的一侧，或者第一栅极111与第二栅极112也可以设置于半导体层14的相对两侧，本申请对此不做限制。具体设置方式以下将以实施例进行具体说明。
每行像素区域1中的每个像素电极10分别对应RGB中的其中一个，且每行像素区域1中任意相邻的三个像素电极10对应的RGB均不相同。
基板公共电极线4、扫描线2、第一栅极111以及第二栅极112同层设置，可以通过图案化同一金属层形成。位于同一行的像素区域1内的基板公共电极线4直接连接，即每一行的所有像素区域1内设置的基板公共电极线4之间均没有设置其他介质进行连接，而是直接连接的。进一步的，每一行的像素区域1内设置的基板公共电极线4也可以是一个整体，通过图案化同一金属层形成。扫描线2与第一栅极111直接电连接，此处的直接电连接，即不需要通过其他介质进行导通就可以实现电连接。如，扫描线2与第一栅极111直接接触以实现两者之间的电连接，或者通过图案化同一金属层形成一体结构的扫描线2和第一栅极111。第1条至第(N-1)条扫描线2中的每条扫描线2与相邻行的主动元件11中的第二栅极112可以通过桥接方式电连接。
扫描线2和数据线3均可以采用金属材料制成，扫描线2和数据线3的数量可以相同或者不同，且各自的具体数量不限。
如图1所示，本申请将三条扫描线2和三条数据线3交叉形成的九个像素区域1中的子像素分别命名为：第一子像素103、第二子像素104、第三子像素105、第四子像素106、第五子像素107、第七子像素109、第八子像素1010以及第九子像素1011，子像素的像素电极10充电时，当第一扫描线21为高电平时，会通过第一行的第一栅极111和第二行的第二栅极112将第一行和第二行的主动元件11都打开，对第一行和第二行的主动元件11同时进行充电。第一数据线31对第一子像素103和第四子像素106同时充电，第二数据线32对第二子像素104和第五子像素107同时充电，第三数据线33对第三子像素105和第六子像素108同时充电。
当第一扫描线21的高电平关闭时，第一子像素103的电位保持为第一行的主动元件11开启时的充电电位。此时第二扫描线22为高电平，会通过第二行的第一栅极111和第三行的第二栅极112将第二行和第三行的主动元件11都打开，对第二行和第三行的主动元件11同时进行充电。第一数据线31对第四子像素106和第七子像素109同时充电，第一数据线31此时供给的电压会将第四子像素106在第一扫描线21开启时预充的电压覆盖，第二数据线32对第五子像素107和第八子像素1010同时充电，第三数据线33对第六子像素108和第九子像素1011同时充电，同理，第五子像素107和第六子像素108预充的电压也会被覆盖。
当第二扫描线22的高电平关闭时，第四子像素106、第五子像素107以及第六子像素108的电位保持为第二行的主动元件11开启时的充电电位。以此类推，第三扫描线23为高电平时，对第七子像素109、第八子像素1010和第九子像素1011充电，对下一行子像素的像素电极10进行预充电。
如图1所示，其中，第一行的存储电容102为第一存储电容CIc1，第二行的存储电容102为第二存储电容CIc2，第三行的存储电容102为第三存储电容CIc3。当第一扫描线21为高电平时，第一行的主动元件11的第一栅极111和第二行的主动元件11的第二栅极112会将第一行的主动元件11和第二行的主动元件11都打开。使得漏极114和源极113连通，第一存储电容CIc1和第二存储电容CIc2会分别进行充电，第一存储电容CIc1会达到预设电压且第二存储电容CIc2被预充电。当第一扫描线21的高电平关闭时，第一存储电容CIc1会保持预设电压，同时第二扫描线22为高电平，打开第二行的主动元件11和第三行的主动元件11，第二存储电容CIc2会达到预设电压，覆盖第一扫描线21开启时预充的预设电压，第三存储电容CIc3会被预充此时的预设电压。
如图2所示，横轴t表示充电时间，纵轴v表示充电速度，设定h为子像素的像素电极10的充电时间，h1为像素电极10的预充电时间，h2为像素电极10所在行的主动元件11打开时的充电时间。如果没有预充电的功能，由于液晶层80内电阻电容的影响，像素电极10的实际充电时间会由(h1+h2)缩短为h2，导致每一行的像素电极10充电时间不足，因此需要开启预充电功能，使得每一行的充电时间足够多，以减少因为充电时间不足造成的亮暗线等问题。
以下根据扫描线2与相邻行的第二栅极112的连接方式，分不同实施例对本申请的阵列基板100的结构进行介绍。
请参阅图3至图5，图3是本申请第一实施例提供的阵列基板的结构示意图，图4a是图3中的阵列基板去除半导体层、源极以及漏极之后的一种结构示意图，图4b是图3中的阵列基板去除半导体层、源极以及漏极之后的另一种结构示意图，图5是图3沿A-A线的剖视图。
在第一实施例中，阵列基板100包括衬底15，衬底15的一侧可以设置专门的桥接层16，使得第1条至第(N-1)条扫描线2中的每条扫描线2与相邻行的主动元件11中的第二栅极112进行桥接。例如，第一扫描线21与第二行的主动元件11中的第二栅极112通过专门设置的桥接层16进行桥接。
第一栅极111和第二栅极112可以同层、间隔设置于半导体层14的同一侧，半导体层14通过第一绝缘层12与第一栅极111、第二栅极112进行绝缘，且第一栅极111和第二栅极112间隔设置。扫描线2与桥接层16之间设置第二绝缘层13，以防止短路。可以理解，扫描线2、第一栅极111和第二栅极112设置于半导体层14与第二绝缘层13之间，该第二绝缘层13也可以对扫描线2、第一栅极111和第二栅极112形成支撑。在第一行的主动元件11和第二行的主动元件11远离第一绝缘层12的一侧还可以设置第三绝缘层17以进行绝缘，也可以在第三绝缘层17上设置其他功能层。可以理解，数据线3可以与源极113、漏极114同层设置。
在本实施例中，第一栅极111和第二栅极112平行、间隔设置，且均设置于第一绝缘层12远离半导体层14的一侧。
主动元件11中的第一栅极111和第二栅极112设置于半导体层14的同一侧，桥接方式的桥接层16设置于扫描线2远离半导体层14的一侧，即桥接层16设置于远离数据线3和像素电极10一侧的导电层，该导电层位于扫描线2的底部。在桥接层16的两端，采用打孔的方式，在孔中设置金属导电材料形成第一桥接段161和第二桥接段162，第二行的主动元件11的第一栅极111与第二扫描线22直接接触以实现电连接，第二行的主动元件11的第二栅极112通过桥接层16以及与桥接层16导通的第一桥接段161和第二桥接段162与第一扫描线21电连接。
如图4a和图5所示，第一行的主动元件11的第一栅极111与第一扫描线21直接接触以实现电连接，第二行的主动元件11的第一栅极111与第二扫描线22直接接触以实现电连接，且第二行的主动元件11的第二栅极112与第一栅极111平行、间隔设置于半导体层14的同一侧。
如图4b所示，本实施例中的第一栅极111和第二栅极112也可以在第一绝缘层12远离半导体层14的一侧齿合设置。即，第一栅极111和第二栅极112均为齿状电极，相互齿合设置。相较于第一栅极111和第二栅极112平行设置，第一栅极111和第二栅极112齿合设置可以提高第一栅极111和第二栅极112分别对主动元件11施加的电场的均匀性。
桥接层16可以是金属层，也可以采用与像素电极10相同的材料。
在其他实施例中，桥接方式的桥接层16也可以与数据线3同层设置，如：通过图案化同一金属层得到桥接层16与数据线3。在第1条至第(N-1)条扫描线2中的每条扫描线2与相邻行的主动元件11中的第二栅极112的桥接层16的两端采用打孔的方式，在孔中设置金属导电材料导通扫描线2与相邻行的主动元件11中的第二栅极112，以实现电连接。
在其他实施例中，也可以通过图案化同一透明导电层，例如铟锡氧化物(ITO)层，得到同层设置的桥接层16与像素电极10，使得第1条至第(N-1)条扫描线2中的每条扫描线2与相邻行的主动元件11中的第二栅极112进行桥接。同样，在桥接层16的两端，采用打孔的方式，在孔中设置金属导电材料导通扫描线2与相邻行的主动元件11中的第二栅极112，以实现电连接。
如图3至图4b所示，基板公共电极线4包括第一基板公共电极线41、第二基板公共电极线42、第三基板公共电极线43以及第四基板公共电极线44，且基板公共电极线4在水平方向与扫描线2平行设置。其中，第一基板公共电极线41与第三基板公共电极线43相对设置，第二基板公共电极线42与第四基板公共电极线44相对设置。在本实施例中，环绕像素电极10边缘设置的第一基板公共电极线41、第二基板公共电极线42、第三基板公共电极线43以及第四基板公共电极线44彼此之间直接连接。
请参阅图6，图6是本申请第二实施例提供的阵列基板的结构示意图。
第二实施例提供的阵列基板100与第二实施例提供的阵列基板100的结构基本相同，不同点在于：在第二实施例中，第一栅极111和第二栅极112可以层叠且间隔设置于半导体层14的同一侧。源极113、漏极114和半导体层14的位置关系不变，而在第一绝缘层12远离半导体层14的一侧层叠设置第一栅极111和第二栅极112，且第一栅极111和第二栅极112之间设置第二绝缘层13，以防止短路。
具体的，在第二绝缘层13远离扫描线2的一侧设置桥接层16，同时桥接层16一端设置第一桥接段161以导通桥接层16与第一扫描线21，使得第二行的主动元件11的第二栅极112与第一扫描线21电连接。其中第一桥接段161可以是在第二绝缘层13内开孔，然后在孔中填充金属导电材料以形成该第一桥接段161，通过第一桥接段161和桥接层16使得第二栅极112与第一扫描线21电连接。第二行的主动元件11的第一栅极111可以与第二扫描线22直接接触以实现电连接。
进一步的，第一栅极111和第二栅极112可以层叠、间隔设置于半导体层14的同一侧，且第一栅极111和第二栅极112在半导体层14上的投影完全重叠。也就是说，第一栅极111和第二栅极112的形状和尺寸相同，且对称设置于半导体层14的相对两侧。在俯视的角度，第一栅极111和第二栅极112的投影完全重叠。
请参阅图7，图7是本申请第三实施例提供的阵列基板的结构示意图，图8是图7沿A-A线的剖视图。
第三实施例提供的阵列基板100与第一实施例提供的阵列基板100的结构基本相同，不同点在于：在第三实施例中，第一栅极111和第二栅极112分别设置于半导体层14的不同侧。
具体的，第一栅极111和第二栅极112分别设置于半导体层14的相对两侧。源极113、漏极114和半导体层14的位置关系不变，设置第三绝缘层17覆盖半导体层14、源极113和漏极114，以防止短路。在第一绝缘层12远离半导体层14的一侧设置第一栅极111，且在第三绝缘层17远离半导体层14的一侧设置第二栅极112，并设置桥接层16使得第一扫描线21与第二行的主动元件11的第二栅极112电连接。
具体的，桥接层16设置于第三绝缘层17远离半导体层14的一侧，与第二行的主动元件11的第二栅极112同层设置，桥接层16的一端设置第一桥接段161，使得第二栅极112与第一扫描线21电连接，另一端与112直接接触以实现电连接。其中第一桥接段161可以是在第一绝缘层12和第三绝缘层17内开孔，然后在孔中填充金属导电材料以形成该第一桥接段161，通过第一桥接段161和桥接层16使得第二栅极112与第一扫描线21电连接。第二行的主动元件11的第一栅极111可以与第二扫描线22直接接触以实现电连接。桥接层16可以是金属层，也可以采用与像素电极10相同的材料，本申请对此不做限制。
请参阅图9至图11，图9是本申请第四实施例提供的阵列基板的结构示意图，图10是本申请第四实施例提供的阵列基板去除半导体层、源极以及漏极之后的结构示意图，图11是图9沿C-C线的剖视图。
第四实施例提供的阵列基板100与第一实施例提供的阵列基板100的结构基本相同，不同点在于：第四实施例中，第1条至第(N-1)条扫描线2中的每条扫描线2与相邻行的第二行的主动元件11中的第二栅极112通过导通线18实现电连接。导通线18与扫描线2可以同层设置，通过图案化同一金属层得到。也就是说，在本实施例中，第1条至第(N-1)条扫描线2中的每条扫描线2与相邻行的第二行的主动元件11中的第二栅极112之间不需要设置桥接层实现电连接，而是可以直接电连接。可以理解，由于基板公共电极线4、扫描线2、第一栅极111以及第二栅极112同层设置，通过图案化同一金属层形成。将第1条至第(N-1)条扫描线2中的每条扫描线2与相邻行的第二行的主动元件11中的第二栅极112直接通过导通线18电连接，需要切断处于同一金属层的基板公共电极线4，如图10所示。因此，位于同一行的像素区域1内的基板公共电极线4可以通过桥接方式电连接。
具体的，可以在阵列基板100上设置侧向电极线，该侧向电极线具体可以为DBS(data line black matrix less)公共电极线，且DBS公共电极线5对应多个数据线3和多个扫描线2设置(本实施例为了便于描述，图中仅画出了对应多个数据线3的DBS公共电极线5)，且DBS公共电极线5与像素电极10可以同层设置，且相互间隔、绝缘设置。例如，通过图案化同一透明导电层，如图案化同一ITO层，得到同层、绝缘设置的DBS公共电极线5和像素电极10。DBS公共电极线5可以覆盖于数据线3上，使得位于同一行的像素区域1内的基板公共电极线4可以通过DBS公共电极线5以及与DBS公共电极线5连接的桥接层16桥接以实现电连接。具体来讲，用于桥接基板公共电极线4的桥接层16可以与DBS公共电极线5同层设置，而在切断的基板公共电极线4的端部的对应位置可以通过打孔的方式、在孔中设置金属导电材料形成第一桥接段161和第二桥接段162，第一桥接段161、第二桥接段162导通桥接层16以及被切断的基板公共电极线4的两个端部，以实现基板公共电极线4的连通。
同样的，基板公共电极线4的桥接层16也可以与数据线3同层设置，如：通过图案化同一金属层得到同层设置的桥接层16与数据线3，使得被切断的基板公共电极线4的两个端部分别通过依次连接的第一桥接段161、桥接层16以及第二桥接段162导通。桥接层16的两端采用打孔的方式，在孔中设置金属导电材料导通被切断的基板公共电极线4的两个端部，以实现电连接。
另外，桥接方式的桥接层16也可以为设置于扫描线2远离数据线3和像素电极10的一侧的导电层(例如图5的桥接层16)，该导电层位于扫描线2的底部，可以通过图案化金属层得到。同样可以使得被切断的基板公共电极线4的两个端部通过桥接层16导通。桥接层16两端的第一桥接段161和第二桥接段162采用打孔的方式，在孔中设置金属导电材料使得被切断的基板公共电极线4的两个端部导通，以实现电连接。
请参阅图12至图13，图12是本申请第五实施例提供的阵列基板的结构示意图，图13是图12中位置B的放大图。
第五实施例提供的阵列基板100与第四实施例提供的阵列基板100的结构基本相同，不同点在于：在第五实施例中，第1条至第(N-1)条扫描线2中的每条扫描线2与相邻行的第二行的主动元件11中的第二栅极112直接电连接。具体地，例如，第一扫描线21通过导通线18与第二行的主动元件11的第二栅极112直接电连接，同时，位于同一行的像素区域1内的基板公共电极线4也直接电连接。
具体的，在本实施例中，同样需要设置衬底15对其他功能层进行支撑，在基板公共电极线4和衬底之间设置第一绝缘层12以进行绝缘隔离。不同的是，本实施例中不需要设置桥接层16来连接扫描线2与第二栅极112，也不需要设置桥接层16来连接基板公共电极线4。而是在扫描线2的导通线18与基板公共电极线4交叉的位置设置第四绝缘层6，使得扫描线2与基板公共电极线4在交叉处彼此绝缘，以防止短路。
可以理解，由于基板公共电极线4与扫描线2之间需要设置第四绝缘层6，因此基板公共电极线4与扫描线2、第一栅极111、第二栅极112至少需要分两次设置，而扫描线2、第一栅极111以及第二栅极112可以同层设置，例如，通过图案化同一金属层形成。扫描线2、第一栅极111以及第二栅极112也可以分多次设置。而基板公共电极线4与扫描线2必须分两次设置，且在扫描线2与基板公共电极线4的交叉处设置第四绝缘层6以进行绝缘隔离。
请参阅图14，图14是本申请提供的显示面板的结构示意图。
本申请还提供了一种显示面板200，包括上述的阵列基板100以及与阵列基板100间隔设置的封装基板70，其中，阵列基板100与封装基板70之间设置液晶层80。
具体的，显示面板200可以为TFT-LCD显示屏，具体可以为扭曲向列(TwistedNematic，TN)型、多象限垂直配向(Vertical Alignment，VA)型、平面转换(In-Plane-Switching，IPS)型等主流的显示器。
阵列基板100与封装基板70间隔、且相对设置，液晶层80设置于阵列基板100与封装基板70之间。
具体的，封装基板70可以为彩膜基板，包括第二衬底(图未示)，位于第二衬底靠近阵列基板100一侧的滤光层(图未示)、黑矩阵(图未示)和透明公共导电层(图未示)，以及位于第二衬底远离阵列基板100一侧的偏光片(图未示)。滤光层可以包括红、蓝、绿三个颜色的滤光膜。封装基板70还可以包括其他功能层，此处不做限制。封装基板70可以是硬性材料，如玻璃或者陶瓷，也可以是柔性膜材。可以理解，当封装基板70为硬性膜材时，具有更好的支撑作用，可以对其上设置的其他功能层形成支撑，以便于显示面板200的制作。
液晶层80内设置有多个液晶单元801，为显示面板200提供光亮，多个液晶单元801的面积、排列方式及折射率等可以相同或者不同，不同折射率的液晶单元801具有相互补偿光透过率、补偿显示面板200亮度的作用，具体可以根据需要设置，本申请对不做限制。
本申请公开的阵列基板包括N条扫描线、M条数据线以及N*M个像素电极和N*M个主动元件；其中，N条扫描线和M条数据线交叉设置定义N*M个像素区域，每个像素区域内设置一个像素电极和一个主动元件，每个像素电极通过对应的主动元件与对应的一条数据线电连接；一条扫描线分别与两行主动元件的栅极电连接；分别与两条扫描线电连接的主动元件包括彼此绝缘的两个栅极，且两个栅极与两条扫描线一一对应电连接。本申请的每个像素电极对应设置一个主动元件，一条扫描线分别与两行主动元件的栅极电连接，使得在开启一条扫描线时，将两行子像素全部打开，数据线会对两行子像素同时充电，且每个子像素由一个主动元件驱动，电路结构简单。
以上所述仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (10)

1.一种阵列基板，包括N条扫描线、M条数据线以及N*M个像素电极和N*M个主动元件；其中，N条所述扫描线和M条所述数据线交叉设置定义N*M个像素区域，每个像素区域内设置一个所述像素电极和一个所述主动元件，每个所述像素电极通过对应的所述主动元件与对应的一条数据线电连接；
其特征在于，一条所述扫描线分别与两行所述主动元件的栅极电连接；分别与两条所述扫描线电连接的所述主动元件包括彼此绝缘的两个栅极，且两个所述栅极与两条所述扫描线一一对应电连接。
2.根据权利要求1所述的阵列基板，其特征在于，第一行所述主动元件中的每个所述主动元件包括第一栅极，第二行至第N行所述主动元件中的每个所述主动元件包括彼此绝缘的第一栅极和第二栅极；第1条至第(N-1)条所述扫描线中的每条所述扫描线分别与对应行的所述主动元件中的第一栅极电连接以及与相邻行的所述主动元件中的第二栅极电连接，第N条所述扫描线与第N行的所述主动元件中的第一栅极电连接。
3.根据权利要求2所述的阵列基板，其特征在于，所述主动元件还包括源极、漏极以及半导体层；
所述第一栅极和所述第二栅极同层、间隔设置于所述半导体层的同一侧；或，
所述第一栅极和所述第二栅极层叠、间隔设置于所述半导体层的同一侧；或，
所述第一栅极和所述第二栅极分别设置于所述半导体层的相对两侧。
4.根据权利要求3所述的阵列基板，其特征在于，所述第一栅极和所述第二栅极同层、间隔设置于所述半导体层的同一侧，且所述第一栅极和所述第二栅极平行间隔设置或齿合设置；或
所述第一栅极和所述第二栅极分别设置于所述半导体层的相对两侧，且所述第一栅极和所述第二栅极在所述半导体层上的投影完全重叠。
5.根据权利要求2所述的阵列基板，其特征在于，每个像素区域内还设置有基板公共电极线；所述基板公共电极线、所述扫描线、所述第一栅极以及所述第二栅极同层设置；位于同一行的所述像素区域内的所述基板公共电极线直接连接；所述扫描线与所述第一栅极直接电连接，第1条至第(N-1)条所述扫描线中的每条所述扫描线与相邻行的所述主动元件中的第二栅极通过桥接方式电连接。
6.根据权利要求2所述的阵列基板，其特征在于，每个像素区域内还设置有基板公共电极线；所述基板公共电极线、所述扫描线、所述第一栅极以及所述第二栅极同层设置；所述扫描线与所述第一栅极直接电连接，第1条至第(N-1)条所述扫描线中的每条所述扫描线与相邻行的所述主动元件中的第二栅极直接电连接；位于同一行的所述像素区域内的所述基板公共电极线通过桥接方式电连接。
7.根据权利要求5或6所述的阵列基板，其特征在于，所述桥接方式的桥接层与所述数据线同层设置；或
所述桥接方式的桥接层与所述像素电极同层设置；或
所述桥接方式的桥接层为设置于所述扫描线远离所述数据线和所述像素电极的一侧的导电层。
8.根据权利要求6所述的阵列基板，其特征在于，所述阵列基板还包括侧向电极线，所述侧向电极线对应多个所述数据线和多个所述扫描线设置，且与所述像素电极同层设置；位于同一行的所述像素区域内的所述基板公共电极线通过所述侧向电极线桥接以实现电连接。
9.根据权利要求2所述的阵列基板，其特征在于，每个像素区域内还设置有基板公共电极线；所述基板公共电极线、所述扫描线、所述第一栅极以及所述第二栅极同层设置；所述扫描线与所述第一栅极直接电连接，第1条至第(N-1)条所述扫描线中的每条所述扫描线与相邻行的所述主动元件中的第二栅极直接电连接；位于同一行的所述像素区域内的所述基板公共电极线直接电连接；其中，在所述扫描线与所述基板公共电极线的交叉处设置有绝缘层，使得所述扫描线与所述基板公共电极线在交叉处彼此绝缘。
10.一种显示面板，其特征在于，所述显示面板包括如权利要求1-9任意一项所述的阵列基板、与所述阵列基板间隔设置的封装基板，以及位于所述阵列基板与所述封装基板之间的液晶层。
CN202210672082.9A 2022-06-14 2022-06-14 阵列基板及显示面板 Active CN115202113B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210672082.9A CN115202113B (zh) 2022-06-14 2022-06-14 阵列基板及显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210672082.9A CN115202113B (zh) 2022-06-14 2022-06-14 阵列基板及显示面板

Publications (2)

Publication Number Publication Date
CN115202113A true CN115202113A (zh) 2022-10-18
CN115202113B CN115202113B (zh) 2023-10-24

Family

ID=83577033

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210672082.9A Active CN115202113B (zh) 2022-06-14 2022-06-14 阵列基板及显示面板

Country Status (1)

Country Link
CN (1) CN115202113B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060028539A (ko) * 2004-09-24 2006-03-30 삼성전자주식회사 박막 트랜지스터 표시판 및 액정 표시 장치
US20080143942A1 (en) * 2006-12-15 2008-06-19 Hannstar Display Corporation Photo-Sensitive Element and Liquid Crystal Display with the Same
CN101853636A (zh) * 2009-04-03 2010-10-06 联咏科技股份有限公司 显示面板
CN102832212A (zh) * 2012-08-20 2012-12-19 京东方科技集团股份有限公司 一种阵列基板、显示装置及显示装置的驱动方法
CN105428421A (zh) * 2015-11-11 2016-03-23 友达光电股份有限公司 薄膜晶体管及其操作方法
CN106920836A (zh) * 2017-03-29 2017-07-04 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板、显示装置
CN111129204A (zh) * 2018-10-30 2020-05-08 群创光电股份有限公司 电子装置
CN112614462A (zh) * 2019-09-19 2021-04-06 三星显示有限公司 显示设备

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060028539A (ko) * 2004-09-24 2006-03-30 삼성전자주식회사 박막 트랜지스터 표시판 및 액정 표시 장치
US20080143942A1 (en) * 2006-12-15 2008-06-19 Hannstar Display Corporation Photo-Sensitive Element and Liquid Crystal Display with the Same
CN101853636A (zh) * 2009-04-03 2010-10-06 联咏科技股份有限公司 显示面板
CN102832212A (zh) * 2012-08-20 2012-12-19 京东方科技集团股份有限公司 一种阵列基板、显示装置及显示装置的驱动方法
CN105428421A (zh) * 2015-11-11 2016-03-23 友达光电股份有限公司 薄膜晶体管及其操作方法
CN106920836A (zh) * 2017-03-29 2017-07-04 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板、显示装置
CN111129204A (zh) * 2018-10-30 2020-05-08 群创光电股份有限公司 电子装置
CN112614462A (zh) * 2019-09-19 2021-04-06 三星显示有限公司 显示设备

Also Published As

Publication number Publication date
CN115202113B (zh) 2023-10-24

Similar Documents

Publication Publication Date Title
CN101354510B (zh) 显示设备及其驱动方法
US5914762A (en) Liquid crystal display device with improved transmittance and method for manufacturing same
CN111474758B (zh) 一种显示面板及显示装置
CN103163703B (zh) 液晶显示设备及其制造方法
KR101469028B1 (ko) 표시 장치
CN100428037C (zh) 液晶显示器件及其制造方法
US8582067B2 (en) Array substrate, liquid crystal panel, liquid crystal display and driving method thereof
JP4930561B2 (ja) 電気泳動表示パネル
CN100362414C (zh) 共平面开关模式液晶显示器件及其制造方法
JP3475266B2 (ja) 液晶表示装置及びその製造方法
CN204302636U (zh) 一种显示装置
CN105467639A (zh) 液晶显示面板及其驱动方法
CN110687730A (zh) 薄膜晶体管阵列基板及显示面板
CN103336392A (zh) 阵列基板、液晶显示面板及装置
CN103176320A (zh) 横向排列的像素结构、液晶显示装置及其制作方法
KR20070046876A (ko) 능동 매트릭스 디바이스
US6765642B2 (en) In-plane switching liquid crystal display with a compensation electrode structure and method of forming the same
CN102929056B (zh) 一种阵列基板及其制造方法、显示装置
US6822716B2 (en) In-plane switching liquid crystal display with an alignment free structure and method of using back exposure to form the same
US8537313B2 (en) Liquid crystal display apparatus and color filter substrate
US7876388B2 (en) Array substrate capable of improving display quality
CN115202113A (zh) 阵列基板及显示面板
EP1444544B1 (en) Active matrix pixel device
CN115698836A (zh) 双栅线阵列基板、显示面板
JP2000206553A (ja) 電気光学表示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant