CN115172546A - 一种外延片、外延片制备方法及发光二极管 - Google Patents

一种外延片、外延片制备方法及发光二极管 Download PDF

Info

Publication number
CN115172546A
CN115172546A CN202210847211.3A CN202210847211A CN115172546A CN 115172546 A CN115172546 A CN 115172546A CN 202210847211 A CN202210847211 A CN 202210847211A CN 115172546 A CN115172546 A CN 115172546A
Authority
CN
China
Prior art keywords
superlattice
layer
sublayer
epitaxial wafer
gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210847211.3A
Other languages
English (en)
Inventor
胡加辉
刘春杨
吕蒙普
金从龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Zhao Chi Semiconductor Co Ltd
Original Assignee
Jiangxi Zhao Chi Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Zhao Chi Semiconductor Co Ltd filed Critical Jiangxi Zhao Chi Semiconductor Co Ltd
Priority to CN202210847211.3A priority Critical patent/CN115172546A/zh
Publication of CN115172546A publication Critical patent/CN115172546A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种外延片、外延片制备方法以及发光二极管，该外延片包括三维岛状层，三维岛状层包括依次层叠设置的第一超晶格层以及第二超晶格层；第一超晶格层包括以预设周期依次交替层叠设置的第一超晶格第一子层、第二子层、第三子层、第四子层以及第五子层；第二超晶格层包括以预设周期依次交替层叠在最后一个第一超晶格第五子层上的第二超晶格第一子层以及第二超晶格第二子层；其中，第一超晶格第一子层、第一超晶格第三子层、第一超晶格第五子层以及第二超晶格第二子层均为GaN层，第一超晶格第二子层为AlN层，第一超晶格第四子层为InN层，第二超晶格第一子层为MgN层。本发明解决了现有技术中的外延片晶体质量差的问题。

Description

一种外延片、外延片制备方法及发光二极管
技术领域
本发明涉及半导体技术领域，特别涉及一种外延片、外延片制备方法及发光二极管。
背景技术
GaN材料由于其具有热产生效率低，抗辐射，击穿电压高，电子饱和漂移速度大，和介电常数小的优点，已被广泛应用在高频、高温、高压电子器件领域、发光二极管(LED)和半导体激光器(LD)等方面，成为当前研究的热点。
LED外延生长过程中，由于缺乏与GaN相匹配的衬底材料，目前通常采用异质衬底进行外延生长，其中，包括蓝宝石、SiC和Si等。由于异质外延生长时，GaN外延层与衬底之间存在晶格失配，导致异质外延得到的GaN薄膜的界面处具有大量的位错和缺陷，使得材料的晶体质量及性能受到严重的影响。例如，蓝宝石衬底与GaN晶格失配为14％，Si衬底与GaN晶格失配为17％，热失配为56％。目前GaN基LED外延层生长一般先通过MOCVD方法或PVD方法或两者相结合的方法制备AlN(或AlGaN)缓冲层，降低衬底与外延层因晶格失配而产生的位错，然后在MOCVD中继续外延生长三维岛状GaN层、二维未掺杂GaN层、n型掺杂GaN层、有源层和p型掺杂GaN层。因此，三维岛状GaN层的生长质量对后续GaN外延层的晶体质量影响至关重要。
现有技术中，目前常用的方法是通过增加生长压力和降低Ⅴ/Ⅲ比使GaN呈现三维生长模式，而常规的通过调整生长压力和Ⅴ/Ⅲ比虽然在一定程度上能改善GaN外延层的晶体质量，但外延片的晶体质量依然较差。
发明内容
基于此，本发明的目的是提供一种外延片、外延片制备方法及发光二极管，旨在解决现有技术中的外延片的晶体质量差的问题。
本发明实施例是这样实现的：
一方面，提供了一种外延片，包括三维岛状层，所述三维岛状层包括依次层叠设置的第一超晶格层以及第二超晶格层；
所述第一超晶格层包括以预设周期依次交替层叠设置的第一超晶格第一子层、第一超晶格第二子层、第一超晶格第三子层、第一超晶格第四子层以及第一超晶格第五子层；
所述第二超晶格层包括以预设周期依次交替层叠在最后一个所述第一超晶格第五子层上的第二超晶格第一子层以及第二超晶格第二子层；
其中，所述第一超晶格第一子层、第一超晶格第三子层、第一超晶格第五子层以及所述第二超晶格第二子层均为GaN层，所述第一超晶格第二子层为AlN层，所述第一超晶格第四子层为InN层，所述第二超晶格第一子层为MgN层。
另外，根据本发明实施例提出的外延片，还可以具有如下的附加技术特征：
进一步的，所述第一超晶格层中，单个周期内的所述第一超晶格第二子层和第一超晶格第四子层的生长厚度均为1～5nm。
进一步的，所述第一超晶格层中，单个周期内的所述第一超晶格第一子层、第一超晶格第三子层、第一超晶格第五子层的生长厚度均为10～15nm。
进一步的，所述第二超晶格层中，单个周期内的所述第二超晶格第二子层的生长厚度为10～20nm。
进一步的，所述第二超晶格层中，单个周期内的所述第二超晶格第一子层的生长厚度为1～5nm。
进一步的，所述第一超晶格层的预设周期为10～15次，所述第二超晶格层的预设周期为10～20次。
进一步的，所述外延片还包括衬底、缓冲层、二维未掺杂GaN层、N型掺杂GaN层、多量子阱层、电子阻挡层、P型掺杂GaN层以及接触层；
所述缓冲层、三维岛状层、二维未掺杂GaN层、N型掺杂GaN层、多量子阱层、电子阻挡层、P型掺杂GaN层以及接触层依次层叠在所述衬底上。
另一方面，提供了一种外延片制备方法，用于制备上述的外延片，所述外延片制备方法包括：
提供一衬底；
在所述衬底上生长缓冲层；
在所述缓冲层上以预设周期依次交替生长第一超晶格第一子层、第一超晶格第二子层、第一超晶格第三子层、第一超晶格第四子层以及第一超晶格第五子层形成第一超晶格层，接着在最后一个所述第一超晶格第五子层上以预设周期依次交替生长第二超晶格第一子层、第二超晶格第二子层形成第二超晶格层，以生长三维岛状层，其中，所述第一超晶格第一子层、第一超晶格第三子层、第一超晶格第五子层以及所述第二超晶格第二子层均为GaN层，所述第一超晶格第二子层为AlN层，所述第一超晶格第四子层为InN层，所述第二超晶格第一子层为MgN层；
依次在所述三维岛状层上生长二维未掺杂GaN层、N型掺杂GaN层、多量子阱层、电子阻挡层、P型掺杂GaN层以及接触层。
进一步的，上述外延片制备方法，其中，所述第一超晶格层以及第二超晶格层的生长温度均为800～1000℃、生长压力均为50～200torr。
又一方面，提供了一种发光二极管，包括上述的外延片。
与现有技术相比：本发明实施例通过将三维岛状层分别设置成第一超晶格层和第二超晶格层，第一超晶格层GaN/AlN/GaN/InN/GaN中插入AlN层和InN层，从而能够借助AlN与GaN的晶格失配、InN与GaN的晶格失配，促进三维GaN岛状的生长，降低三维GaN岛状的密度，有利于减少因二维愈合而产生的位错，从而提升GaN外延层晶体质量，并且AlN在GaN层上生长引入的张应力，可以由InN在GaN层上生长产生的压应力来缓解或抵消，减小外延层中的应力，可降低外延翘曲度；随后在第二超晶格层MgN/GaN中插入MgN层，能够抑制GaN岛状的横向生长，延迟三维GaN岛的愈合，从而再次增强三维GaN岛的愈合以及对位错的抑制作用，从而达到最终的改善GaN外延晶体质量的目的。
附图说明
图1为本发明一实施例当中提出的外延片的结构示意图；
图2为本发明一实施例当中提出的外延片的第一超晶格层的结构示意图；
图3为本发明一实施例当中提出的外延片的第二超晶格层的结构示意图。
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的若干实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
需要说明的是，当元件被称为“固设于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
本发明实施例针对目前外延片的晶体质量差的问题，提出了一种外延片、外延片制备方法及发光二极管，其中：
请参阅图1至图3，该外延片包括：
衬底1，依次层叠在衬底上的缓冲层2、三维岛状层3、二维未掺杂GaN层4、N型掺杂GaN层5、多量子阱层6、电子阻挡层7、P型掺杂GaN层8以及接触层9。
示例而非限定，在本实施例当中，衬底1为蓝宝石衬底，缓冲层2为AlGaN层，多量子阱层6由5到12个周期的InGaN/GaN层组成，其中InGaN层为阱层，GaN层为垒层，电子阻挡层7为AlGaN层，接触层9为GaN层。
进一步的，三维岛状层3包括依次层叠设置的第一超晶格层31以及第二超晶格层32；其中，第一超晶格层31包括以预设周期依次交替层叠设置的第一超晶格第一子层310、第一超晶格第二子层311、第一超晶格第三子层312、第一超晶格第四子层313以及第一超晶格第五子层314，第二超晶格层32包括以预设周期依次交替层叠在最后一个第一超晶格第五子层314上的第二超晶格第一子层320以及第二超晶格第二子层321。
具体的，第一超晶格第一子层310、第一超晶格第三子层312、第一超晶格第五子层314以及第二超晶格第二子层321均为GaN层，第一超晶格第二子层311为AlN层，第一超晶格第四子层313为InN层，第二超晶格第一子层321为MgN层。
可以理解的，通过将三维岛状层3分别设置成第一超晶格层31和第二超晶格层32，第一超晶格层31GaN/AlN/GaN/InN/GaN中插入AlN层和InN层，从而能够借助AlN与GaN的晶格失配、InN与GaN的晶格失配，促进三维GaN岛状的生长，降低三维GaN岛状的密度，有利于减少因二维愈合而产生的位错，从而提升GaN外延层晶体质量，并且AlN在GaN层上生长引入的张应力，可以由InN在GaN层上生长产生的压应力来缓解或抵消，减小外延层中的应力，可降低外延翘曲度；随后在第二超晶格层32MgN/GaN中插入MgN层，能够抑制GaN岛状的横向生长，延迟三维GaN岛的愈合，从而再次增强三维GaN岛的愈合以及对位错的抑制作用，从而达到最终的改善GaN外延晶体质量的目的。
更具体的，在第一超晶格层31的单个周期内，第一超晶格第二子层311的生长厚度为1～5nm，第一超晶格第四子层313的生长厚度为1～5nm，第一超晶格第一子层311的生长厚度为10～15nm，第一超晶格第三子层312的生长厚度为10～15nm，第一超晶格第五子层314的生长厚度为10～15nm。在第二超晶格层32的单个周期内，第二超晶格第二子层321的生长厚度为10～20nm，第二超晶格第一子层320的生长厚度为1～5nm。第一超晶格层31的预设周期为10～15次，第二超晶格层32的预设周期为10～20次。
另一方面，本发明实施例提出的外延片制备方法，用于制备上述的外延片，所述外延片制备方法包括：
提供一衬底；
在所述衬底上生长缓冲层；
在所述缓冲层上以预设周期依次交替生长第一超晶格第一子层、第一超晶格第二子层、第一超晶格第三子层、第一超晶格第四子层以及第一超晶格第五子层形成第一超晶格层，接着在所述第一超晶格第五子层上以预设周期依次交替生长第二超晶格第一子层、第二超晶格第二子层形成第二超晶格层，以生长三维岛状层，其中，所述第一超晶格第一子层、第一超晶格第三子层、第一超晶格第五子层以及所述第二超晶格第二子层均为GaN层，所述第一超晶格第二子层为AlN层，所述第一超晶格第四子层为InN层，所述第二超晶格第一子层为MgN层；
依次在所述三维岛状层上生长二维未掺杂GaN层、N型掺杂GaN层、多量子阱层、电子阻挡层、P型掺杂GaN层以及接触层。
其中，第一超晶格层31以及第二超晶格层32的生长温度均为800～1000℃、生长压力均为50～200torr。
另一方面，本发明实施例提出的发光二极管，包括上述的外延片。
为了便于理解本发明，下面将参照相关实施例对本发明进行更全面的描述。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
实施例1
提供一蓝宝石衬底；
将衬底转入MOCVD系统中，在氢气气氛下进行原位退火处理，其中，退火温度为1000℃-1200℃，退火压力为150Torr-500Torr，退火时间在5分钟至10分钟之间；
退火完成后，在生长温度为600～900℃，生长压力为50～200torr的条件下在衬底上生长AlGaN层以形成厚度为20～50nm的缓冲层，其中，AlGaN的Al组分小于1.0；
缓冲层生长完后控制生长温度为800～1000℃，生长压力为50～200torr，依次以预设周期生长GaN/AlN/GaN/InN/GaN层以生长第一超晶格层，接着在最后一个GaN层依次以预设周期生长MgN/GaN层以形成第二超晶格层，从而在缓冲层上生长三维岛状层；
三维岛状层生长完后，温度调节至1050℃-1200℃，生长压力调节至100Torr～300Torr，生长厚度在1.0至3.0微米的二维未掺杂GaN层；二维未掺杂GaN层生长结束后，在生长温度为1100℃-1200℃，压力为100Torr～300Torr的条件系，生长一层Si掺杂的N型GaN层，厚度在1.0-3.0微米之间，Si掺杂浓度在1019cm-3-1020cm-3之间；
N型掺杂GaN层生长结束后，生长5到12个周期InGaN/GaN层以生长多量子阱层，其中，InGaN为阱层，GaN为垒层，单个InGaN阱层厚度为2-4nm，生长温度为800℃-900℃，生长压力为100Torr～300Torr，单个GaN垒层的厚度为8-20nm，生长温度为900℃-1000℃，生长压力为100Torr到300Torr；
多量子阱层生长完后，在生长温度为1000℃与1100℃，生长压力为50Torr～100Torr，生长厚度在20nm至100nm之间的AlGaN层以形成电子阻挡层，其中，Al组分在0.1-0.5之间；
电子阻挡层生长完后，在生长温度为950℃-1050℃，生长压力为100Torr-600Torr，生长一层厚度在30nm至200nm之间的P型掺杂GaN层，其中，Mg掺杂浓度在1019cm-3-1020cm-3之间；
在P型掺杂GaN层生长完成后，在生长温度区间为1000℃-1100℃，生长压力区间为100Torr-300Torr的条件下生长厚度在10nm至50nm之间GaN层以形成接触层；
外延结构生长结束后，将反应腔温度降低，在氮气气氛中退火处理，退火温度区间为650℃-850℃，退火处理5到15分钟，直至室温外延生长结束。
另外，在具体实施时，三甲基铝(TMAl)、三甲基镓或三乙基镓(TMGa或TEGa)、三甲基铟(TMIn)和氨气分别作为Ⅲ族源和Ⅴ族源的前驱体，硅烷和二茂镁分别作为N型掺杂剂和P型掺杂剂的前驱体，氮气和氢气作为载气。
请参阅表1，所示为通过采用本发明上述实施例1中的制备方法制备得到的9组外延片的对应的性能数据，其中，主要对三维岛状层中的第一超晶格第二子层及第三子层的生长厚度进行变化。
表1
Figure BDA0003753285670000081
请参阅表2，所示为通过采用本发明上述实施例1中的制备方法制备得到的9组外延片的对应的性能数据，其中，主要对三维岛状层中的第一超晶格层的生长温度和压力进行变化。
表2
Figure BDA0003753285670000082
请参阅表3，所示为通过采用本发明上述实施例1中的制备方法制备得到的9组外延片的对应的性能数据，其中，主要对三维岛状层中的第一超晶格层的生长温度和压力进行变化。
表3
Figure BDA0003753285670000083
Figure BDA0003753285670000091
另外，对现有的三维岛状层制备得到的外延片的上述性能进行测试，得到表4的数据，需要说说明的是，现有的三维岛状层均由GaN层组成，并且，为了保证实验的可靠性，除了三维岛状层的结构以及制备方法不一样以外，制备外延片的其他层的工艺参数均保持一致。
表4
现有三维岛状层
XRD-(002)(预设面的半宽)(arcsec) 186
XRD-(102)预设面的半宽)(arcsec) 237
抗静电良率(％) 93.5
结合表1至4可以明显看出，通过本发明实施例的三维岛状层制备出的外延片的表面缺陷度明显降低以及抗静电良率明显提升，进而，外延片的晶体质量得到了明显提升。
另外，结合表1可以明显看出，三维岛状层中第一超晶格层GaN/AlN/GaN/InN/GaN中AlN层以及InN层厚度对外延片的晶体质量提升都有一定的影响，并且，合理的厚度范围对晶体质量提升均有一定的促进作用，当AlN层以及InN层的厚度均在2.0nm时，外延片的晶体质量提升稳定在较佳值。
结合表2可以明显看出，三维岛状层中第一超晶格层的厚度固定，温度和压力对外延片的晶体质量提升都有一定的影响，合理的温度范围和压力范围对晶体质量提升均有一定的促进作用，并且，在生长温度为850℃，生长压力为100torr时，外延片的晶体质量提升稳定在较佳值。
结合表3可以明显看出，第二超晶格层第一子层MgN厚度，温度、压力对外延片的晶体质量提升都有一定的影响，合理的温度范围和压力范围对晶体质量提升均有一定的促进作用，并且，在生长温度为900℃，生长压力为150torr，生长厚度为3.0nm时，外延片的晶体质量提升稳定在较佳值。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种外延片，包括三维岛状层，其特征在于，所述三维岛状层包括依次层叠设置的第一超晶格层以及第二超晶格层；
所述第一超晶格层包括以预设周期依次交替层叠设置的第一超晶格第一子层、第一超晶格第二子层、第一超晶格第三子层、第一超晶格第四子层以及第一超晶格第五子层；
所述第二超晶格层包括以预设周期依次交替层叠在最后一个所述第一超晶格第五子层上的第二超晶格第一子层以及第二超晶格第二子层；
其中，所述第一超晶格第一子层、第一超晶格第三子层、第一超晶格第五子层以及所述第二超晶格第二子层均为GaN层，所述第一超晶格第二子层为AlN层，所述第一超晶格第四子层为InN层，所述第二超晶格第一子层为MgN层。
2.根据权利要求1所述的外延片，其特征在于，在所述第一超晶格层的单个周期内，所述第一超晶格第二子层的生长厚度为1～5nm，所述第一超晶格第四子层的生长厚度为1～5nm。
3.根据权利要求1或2所述的外延片，其特征在于，在所述第一超晶格层的单个周期内，所述第一超晶格第一子层的生长厚度为10～15nm，所述第一超晶格第三子层的生长厚度为10～15nm，所述第一超晶格第五子层的生长厚度为10～15nm。
4.根据权利要求1所述的外延片，其特征在于，在所述第二超晶格层的单个周期内，所述第二超晶格第二子层的生长厚度为10～20nm。
5.根据权利要求1或4所述的外延片，其特征在于，在所述第二超晶格层的单个周期内，所述第二超晶格第一子层的生长厚度为1～5nm。
6.根据权利要求1所述的外延片，其特征在于，所述第一超晶格层的预设周期为10～15次，所述第二超晶格层的预设周期为10～20次。
7.根据权利要求1所述的外延片，其特征在于，所述外延片还包括衬底、缓冲层、二维未掺杂GaN层、N型掺杂GaN层、多量子阱层、电子阻挡层、P型掺杂GaN层以及接触层；
所述缓冲层、三维岛状层、二维未掺杂GaN层、N型掺杂GaN层、多量子阱层、电子阻挡层、P型掺杂GaN层以及接触层依次层叠在所述衬底上。
8.一种外延片制备方法，其特征在于，用于制备权利要求1至7任一项所述的外延片，所述外延片制备方法包括：
提供一衬底；
在所述衬底上生长缓冲层；
在所述缓冲层上以预设周期依次交替生长第一超晶格第一子层、第一超晶格第二子层、第一超晶格第三子层、第一超晶格第四子层以及第一超晶格第五子层形成第一超晶格层，接着在最后一个所述第一超晶格第五子层上以预设周期依次交替生长第二超晶格第一子层、第二超晶格第二子层形成第二超晶格层，以生长三维岛状层，其中，所述第一超晶格第一子层、第一超晶格第三子层、第一超晶格第五子层以及所述第二超晶格第二子层均为GaN层，所述第一超晶格第二子层为AlN层，所述第一超晶格第四子层为InN层，所述第二超晶格第一子层为MgN层；依次在所述三维岛状层上生长二维未掺杂GaN层、N型掺杂GaN层、多量子阱层、电子阻挡层、P型掺杂GaN层以及接触层。
9.根据权利要求8所述的外延片制备方法，其特征在于，所述第一超晶格层以及第二超晶格层的生长温度均为800～1000℃、生长压力均为50～200torr。
10.一种发光二极管，其特征在于，包括根据权利要求1至7中任一项所述的外延片。
CN202210847211.3A 2022-07-19 2022-07-19 一种外延片、外延片制备方法及发光二极管 Pending CN115172546A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210847211.3A CN115172546A (zh) 2022-07-19 2022-07-19 一种外延片、外延片制备方法及发光二极管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210847211.3A CN115172546A (zh) 2022-07-19 2022-07-19 一种外延片、外延片制备方法及发光二极管

Publications (1)

Publication Number Publication Date
CN115172546A true CN115172546A (zh) 2022-10-11

Family

ID=83495911

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210847211.3A Pending CN115172546A (zh) 2022-07-19 2022-07-19 一种外延片、外延片制备方法及发光二极管

Country Status (1)

Country Link
CN (1) CN115172546A (zh)

Similar Documents

Publication Publication Date Title
US8816322B2 (en) Group III nitride semiconductor light-emitting device and production method therefor
CN110718612B (zh) 发光二极管外延片及其制造方法
CN108346725B (zh) 一种氮化镓基发光二极管外延片及其制造方法
CN103633214A (zh) InGaN/GaN超晶格缓冲层结构、制备方法及含该结构的LED芯片
CN115020558B (zh) 一种高复合效率的发光二极管外延片及其制备方法
CN116072780B (zh) 发光二极管外延片及其制备方法、发光二极管
US8465997B2 (en) Manufacturing method of group III nitride semiconductor
CN116230825B (zh) 一种氢杂质调控空穴注入层的led外延片及其制备方法
CN114361302B (zh) 一种发光二极管外延片、发光二极管缓冲层及其制备方法
CN108447952B (zh) 一种发光二极管外延片及其制备方法
CN116190520A (zh) 提高波长良率的led外延片及其制备方法、led芯片
CN109273571B (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN117174793B (zh) 一种蓝绿光led外延片及其制备方法、led芯片
CN107658374B (zh) 一种发光二极管的外延片及其制备方法
CN117199203A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116487493A (zh) 发光二极管外延片及其制备方法、led芯片
CN109473521B (zh) 一种发光二极管外延片及其制备方法
CN116435424A (zh) 一种辐射复合效率高的发光二极管外延片及其制备方法
CN115084329B (zh) 一种应用于Si衬底上的LED外延片及其生长方法
CN114855273B (zh) 一种外延片制备方法、外延片以及发光二极管
CN116230821A (zh) 一种发光二极管外延片及其制备方法
JP2004296701A (ja) エピタキシャル基板ならびに半導体装置および窒化物系半導体の結晶成長方法
CN115332407A (zh) 一种发光二极管外延片及其制备方法
CN114373840A (zh) 一种发光二极管外延片及其制备方法
CN115172546A (zh) 一种外延片、外延片制备方法及发光二极管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination