CN115172311A - 半导体结构及其制作方法 - Google Patents

半导体结构及其制作方法 Download PDF

Info

Publication number
CN115172311A
CN115172311A CN202110361111.5A CN202110361111A CN115172311A CN 115172311 A CN115172311 A CN 115172311A CN 202110361111 A CN202110361111 A CN 202110361111A CN 115172311 A CN115172311 A CN 115172311A
Authority
CN
China
Prior art keywords
layer
bonding
bonding layer
semiconductor
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110361111.5A
Other languages
English (en)
Inventor
杜杨
林永丰
林琮翔
周钰杰
周政道
卢奕均
陈俊旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vanguard International Semiconductor Corp
Original Assignee
Vanguard International Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vanguard International Semiconductor Corp filed Critical Vanguard International Semiconductor Corp
Priority to CN202110361111.5A priority Critical patent/CN115172311A/zh
Publication of CN115172311A publication Critical patent/CN115172311A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/271—Manufacture and pre-treatment of the layer connector preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体结构，包括陶瓷基底、第一键合层、第二键合层、空腔、及半导体层。其中，陶瓷基底包括位于其表面的孔洞。第一键合层设置于陶瓷基底的表面之上，且第二键合层键合至第一键合层。空腔设置于孔洞的上方且被第一键合层及第二键合层围封。半导体层延伸跨越空腔的上方且沿着第二键合层的表面而设置。

Description

半导体结构及其制作方法
技术领域
本发明涉及一种半导体结构，尤其涉及一种包括陶瓷基板的半导体结构及其制作方法。
背景技术
随着5G通讯及电动车产业的发展，对于高频率、高功率半导体元件的需求也日益成长，这些高频率、高功率半导体元件可例如是高频晶体管、高功率场效晶体管、或高电子迁移率晶体管(high electron mobility transistor,HEMT)。高频率、高功率半导体元件一般采用半导体化合物，例如氮化镓、碳化硅等III-V族半导体化合物，其具备高频率、耐高压、低导通电阻等特性。此外，由于为了提升散热效果，一般会以陶瓷基板作为上述半导体元件的承载基板。
然而，由于陶瓷基板通常是经由烧结制程而形成，因此其表面和内部会分布孔洞和孔隙，且部分孔洞和孔隙的直径可能会大于10μm。由于陶瓷基板会被用来承载其他的叠层，因此需要平坦且完整的表面。倘若表面存在孔洞，将会造成陶瓷基板上方的叠层产生破裂或缺陷。一般而言，可以在陶瓷基板的表面形成填充层，以消除直径较小(≦10μm)的孔洞，但是对于直径较大(>大于10μm)的孔洞，则仍无法通过沉积制程而消除。
因此，有必要提供一种改良的半导体结构及其制作方法，以解决现有技术中存在的缺失。
发明内容
有鉴于此，本发明提供一种半导体结构及其制作方法，以解决现有技术所面临的技术问题。
根据本发明一实施例，公开一种半导体结构，包括陶瓷基底、第一键合层、第二键合层、空腔、及半导体层。其中，陶瓷基底包括位于其表面的孔洞。第一键合层设置于陶瓷基底的表面之上，且第二键合层键合至第一键合层。空腔设置于孔洞的上方且被第一键合层及第二键合层围封。半导体层延伸跨越空腔的上方且沿着第二键合层的表面而设置。
根据本发明另一实施例，公开一种半导体结构的制作方法，包括下列步骤。提供一第一晶圆结构，其中第一晶圆结构包括陶瓷基底及第一键合层，陶瓷基底包括位于其表面的孔洞，且第一键合层设置于陶瓷基底的表面，且部分的第一键合层会填入孔洞。提供第二晶圆结构，其中第二晶圆结构包括半导体层及设置于半导体层表面的第二键合层。键合第一晶圆结构和第二晶圆结构，使第一键合层和第二键合层围封空腔，其中空腔重叠于孔洞。
根据本发明实施例，通过在陶瓷基底的孔洞中和表面上形成第一键合层，并利用晶圆键合，便可以将第二键合层和半导体层完整转移至陶瓷基底之上。因此，可使得半导体层完整延伸跨越位于陶瓷基底表面的各孔洞，而不会发生截断或破裂的情形。
附图说明
为了使下文更容易被理解，在阅读本发明时可同时参考图式及其详细文字说明。通过本文中的具体实施例并参考相对应的图式，俾以详细解说本发明的具体实施例，并用以阐述本发明的具体实施例的作用原理。
图1是本发明一实施例的提供包括孔洞的第一晶圆结构的剖面示意图。
图2是本发明一实施例的半导体装置的剖面示意图。
图3是本发明一实施例对第一键合层施予平坦化制程后的剖面示意图。
图4是本发明一实施例的提供第二晶圆结构后的剖面示意图。
图5是本发明一实施例键合第一键合层和第二键合层之后的剖面示意图。
图6是本发明一实施例施行分离制程后的剖面示意图。
图7是本发明一实施例施行形成元件层之后的剖面示意图。
图8是本发明一实施例的半导体结构的制作方法流程图。
其中，附图标记说明如下：
100···第一晶圆结构
102···陶瓷基底
104···孔洞
104a···第一孔洞
104b···第二孔洞
104c···第三孔洞
105···上表面
106···孔隙
107···下表面
112···第一填充层
114···第二填充层
116···第一键合层
120···凹陷
120a···第一凹陷
120b···第二凹陷
121a···边缘
121b···边缘
122···空腔
122a···第一空腔
122b···第二空腔
130···第一键合面
200···第二晶圆结构
202···第二基底
202a···半导体层
202b···载体层
205···上表面
207···下表面
216···第二键合层
230···第二键合面
240···掺杂层
300···半导体结构
304···暴露面
330···键合面
400···半导体结构
402···缓冲层
404···半导体叠层
406···元件层
500···制作方法
D1···第一深度
D2···第二深度
D3···第三深度
L1···距离
L2···距离
S502···步骤
S504···步骤
S506···步骤
T1···第一厚度
T2···第二厚度
T3···第三厚度
W1···第一宽度
W2···第二宽度
W3···第三宽度
W4···第四宽度
W5···第五宽度
具体实施方式
本发明提供了数个不同的实施例，可用于实现本发明的不同特征。为简化说明起见，本发明也同时描述了特定构件与布置的范例。提供这些实施例的目的仅在于示意，而非予以任何限制。
本发明中针对「第一部件形成在第二部件上或上方」的叙述，其可以是指「第一部件与第二部件直接接触」，也可以是指「第一部件与第二部件之间另存在有其他部件」，致使第一部件与第二部件并不直接接触。此外，本发明中的各种实施例可能使用重复的元件符号和/或文字注记。使用这些重复的元件符号与文字注记是为了使叙述更简洁和明确，而非用以指示不同的实施例及/或配置之间的关联性。
另外，针对本发明中所提及的空间相关的叙述词汇，例如：「在...之下」、「在...之上」、「低」、「高」、「下方」、「上方」、「之下」、「之上」、「底」、「顶」和类似词汇时，为便于叙述，其用法均在于描述图式中一个部件或特征与另一个(或多个)部件或特征的相对关系。除了图式中所显示的摆向外，这些空间相关词汇也用来描述半导体装置在制作过程中、使用中以及操作时的可能摆向。举例而言，当半导体装置被旋转180度时，原先设置于其他部件「上方」的某部件便会变成设置于其他部件「下方」。因此，随着半导体装置的摆向的改变(旋转90度或其它角度)，用以描述其摆向的空间相关叙述亦应通过对应的方式予以解释。
虽然本发明使用第一、第二、第三等等用词，以叙述种种元件、部件、区域、层、及/或区块(section)，但应了解此等元件、部件、区域、层、及/或区块不应被此等用词所限制。此等用词仅是用以区分某一元件、部件、区域、层、及/或区块与另一个元件、部件、区域、层、及/或区块，其本身并不意含及代表该元件有任何之前的序数，也不代表某一元件与另一元件的排列顺序、或是制造方法上的顺序。因此，在不背离本发明的具体实施例的范畴下，下列所讨论的第一元件、部件、区域、层、或区块亦可以第二元件、部件、区域、层、或区块之词称之。
本发明中所提及的「约」或「实质上」的用语通常表示在一给定值或范围的20％之内，较佳是10％之内，且更佳是5％之内，或3％之内，或2％之内，或1％之内，或0.5％之内。应注意的是，说明书中所提供的数量为大约的数量，亦即在没有特定说明「约」或「实质上」的情况下，仍可隐含「约」或「实质上」的含义。
本发明中所提及的「耦接」、「耦合」、「电连接」一词包含任何直接及间接的电气连接手段。举例而言，若文中描述第一部件耦接于第二部件，则代表第一部件可直接电气连接于第二部件，或通过其他装置或连接手段间接地电气连接至该第二部件。
虽然下文通过具体实施例以描述本发明，然而本发明的原理亦可应用至其他的实施例。此外，为了不致使本发明的精神晦涩难懂，特定的细节会被予以省略，该些被省略的细节属于所属技术领域中具有通常知识者的知识范围。
图1是本发明一实施例的提供包括孔洞的第一晶圆结构的剖面示意图。图8是本发明一实施例的半导体结构的制作方法流程图。根据本发明一实施例，可以施行制作方法500的步骤S502，以提供第一晶圆结构，第一晶圆结构包括陶瓷基底及设置于陶瓷基底表面的第一键合层，陶瓷基底包括位于其表面的孔洞，且部分的第一键合层会填入孔洞。根据本发明一实施例，步骤S502可以包括多个步骤，例如图1至图3所示的步骤。如图1所示，在步骤S502的初始阶段，可以提供第一晶圆结构100，其中，第一晶圆结构100可以是整片晶圆，也可以是经过劈裂后的晶圆。第一晶圆结构100可以包括陶瓷基底102，或是进一步包括固接于陶瓷基底102的下表面107的载体基底(图未示)。根据本发明的实施例，陶瓷基底102的组成可以包括多孔性的单晶或多晶陶瓷材料，例如氧化铝(Al2O3)、氮化铝(AlN)、氮化镓(GaN)、氮化铝镓(AlGaN)、碳化硅(SiC)、或其他陶瓷材料。由于陶瓷基底102的组成包括多孔性材料，因此陶瓷基底102的上表面105和内部可分别包括至少一孔洞104或至少一孔隙106，例如是位于表面105的数十个或数百个以上的孔洞，以及位于陶瓷基底102的内部的数十个或数百个以上的孔隙，且陶瓷基底102的各孔洞104和各孔隙106的最长内径可为1μm至20μm。根据本发明的一实施例，陶瓷基底102的表面105可以至少包括第一孔洞104a、第二孔洞104b、及第三孔洞104c，而陶瓷基底102的内部可以至少包括孔隙106。第一孔洞104a、第二孔洞104b、及第三孔洞104c可以分别具有相同或不同的深度和宽度，举例而言，第一孔洞104a可以具有第一深度D1和第一宽度W1，第二孔洞104b可以具有第二深度D2和第二宽度W2，第三孔洞104c可以具有第三深度D3和第三宽度W3。其中，孔洞深度由深至浅为第二深度D2、第一深度D1、第三深度D3，孔洞宽度由宽至窄为第一宽度W1、第二宽度W2、第三宽度W3。根据本发明一实施例，至少一孔洞的深度及/或宽度为10μm至30μm，举例而言，第一孔洞104a的第一深度D1和第一宽度W1可以均大于10μm，且第二孔洞104b的第二深度D2和第二宽度W2可以均大于10μm。然而，第三孔洞104c的第三深度D3和第三宽度W3则均小于10μm。
根据本发明的实施例，陶瓷基底102为高机械强度基底，例如是机械强度高于单晶硅基底的陶瓷基底，且陶瓷基底102的上表面105不易经由研磨制程而被移除或平坦化。此外，陶瓷基底102的上表面105或孔洞104a～104c内壁可包括可选择的涂布材料(图未示)，例如氧化铝(Al2O3)、氧化钇(Y2O3)、或二氧化锆(ZrO2)，以改变陶瓷基底102的表面特性，但不限定于此。
图2是本发明一实施例在陶瓷基底的孔洞内设置第一键合层后的剖面示意图。在完成图1所示的步骤后，可继续步骤S502，以形成第一键合层116于陶瓷基底102的上表面105之上，且部分的第一键合层116可以被填入于孔洞104。根据本发明一实施例，第一键合层116的材质包括适用于晶圆键合的材料，且其材质相异于陶瓷基底102，例如是氧化硅或氮化硅等含硅介电材料，但不限定于此。第一键合层116的厚度T1为0.5μm至5μm，且厚度T1会小于第一孔洞104a和第二孔洞104b的深度D1、D2。此外，第一键合层116可以是单层结构或是多层结构，例如是由第一填充层112和第二填充层114所构成的双层堆栈结构。根据本发明一实施例，第一填充层112和第二填充层114可以具有相同的材质，例如氧化硅，且第一填充层112可以经由填隙能力较佳的沉积制程而形成，例如流体化学气相沉积(flowablechemical vapor deposition,FCVD)制程或旋转涂布制程。举例而言，形成第一填充层112的步骤可以包括先利用流体化学气相沉积(flowable chemical vapor deposition,FCVD)制程或旋转涂布制程，以将具有流动性之前驱物填入孔洞104，其中前驱物可以是呈现液态的硅氧烷化物，但不以此为限。接着，可以进一步将前驱物转化成固态的第一填充层112。相较之下，针对形成第二填充层114的步骤，可以选自任何能使第二填充层114完整覆盖住第一填充层112的沉积制程，而不限于填隙能力较佳的沉积制程，例如是低压化学气相沉积制程(low pressure chemical vapor deposition,LPCVD)、电浆辅助化学气相沉积(plasmaenhanced chemical vapor deposition,PECVD)制程、或原子层沉积(atomic layerdeposition,ALD)制程，但不限定于此。由于第一键合层116不仅延伸分布于上表面105之上，还会填入于孔洞104之中，因此可以增进第一键合层116和陶瓷基底102之间的附着性。
通过形成第一键合层116，可以使得第一键合层116填满尺寸较小的孔洞104，例如第三孔洞104c。然而，对于尺寸较大的孔洞104，例如第一孔洞104a和第二孔洞104b，由于其深度及/或宽度会大于10μm，因此无法被厚度小于5μm的第一键合层116填满，而使得第一键合层116的表面会包括至少一凹陷120，例如第一凹陷120a和第二凹陷120b。其中，第一凹陷120a和第二凹陷120b会分别位于第一孔洞104a和第二孔洞104b的正上方，且第一凹陷120a和第二凹陷120b各自的最底端仍会低于陶瓷基底102的上表面105。根据本发明一实施例，倘若要将第一孔洞104a和第二孔洞104b填满，则可能会过度增加第一键合层116的厚度T1，此作法不但会大幅增加沉积形成第一键合层116的时间，也会大幅增加第一键合层116的表面起伏程度。
图3是本发明一实施例对第一键合层施予平坦化制程后的剖面示意图。如图3所示，在完成图2所示的步骤后，仍继续步骤S502，对第一键合层116施行平坦化制程，以形成平坦的第一键合面130。其中，在后续将第一键合面130键合至其他结构的表面的过程中，平坦的第一键合面130有利于更坚固的接合。经由上述的平坦化制程，第一键合层116的厚度T2会变薄，而降低至0.45μm至4.5μm，且厚度T2会小于平坦化制程前的厚度T1。此外，虽然上述平坦化制程可以降低第一键合层116的凹陷120的深度，但仍无法完全去除全部的凹陷120。根据本发明一实施例，当完成上述的平坦化制程之后，第一凹陷120a和第二凹陷120b仍存在于第一键合层116中，第一凹陷120a可以具有第四深度D4和第四宽度W4，第二凹陷120b可以具有第五深度D5和第五宽度W5，其中第四深度D4和第五深度D5均大于厚度T2，且第四宽度W4和第五宽度W5会分别小于第一宽度W1和第二宽度W2。
图4是本发明一实施例的提供第二晶圆结构后的剖面示意图。根据本发明一实施例，在完成步骤S502之后，可以施行步骤S504，以提供第二晶圆结构，第二晶圆结构包括半导体层及设置于半导体层表面的第二键合层。根据本发明一实施例，步骤S504可以包括多个子步骤，例如是包括图4所示的步骤。此外，步骤S504的施行时点不限于在步骤S502之后，其也可以是在步骤S502之前，或是和步骤S502并行。
如图4所示，在步骤S504的初始阶段，可以提供第二晶圆结构200，其中，第二晶圆结构200可以是整片晶圆，也可以是经过劈裂后的晶圆。根据本发明一实施例，第一晶圆结构200可以包括第二基底202，且第二基底202包括半导体层202a和位于半导体层202a下方的载体层202b。对于第二基底202为单石基底的情形，半导体层202a和载体层202b可以共构成单石结构(或称单晶结构)。根据本发明一实施例，上述的单石基底可以是单晶硅基底或是单晶III-V族半导体化合物基底，但不限定于此。根据本发明一实施例，半导体层202a和载体层202b亦可以分别对应至不同的晶型或组成，根据实际需求来设置。根据本发明一实施例，第二晶圆结构200可以进一步包括固接于第二基底202的下表面207的载体基底(图未示)，以用以增加第二晶圆结构200的整体机械强度。
接着，可以在第二基底202的上表面205形成保护层(图未示)，例如氧化硅层、氮化硅层、氮氧化硅层、或氧氮化硅层。之后，可以在保护层的保护下，施行离子布植制程，以将含氢离子(例如H+、H2 +、或H3 +)及/或含氦离子(He+)注入至第二基底202之中的预定位置，而于第二基底202之中形成包括单峰的掺质浓度分布。其中，掺质浓度波峰所对应的深度可以被视为掺杂层240的主要存在区域。其中，以掺杂层240作为分界，位于掺杂层240上方的第二基底202即为半导体层202a，而位于掺杂层240下方的第二基底202即为载体层202b。根据本发明一实施例，掺杂层240的掺质(例如氢)浓度可以为1×1020atoms/cm3至1×1021atoms/cm3，且掺杂层240和第二基底202的上表面205之间的距离L1可为50nm至800nm，根据实际需求来设置。在形成掺杂层240之后，可以移除位于上表面205的保护层(图未示)，以暴露出上表面205。
通过对第二基底202的局部区域布植高浓度的氢或氦，可以破坏第二基底202的被掺杂区的结晶结构，且形成包含气体的微小空隙。换言之，掺杂层240可以用以降低半导体层202a和载体层202b之间的附着性。因此，当后续对第二基底202施行热处理时，存在于掺杂层240中的气体便会膨胀，使得半导体层202a和载体层202b可沿着掺杂层240所构成的平面而彼此分离。
接着，仍如图4所示，可以经由施行适当的沉积制程，例如低压化学气相沉积制程(low pressure chemical vapor deposition,LPCVD)、电浆辅助化学气相沉积(plasmaenhanced chemical vapor deposition,PECVD)制程、或原子层沉积(atomic layerdeposition,ALD)制程，以形成第二键合层216于第二基底202的上表面205之上。根据本发明一实施例，第二键合层216可以是单层结构或是多层结构，其材质包括适用于晶圆键合的材质，且相异于第二基底202的材质，例如是氧化硅或氮化硅等含硅介电材料，但不限定于此。根据本发明一实施例，在形成第二键合层216的过程中，其制程温度可低于掺杂层240中的气体快速逸失或快速膨胀的温度。举例而言，形成第二键合层216的制程温度可低于350℃，但不限定于此。在沉积形成第二键合层216之后，可以进一步对第二键合层216施行平坦化制程，以形成平坦的第二键合面230。因此，在后续将第二键合面230键合至其他结构的表面的过程中，平坦的第二键合面230有利于更坚固的接合。经由上述的平坦化制程，第二键合层216的厚度T3会变薄，而降低至0.45μm至4.5μm。
在完成图4所示的制程步骤之后，可以施行步骤S506，以键合第一晶圆结构和第二晶圆结构，使第一键合层和第二键合层围封空腔，且空腔重叠陶瓷基底的孔洞，而形成类似如图5所示的结构。图5是本发明一实施例键合第一键合层和第二键合层之后的剖面示意图。如图5所示，可以将第一晶圆结构100和第二晶圆结构200以面对面的方式贴合，并在适当的温度(例如常温)和适当的压力下，使第一晶圆结构100键合至第二晶圆结构200，而形成键合结构300，而使第一键合层116及第二键合层216围封第一空腔122a及第二空腔122b。根据本发明一实施例，通过键合制程，可以使得第一晶圆结构100的第一键合面130和第二晶圆结构200的第二键合面230产生共价键结(例如Si-O-Si)，而构成键合面330(或称为接触面)，且空腔122a、122b各自的部分边缘121a、121b可切齐键合面330。根据本发明一实施例，在施行键合制程之前，可以分别对第一键合面130和第二键合面230进行电浆处理制程或臭氧处理制程，以增加表面的亲水性。此外，当第一键合面130和第二键合面230的粗糙度(例如：均方根粗糙度,Rq)低于10埃时，例如5埃，可以增加两者之间的接合强度。又，通过进行加热处理或加压处理，亦可以增加接合强度。
在完成图5所示的制程步骤之后，可以对键合结构300施行分离制程，以将载体层202b分离于半导体层202a。根据本发明一实施例，在将载体层202b分离于半导体层202a的过程中，可以在400℃以上且低于700℃的温度范围下对第二基底202进行热处理，以膨胀掺杂层240中的气体，而在掺杂层240中产生裂缝。之后，可以施予适当的外力，以沿着掺杂层240所构成的平面劈开第二基底202，而形成如图6所示的结构。
图6是本发明一实施例施行分离制程后的剖面示意图。如图6所示，在施行上述的分离制程之后，可以让半导体层202a和第二键合层216完整的被转移至第一键合层116之上，而不会在其中产生不连续的截断区域。换言之，半导体层202a和第二键合层216可以完整覆盖住陶瓷基底105的表面，并完整的延伸横跨下方的各孔洞104和各空腔122的正上方。根据本发明一实施例，为了进一步降低半导体层202a的暴露面304的表面缺陷或增加平坦度，可以进一步对半导体层202a的暴露面304进行研磨制程或雷射处理制程。此外，半导体层202a的暴露面304和上表面205之间的距离L2可略小于原本的距离L1，而为50nm至800nm。
图7是本发明一实施例施行形成元件层之后的剖面示意图。如图7所示，在完成图6所示的结构之后，可以在半导体层202a上依序堆栈其他的层，例如缓冲层402、半导体叠层404、及元件层406，而形成半导体结构400。其中，缓冲层402可包括复数个III-V族半导体子层，在一些实施例中，缓冲层402的材料可包含氮化铝、氮化镓(GaN)、氮化镓铝(AlxGa1-xN，其中0<x<1)、其它合适的材料、或前述的组合。半导体叠层404可包括复数个半导体子层，例如是复数个III-V族半导体子层，各III-V族半导体子层的组成包括氮化镓(GaN)、磷化铟(InP)、砷化铝(AlAs)、砷化镓(GaAs)、氮化铝镓(AlGaN)、氮化铟铝镓(InAlGaN)或氮化铟镓(InGaN)、氮化铝(AlN)、磷化镓铟(GaInP)、砷化铝镓(AlGaAs)、砷化铝铟(InAlAs)、砷化镓铟(InGaAs)，但不限定于此。元件层406内可以设置高压电晶体元件，例如包括闸极电极、源/汲极电极、插塞、内连线、介电层、或钝化层等部件或层，且元件层406内的部分部件或层可延伸至半导体叠层404内。
根据上述实施例，通过在陶瓷基底的孔洞中和表面上形成第一键合层，并利用晶圆键合，便可以将第二键合层和半导体层完整转移至陶瓷基底之上。因此，可使得半导体层完整延伸跨越位于陶瓷基底表面的各孔洞，而不会在半导体层中或在半导体层上的各堆栈层中产生截断或破裂的情形。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的同等变化与修饰，皆应属于本发明的保护范围。

Claims (20)

1.一种半导体结构，其特征在于，包括：
一陶瓷基底，包括一表面及位于所述表面的至少一孔洞；
一第一键合层，设置于所述陶瓷基底的所述表面之上；
一第二键合层，键合至所述第一键合层；
至少一空腔，设置于所述至少一孔洞的上方，且被所述第一键合层及所述第二键合层围封；以及
一半导体层，延伸跨越所述至少一空腔的上方，且沿着所述第二键合层的表面而设置。
2.如权利要求1所述的半导体结构，其特征在于，所述至少一孔洞的深度和宽度的至少其中之一为10μm至30μm。
3.如权利要求1所述的半导体结构，其特征在于，所述至少一孔洞的深度大于所述第一键合层的厚度。
4.如权利要求1所述的半导体结构，其特征在于，所述第一键合层的材质相异于所述陶瓷基底的材质。
5.如权利要求1所述的半导体结构，其特征在于，所述第一键合层及所述第二键合层的材质包括含硅氧化物。
6.如权利要求1所述的半导体结构，其特征在于，所述第一键合层包括一第一填充层和一第二填充层，所述第二填充层填入所述至少一孔洞，且所述第二填充层设置于所述第一填充层之上。
7.如权利要求1所述的半导体结构，其特征在于：
所述第一键合层和所述第二键合层之间存在一接触面；以及
所述至少一空腔的至少一边缘切齐所述接触面。
8.如权利要求1所述的半导体结构，其特征在于，所述第二键合层覆盖所述陶瓷基底的所述表面，且延伸跨越所述至少一孔洞及所述至少一空腔。
9.如权利要求1所述的半导体结构，其特征在于，所述半导体层直接接触所述第二键合层，且顺向性沿着所述第二键合层的所述表面而设置。
10.如权利要求1所述的半导体结构，其特征在于，另包括一元件层，所述元件层设置于所述半导体层之上且包括至少一电极、一互连结构、及至少一介电层。
11.一种半导体结构的制作方法，其特征在于，包括：
提供一第一晶圆结构，其中所述第一晶圆结构包括：
一陶瓷基底，包括一表面及位于所述表面的至少一孔洞；以及
一第一键合层，设置于所述陶瓷基底的所述表面，且部分的所述第一键合层会填入所述至少一孔洞；
提供一第二晶圆结构，其中所述第二晶圆结构包括：
一半导体层，包括一表面；以及
一第二键合层，设置于所述半导体层的所述表面；以及
键合所述第一晶圆结构和所述第二晶圆结构，使所述第一键合层和所述第二键合层围封至少一空腔，其中所述至少一空腔重叠所述至少一孔洞。
12.如权利要求11所述的半导体结构的制作方法，其特征在于：
所述至少一孔洞的深度和宽度的至少其中之一为10μm至30μm；以及
所述第一键合层及所述第二键合层的材质包括含硅氧化物。
13.如权利要求11所述的半导体结构的制作方法，其特征在于，形成所述第一晶圆结构的步骤包括：
提供所述陶瓷基底；以及
沉积所述第一键合层于所述陶瓷基底的所述表面。
14.如权利要求13所述的半导体结构的制作方法，其特征在于，沉积所述第一键合层于所述陶瓷基底的所述表面的步骤包括：
沉积一第一填充层于所述至少一孔洞中；以及
沉积一第二填充层于所述第一填充层之上及所述至少一孔洞中，其中所述第二填充层的表面包括至少一凹陷。
15.如权利要求11所述的半导体结构的制作方法，其特征在于，在键合所述第一晶圆结构和所述第二晶圆结构之前，另包括：
施行一平坦化制程，以分别平坦化所述第一键合层的表面及所述第二键合层的表面；以及
在施行所述平坦化制程之后，对所述第一键合层的表面及所述第二键合层的表面施行电浆处理制程。
16.如权利要求11所述的半导体结构的制作方法，其特征在于：
在键合所述第一晶圆结构和所述第二晶圆结构之前，所述第二晶圆结构另包括一载体层，所述载体层和所述半导体层构成一单晶结构；
在键合所述第一晶圆结构和所述第二晶圆结构之前，另包括施行一掺杂制程，以在所述载体层和所述半导体层之间形成一掺杂层；以及
在键合所述第一晶圆结构和所述第二晶圆结构之后，另包括沿着所述掺杂层所构成的平面分离所述载体层及所述半导体层，以暴露出所述掺杂层。
17.如权利要求16所述的半导体结构的制作方法，其特征在于，在暴露出所述掺杂层之后，所述半导体层延伸跨越所述至少一空腔的正上方。
18.如权利要求11所述的半导体结构的制作方法，其特征在于，在键合所述第一晶圆结构和所述第二晶圆结构之后，所述第二键合层覆盖所述陶瓷基底的所述表面，且延伸跨越所述至少一空腔。
19.如权利要求11所述的半导体结构的制作方法，其特征在于，所述半导体层包括所述表面及与所述表面相对设置的另一表面，且在键合所述第一键合层和所述第二键合层之后，另包括平坦化所述半导体层的所述另一表面。
20.如权利要求19所述的半导体结构的制作方法，其特征在于，在平坦化所述半导体层的所述另一表面之后，另包括在所述另一表面之上形成一元件层，所述元件层包括至少一电极、一互连结构、及至少一介电层。
CN202110361111.5A 2021-04-02 2021-04-02 半导体结构及其制作方法 Pending CN115172311A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110361111.5A CN115172311A (zh) 2021-04-02 2021-04-02 半导体结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110361111.5A CN115172311A (zh) 2021-04-02 2021-04-02 半导体结构及其制作方法

Publications (1)

Publication Number Publication Date
CN115172311A true CN115172311A (zh) 2022-10-11

Family

ID=83476286

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110361111.5A Pending CN115172311A (zh) 2021-04-02 2021-04-02 半导体结构及其制作方法

Country Status (1)

Country Link
CN (1) CN115172311A (zh)

Similar Documents

Publication Publication Date Title
KR102551812B1 (ko) 가공된 기판과 통합된 전자 전력 디바이스
CN109844184B (zh) 用于功率应用和射频应用的工程化衬底结构
JP7105239B2 (ja) パワーデバイス用の窒化ガリウムエピタキシャル構造
US10930576B2 (en) Gallium-nitride based devices implementing an engineered substrate structure
US20140110722A1 (en) Semiconductor Structure or Device Integrated with Diamond
US7947564B2 (en) Method of fabricating a mixed microtechnology structure and a structure obtained thereby
CN111512415B (zh) 用于工程化衬底上的集成式器件的系统和方法
US20110248283A1 (en) Via structure of a semiconductor device and method for fabricating the same
US7368332B2 (en) SOI substrate manufacturing method
US11328927B2 (en) System for integration of elemental and compound semiconductors on a ceramic substrate
US10204778B2 (en) Method and system for vertical power devices
JP7332634B2 (ja) ＧａＮ－オン－シリコン・デバイスの中の寄生容量低減
CN115172311A (zh) 半导体结构及其制作方法
TWI768801B (zh) 半導體結構及其製作方法
US12027413B2 (en) Semiconductor structure and method of fabricating the same
KR102681469B1 (ko) 가공된 기판 상의 집적된 디바이스를 위한 시스템 및 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination