CN115149921A - Mems谐振器及其加工方法，时钟器件 - Google Patents

Abstract

本申请实施例公开了一种MEMS谐振器，应用于通信、时钟器件等领域。MEMS谐振器包括固定部件，谐振子和支撑梁。谐振子通过支撑梁与固定部件相连。谐振子包括上电极层，压电层和器件层。压电层在上电极层和器件层之间。在压电层和器件层之间设置有缓冲层。压电层的材料温度系数大于缓冲层的材料温度系数，缓冲层的材料温度系数大于器件层的材料温度系数。在本申请中，通过在垂直方向上增加缓冲层，可以在降低热弹性损耗的基础上，降低工艺难度。

Description

MEMS谐振器及其加工方法，时钟器件

技术领域

本申请涉及时钟器件领域，尤其涉及MEMS谐振器及其加工方法，时钟器件。

背景技术

微电子机械(Micro Electro Mechanical System，MEMS)器件与传统电子器件相比，具有体积小、重量轻、功耗低等优点。

MEMS谐振器主要的性能参数包括谐振频率、品质因数(quality factor,Q)值、动态阻抗以及频率温度系数等。Q值是MEMS谐振器中多种能量损耗综合作用的结果。多种能量损耗包括空气阻尼损耗，热弹性损耗(thermoelastic dissipation，TED)，材料损耗，锚点损耗和电学负载损耗。其中，热弹性损耗是制约Q值的主要因素。热弹性损耗是由MEMS谐振器在振动过程中产生的热梯度引起的。热梯度的两侧为热端和冷端。为了降低热弹性损耗，可以在存在热梯度的交界线处出刻蚀隔离槽。隔离槽可以减少热端和冷端之间的热量流动，从而降低MEMS谐振器的热弹性损耗。

但是，谐振模态的MEMS谐振器的谐振子在垂直方向上是多层复合结构。产生热弹性损耗的热梯度也是垂直分布的。因此，需要在谐振子的侧边刻蚀隔离槽。而在MEMS谐振器的加工流程中，进行侧边的刻蚀工艺较为复杂。

发明内容

本申请提供了一种MEMS谐振器及其加工方法，时钟器件。通过在垂直方向上增加缓冲层，可以在降低热弹性损耗的基础上，降低工艺难度。

本申请第一方面提供了一种MEMS谐振器。MEMS谐振器包括固定部件，谐振子和支撑梁。谐振子通过支撑梁与固定部件相连。谐振子包括上电极层，压电层和器件层。压电层在上电极层和器件层之间。在压电层和器件层之间设置有缓冲层。压电层的材料温度系数大于缓冲层的材料温度系数，缓冲层的材料温度系数大于器件层的材料温度系数。其中，材料温度系数

α是热膨胀系数，E是杨氏模量，ρ是质量密度，C是比热容，v是泊松比。

在本申请中，压电层，缓冲层和器件层之间的材料温度系数呈梯度变化。因此，缓冲层可以减少压电层和器件层之间的热量流动，降低MEMS谐振器的热弹性损耗，从而提升Q值。并且，相比于在侧边刻蚀隔离槽，在垂直方向上增加缓冲层的工艺更为简单。因此，本申请可以降低工艺难度。

在第一方面的一种可选方式中，在压电层和器件层之间包括下电极层。缓冲层在下电极层和器件层之间。在本申请中，限定了压电层，缓冲层和器件层之间的材料温度系数呈梯度变化，因此限定了缓冲层的材料的可选择范围。并且，当器件层作为谐振子的下电极层时，为了提高谐振子的工作效率，缓冲层需要为导电材料。因此，本申请增加下电极层。下电极层在缓冲层和压电层之间。因此缓冲层可以是非导电材料。因此，本申请增加了缓冲层的材料的可选范围。

在第一方面的一种可选方式中，缓冲层为非导电材料。

在第一方面的一种可选方式中，下电极层的材料温度系数大于缓冲层的材料温度系数，下电极层的材料温度系数小于压电层的材料温度系数。其中，本申请限定压电层，下电极层，缓冲层和器件层的材料温度系数呈梯度变化。此时，下电极层也作为了一层缓冲层。因为，本申请可以进一步降低热弹性损耗。

在第一方面的一种可选方式中，缓冲层的材料为锗。其中，当压电层的材料为氮化铝时，压电层的材料温度系数约为1.11。当器件层的材料为单晶硅时，器件层的材料温度系数约为0.337。锗的材料温度系数约为0.767。因此，锗的材料温度系数约等于器件层的材料温度系数和压电层的材料温度系数的中间值。因此，本申请可以进一步减少压电层和器件层之间的热量流动，降低MEMS谐振器的热弹性损耗。

在第一方面的一种可选方式中，缓冲层包括多个缓冲子层。在沿器件层到压电层的方向上，多个缓冲子层的材料温度系数逐渐增大。其中，通过增加多个缓冲子层，可以进一步减少器件层到压电层之间每一层之间的热梯度。因此，本申请可以进一步减少压电层和器件层之间的热量流动，降低MEMS谐振器的热弹性损耗。

在第一方面的一种可选方式中，多个缓冲子层中至少一个缓冲子层的材料为锗化硅。其中，锗化硅中硅和锗的比例不同时，锗化硅的材料温度系数不同。通过在多个缓冲子层中增加锗化硅，可以灵活调整不同缓冲子层的位置。因此，本申请可以增加设置多个缓冲子层的灵活性。

在第一方面的一种可选方式中，多个缓冲子层的材料还包括砷化镓，氮化硅，钻石或锗中的任意一种或多种。每种材料对应多个缓冲子层中的一个缓冲子层。例如，当多个缓冲子层的材料还包括砷化镓时，缓冲层包括2个缓冲子层。2个缓冲子层的材料分别为锗化硅和砷化镓。

在第一方面的一种可选方式中，沿器件层到压电层的方向上，多个缓存子层的材料依次为锗化硅，砷化镓，氮化硅，钻石，锗；或，多个缓存子层的材料依次为砷化镓，锗化硅，氮化硅，钻石，锗；或，多个缓存子层的材料依次为砷化镓，氮化硅，锗化硅，钻石，锗；或，多个缓存子层的材料依次为砷化镓，氮化硅，钻石，锗化硅，锗。

在第一方面的一种可选方式中，缓冲层作为谐振子的下电极层。其中，缓冲层作为下电极层时，可以降低谐振子的厚度。具体地，当缓冲层不作为下电极层时，谐振子包括上电极层，压电层，下电极层，缓冲层和器件层。当缓冲层作为下电极层时，谐振子包括上电极层，压电层，缓冲层和器件层。

在第一方面的一种可选方式中，缓冲层的厚度小于器件层的厚度。

在第一方面的一种可选方式中，缓冲层的厚度为0.1微米至10微米。

在第一方面的一种可选方式中，固定部件包括衬底和上腔壁。衬底和上腔壁之间形成空腔。其中，谐振子通过支撑梁悬于空腔。

在第一方面的一种可选方式中，衬底和上腔壁的结合处包括导电层。导电层和器件层的厚度相同。

在第一方面的一种可选方式中，衬底的上方包括氧化硅层。其中，氧化硅层用于隔离衬底和导电层的电连接。

本申请第二方面提供了一种MEMS谐振器的加工方法。该方法包括：提供包括衬底和器件层的绝缘体上硅(Silicon on insulator，SOI)圆片。在器件层上沉积缓冲层。在缓冲层上沉积压电层。在压电层上沉积上电极层。刻蚀器件层，形成谐振子和支撑梁。通过上腔壁密封谐振子。其中，压电层的材料温度系数大于缓冲层的材料温度系数，缓冲层的材料温度系数大于器件层的材料温度系数。材料温度系数

α是热膨胀系数，E是杨氏模量，ρ是质量密度，C是比热容，v是泊松比。

在第二方面的一种可选方式中，在缓冲层上沉积压电层之前，所述方法还包括：在缓冲层上沉积下电极层。

在第二方面的一种可选方式中，缓冲层为非导电材料。

在第二方面的一种可选方式中，下电极层的材料温度系数大于缓冲层的材料温度系数，下电极层的材料温度系数小于压电层的材料温度系数。

在第二方面的一种可选方式中，缓冲层的材料为锗。

在第二方面的一种可选方式中，缓冲层包括多个缓冲子层。其中，沿器件层到压电层的方向上，多个缓冲子层的材料温度系数逐渐增大。

在第二方面的一种可选方式中，多个缓冲子层中至少一个缓冲子层的材料为锗化硅。

在第二方面的一种可选方式中，多个缓冲子层的材料还包括砷化镓，氮化硅，钻石或锗中的任意一种或多种，每种材料对应多个缓冲子层中的一个缓冲子层。

在第二方面的一种可选方式中，沿器件层到压电层的方向上，多个缓存子层的材料依次为锗化硅，砷化镓，氮化硅，钻石，锗；或，多个缓存子层的材料依次为砷化镓，锗化硅，氮化硅，钻石，锗；或，多个缓存子层的材料依次为砷化镓，氮化硅，锗化硅，钻石，锗；或，多个缓存子层的材料依次为砷化镓，氮化硅，钻石，锗化硅，锗。

在第二方面的一种可选方式中，缓冲层作为谐振子的下电极层。

在第二方面的一种可选方式中，缓冲层的厚度小于所述器件层的厚度。

在第二方面的一种可选方式中，缓冲层的厚度为0.1微米至10微米。

在第二方面的一种可选方式中，固定部件包括衬底和上腔壁。衬底和上腔壁之间形成空腔。其中，谐振子通过支撑梁悬于空腔。

在第二方面的一种可选方式中，衬底和上腔壁的结合处包括导电层。其中，导电层和所述器件层的厚度相同。

在第二方面的一种可选方式中，衬底的上方包括氧化硅层。其中，氧化硅层用于隔离衬底和导电层的电连接。

本申请第三方面提供了一种时钟器件，时钟器件包括MEMS谐振器和保持电路。保持电路为MEMS谐振器提供闭环振荡激励。MEMS谐振器通过振荡激励生成时钟信号。其中，MEMS谐振器为前述第一方面所述的MEMS谐振器。

本申请第四方面提供了一种终端，终端包括时钟器件和处理器。时钟器件用于为处理器提供时钟信号。处理器根据时钟信号进行运算处理。其中，时钟器件为前述第三方面所述的时钟器件。

本申请第五方面提供了一种计算机存储介质，其特征在于，所述计算机存储介质中存储有指令，所述指令在计算机上执行时，使得所述计算机执行如第二方面或第二方面任意一种实施方式所述的方法。

本申请第六方面提供了一种计算机程序产品，其特征在于，所述计算机程序产品在计算机上执行时，使得所述计算机执行如第二方面或第二方面任意一种实施方式所述的方法。

附图说明

图1为本申请中提供的MEMS谐振器的加工方法的流程示意图；

图2a至图2f为本申请中提供的MEMS谐振器在不同加工过程中的结构示意图；

图3为本申请中提供的MEMS谐振器的俯视图；

图4为本申请中提供的MEMS谐振器的一个结构示意图；

图5为本申请中提供的谐振子的一个结构示意图；

图6为本申请中提供的谐振子的另一个结构示意图；

图7为本申请中提供的谐振子的另一个结构示意图；

图8为本申请中提供的MEMS谐振器的Q值和缓冲层的厚度的关系示意图；

图9为本申请中提供的MEMS谐振器的Q值和下电极层的厚度的关系示意图；

图10为本申请中提供的时钟器件的结构示意图；

图11为本申请中提供的终端的结构示意图。

具体实施方式

本申请提供了一种MEMS谐振器及其加工方法，时钟器件。通过在垂直方向上增加缓冲层，可以在降低热弹性损耗的基础上，降低工艺难度。

应理解，本申请实施例的描述中使用“第一”、“第二”等仅用于区分描述的目的，而不能理解为指示或暗示相对重要性，也不能理解为指示或暗示顺序。

应理解，因为本领域普通技术人员熟悉加工方法中的步骤和/或部件，本申请可能只是简要的描述MEMS谐振器的各个加工步骤和/或部件。并且，为实现同一目的的不同的加工步骤和/或器件可以互相替换。因此，本申请描述加工步骤和/或部件的特定实例以简化本申请公开的技术方案。当然，这些实例并不旨在限定。另外，为了简明和清楚，本申请各个实施例中重复参考编号和/或字母。重复并不表明各种实施例和/或配置之间存在严格的限定关系。

图1为本申请中提供的MEMS谐振器的加工方法的流程示意图。为了方便描述MEMS谐振器的加工方法，后续将结合MEMS谐振器在不同加工过程中的结构示意图进行相应描述。具体地，图2a至图2f为本申请中提供的MEMS谐振器在不同加工过程中的结构示意图。如图1所示，加工方法包括以下步骤。

在步骤101中，提供包括衬底和器件层的SOI圆片。

SOI圆片也称载具圆晶，载具晶圆是硅晶圆。如图2a所示，SOI圆片包括衬底201，氧化硅层202，器件层203。氧化硅层202处于衬底201和器件层203之间，用于实现衬底201和器件层203的电隔离。氧化硅层202可以是通过热氧生长得到的氧化硅。衬底201也称为基板。衬底201和器件层203的材料可以相同，也可以不同。例如，衬底201和器件层203的材料是硅基材料，陶瓷材料或高分子材料。除此之外，衬底201和器件层203还可以包括其它元素半导体(如锗)，或其它化合物半导体(如碳化硅，砷化镓，砷化铟，磷化铟等)。因为衬底201和器件层203的材料不影响技术方案的实现，本申请不对衬底201和器件层203的材料进行限制。

在器件层203和氧化硅层202之间包括空腔。空腔的形状可以是长方体，圆柱体，棱柱体或棱锥体结构。在其他实施例中，空腔的形状与谐振子的形状相适应。例如，空腔的形状是圆柱体，则谐振子的形状为半径较小的圆柱体。例如，空腔的形状为长方形，则谐振子的形状为相似长方形。通过后续的刻蚀工艺，可以使得谐振子悬于空腔之上。

在步骤102中，在器件层上沉积缓冲层。

如图2b所示，在器件层203上沉积和图形化缓冲层204。沉积方法可以是物理气相沉积、化学气相沉积或者外延生长。缓冲层204的材料温度系数大于器件层的材料温度系数。材料温度系数

α是热膨胀系数，E是杨氏模量，ρ是质量密度，C是比热容，v是泊松比。缓冲层204的厚度范围为0.1微米至10微米。缓冲层204的面积均小于或等于器件层203的面积。

缓冲层204的材料为导电材料。例如砷化镓(GaAs)、锗(Ge)或者锗化硅(SixGe1-x)等。导电材料还可以为掺杂的半导体材料。其中，锗化硅(SixGe1-x)中的下标x和1-x表示锗化硅中的硅和锗的比例可以调整。缓冲层204可以包括一个或多个缓冲子层。图2b中示出了2层的缓冲子层。2层的缓冲子层之间的省略号表征缓冲层204可以有更多的缓冲子层。当缓冲层204包括多个缓冲子层时，多个缓冲子层的沉积顺序为温度材料系数由低到高的顺序。多个缓冲子层的材料可以是砷化镓，锗化硅或锗中的任意一种或多种材料。每种材料对应多个缓冲子层中的一个缓冲子层。例如，当多个缓冲子层的材料包括砷化镓，锗化硅和锗时。缓冲层204包括3个缓冲子层。通过调整锗化硅中硅和锗的比例，可以得到不同温度材料系数的锗化硅。此时，锗化硅可以处于3个缓冲子层中的不同位置。具体地，3个缓冲子层沉积顺序可以为锗化硅，砷化镓，锗。或者，3个缓冲子层的沉积顺序可以为砷化镓，锗化硅，锗。或者，或者，3个缓冲子层的沉积顺序可以为砷化镓，锗，锗化硅。

在步骤103中，在缓冲层上沉积压电层。

如图2c所示，在缓冲层204上包括压电层205。具体地，通过磁控溅射的方法在缓冲层204上溅射0.3μm至1.5μm厚的压电层205。压电层205的材料可以是氮化铝(AlN)、氮化钪铝(AlScN)、锆钛酸铅(PZT)、铌酸锂(LiNbO3)等。

如图2d所示，在沉积压电层205后，刻蚀压电层205，形成开口1和开口2。开口1和开口2之间的区域作为后续形成谐振子的区域。开口1和开口2作为形成支撑梁的区域。

在步骤104中，在压电层上沉积上电极层。

如图2e所示，在压电层205上包括上电极层206。具体地，通过低压化学气相沉积(Low Pressure Chemical Vapor Deposition，LPCVD)或物理气相沉积(Physicacl VaporDeposition，PVD)的方法在压电层205上沉积上电极层206。上电极层206的材料可以是多晶硅或金属，金属可以是钼、铂、钛、铝等。

在步骤105中，刻蚀器件层，形成谐振子和支撑梁。

如图2f所示，通过刻蚀器件层203，形成开口3和开口4。开口3在开口1的下方，开口4在开口2下方。开口3和开口4之间的区域为谐振子的区域，开口3和开口4的区域为支撑梁的区域。具体地，图3为本申请中提供的MEMS谐振器的俯视图。图2f可以理解为图3中沿虚线切割得到的截面示意图。如图3所示，MEMS谐振器包括固定部件303，谐振子301和支撑梁302。通过刻蚀器件层203，形成谐振子301和固定部件之间的空腔。具体为图2f中的开口3和开口4。

固定部件303可以是图2f中的衬底201，或器件层203，或衬底201和器件层203的结合。

谐振子301包括图2f中的器件层203，缓冲层204，压电层205和上电极层206。谐振子301和固定部件303之间通过支撑梁302相连，悬于空腔。在图3中，MEMS谐振器包括4个支撑梁302。应理解，图3所示的支撑梁只是一种示意。在实际应用中，支撑梁的数目可以为一个或者多个。并且，支撑梁可以为直梁、T形梁，或者十字梁等。

在步骤106中，密封谐振子。

在前述步骤105中，通过刻蚀器件层203得到了谐振子。为了减少谐振子在工作时的空气阻尼损耗，对MEMS谐振器中的谐振子其进行真空封装。封装的方式包括但不限于外延生长上腔壁，键合上腔壁等。下面以外延生长上腔壁为例，对密封谐振子进行说明。

在通过刻蚀器件层203得到了谐振子后，在谐振子上沉积牺牲层。刻蚀牺牲层，并在牺牲层上外延生长阻挡层，使得谐振子处于阻挡层和衬底形成的区域内。在阻挡层上刻蚀通气孔。通过通气孔注入氢氟酸蒸汽，腐蚀阻挡层和衬底形成的区域内的牺牲层，使得谐振子通过支撑梁悬于空腔。在阻挡层上外延生长密封层，密封通气孔。此时，阻挡层即作为MEMS谐振器的上腔壁。

除了密封谐振子，还需要进行电学连接。电学连接需要导电结构。导电结构包括上电极导电结构和下电极导电结构。上电极导电结构和下电极导电结构用于为谐振子提供激励，使得谐振子在空腔中振动。本申请不对上电极导电结构和下电极导电结构的位置和形状进行限定。在本申请中，上电极导电结构和谐振子的上电极层206相连，下电极导电结构和谐振子存在多种电学连接方式。根据上面的描述可知，缓冲层204可以包括1个或多个缓存子层。下面分别进行描述。

当缓冲层204包括1个缓存子层时，缓冲层204可以不作为下电极层，缓冲层204可以单独作为谐振子的下电极层，也可以和器件层203共同作为谐振子的下电极层。当缓冲层204不作为下电极层时，下电极导电结构和器件层203相连。下电极导电结构通过器件层203为谐振子提供激励。当缓冲层204单独作为谐振子的下电极层时，下电极导电结构和谐振子的缓冲层204相连。下电极导电结构通过缓冲层204为谐振子提供激励。当缓冲层204和器件层203共同作为谐振子的下电极层时，下电极导电结构同时和谐振子的缓冲层204，器件层203相连。下电极导电结构通过缓冲层204和器件层203为谐振子提供激励。

当缓冲层204包括多个缓冲子层时，将最靠近压电层205的缓冲子层称为第一缓冲子层。当多个缓冲子层都为导电材料时，可以将多个缓冲子层视为一个缓冲层。此时，下电极导电结构和谐振子的电学方式和前述缓冲层204包括1个缓存子层时的描述类似。当第一缓冲子层为导电材料，其他缓冲子存在非导电材料时，第一缓冲子层可以单独作为谐振子的下电极层。此时，下电极导电结构和第一缓冲子层相连。下电极导电结构通过第一缓冲子层为谐振子提供激励。

应理解，上述MEMS谐振器的加工方法只是一个或多个示例。在实际应用中，因为本领域普通技术人员熟悉加工方法中的步骤和/或部件，本领域普通技术人员可以对上述加工方法中的步骤，或MEMS谐振器的结构进行适应性的改变。

例如，在沉积压电层205后，为了图形化压电层205。在前述步骤103中，通过刻蚀压电层205，形成了开口1和开口2。在实际应用中，可以在沉积上电极层206之后执行刻蚀压电层205的步骤。具体地，可以在步骤106中刻蚀压电层205。

例如，本申请中的MEMS谐振器的模态为谐振模态。谐振模态包括宽度伸张模态(SE模态)，长度伸张模态(LE模态)和呼吸模态等。图3所示的谐振子为SE模态的矩形。谐振子还可以为LE模态的矩形、LE模态或者SE模态的正方形、呼吸模态的圆环形或呼吸模态的插指电极形状等。

例如，在前述步骤103中，通过刻蚀压电层205，形成了开口1和开口2。此时，压电层205被划分成了两部分。第一部分是开口1和开口2之间的压电层205，第二部分为其他的区域。在外延生长上腔壁的技术中，第二部分的压电层205可以用于实现上腔壁和器件层203的电隔离。在实际应用中，在步骤103中刻蚀压电层205时，也可以刻蚀掉第二部分的压电层205。在后续的流程中，通过在器件层203中外延生长牺牲层或电隔离层来实现对应的电隔离功能。

例如，器件层203不作为谐振子的下电极层，谐振子还包括单独的下电极层。具体地，在沉积压电层205之前，在缓冲层204上沉积金属作为谐振子的下电极层，金属包括钼、铂、钛、铝等。此时，在后续的电学连接过程中，导电结构和下电极层相连。导电结构通过下电极层为谐振子提供激励。

此时，缓冲层203的材料不仅可以是导电材料，还可以是非导电材料。非导电材料可以是氮化硅(Si3N4)、钻石(Diamond(100))等。当缓冲层203包括多个缓冲子层，多个缓冲子层的材料包括锗化硅，砷化镓，氮化硅，钻石和锗时，缓冲层204包括5个缓冲子层。在沿器件层203到压电层205的方向上，5个缓冲子层的顺序为温度材料系数由低到高的顺序。具体地，5个缓冲子层沉积顺序可以为锗化硅，砷化镓，氮化硅，钻石，锗。或者，5个缓冲子层的沉积顺序可以为砷化镓，锗化硅，氮化硅，钻石，锗。或者，或者，5个缓冲子层的沉积顺序可以为砷化镓，氮化硅，锗化硅，钻石，锗。或者，5个缓冲子层的沉积顺序可以为砷化镓，氮化硅，钻石，锗化硅，锗。

此时，在电学连接过程中，上电极导电结构和谐振子的上电极层206相连，下电极导电结构可以和下电极层相连。导电结构通过上电极层206和下电极层为谐振子提供激励。

前面对本申请中的MEMS谐振器的加工方法进行了描述。本申请中的MEMS谐振器在垂直方向上是多层复合结构。垂直方向为图2f中的Y轴方向。多层复合结构包括上电极层206，压电层205和器件层203。在谐振子随着激励在空腔中振动的过程中，在器件层203和压电层205存在热梯度，热梯度是沿垂直方向上分布的。热梯度会引起热弹性损耗。为了降低热弹性损耗，可以在压电层205和器件层203之间刻蚀隔离槽。隔离槽用于隔离压电层205和器件层203之间的热量流动。但是，在MEMS谐振器的加工流程中，进行侧边的刻蚀工艺是较为困难的。因此，本申请在压电层205和器件层203之间增加缓冲层204。缓冲层204可以减少压电层205和器件层203之间的热量流动，降低MEMS谐振器的热弹性损耗，从而提升Q值。并且，相比于在侧边刻蚀隔离槽，在垂直方向上增加缓冲层的工艺更为简单。因此，本申请可以降低工艺难度。

下面对本申请中的MEMS谐振器进行描述。图4为本申请中提供的MEMS谐振器的一个结构示意图。如图4所示，MEMS谐振器包括固定部件401，谐振子402和支撑梁(图中未示意)。谐振子402通过支撑梁与固定部件401相连。谐振子402包括器件层403，压电层405和上电极层406。在压电层405和器件层403之间设置有缓冲层404。压电层405，缓冲层404和器件层403之间的材料温度系数呈梯度变化。具体地，压电层405的材料温度系数大于缓冲层404的材料温度系数，缓冲层404的材料温度系数大于器件层403的材料温度系数。

图4中的MEMS谐振器可以参考前述图2a至图2f，或图3中的MEMS谐振器。例如，固定部件401可以参考前述图2f中的衬底201，氧化硅层202，器件层203(不包括开口3和开口4之间的器件层203)，压电层205(不包括开口3和开口4之间的压电层205)。谐振子402和支撑梁可以参考前述图3中的谐振子301和支撑梁302。

在其他实施例中，缓冲层404的材料为锗。其中，当压电层的材料为氮化铝时，压电层的材料温度系数约为1.11。当器件层的材料为单晶硅时，器件层的材料温度系数约为0.337。锗的材料温度系数约为0.767。因此，锗的材料温度系数约等于器件层的材料温度系数和压电层的材料温度系数的中间值。中间值等于0.7235。因此，本申请可以进一步减少压电层和器件层之间的热量流动，降低MEMS谐振器的热弹性损耗。应理解，上述材料温度系数为无量纲的值。在实际应用中，可以根据前述获取材料温度系数W的公式计算材料温度系数的单位。

在本申请中，限定了压电层405，缓冲层404和器件层403之间的材料温度系数呈梯度变化，因此限定了缓冲层404的材料的可选择范围。并且，当器件层403作为谐振子的下电极层时，为了提高谐振子的工作效率，缓冲层404需要为导电材料。因此，本申请可以在缓冲层404和压电层405之间增加下电极层。此时，缓冲层可以是非导电材料。图5为本申请中提供的谐振子的一个结构示意图。如图5所示，谐振子包括器件层403，缓冲层404，下电极层501，压电层405，和上电极层406。当缓冲层404为非导电材料时，下电极结构可以通过下电极层501为谐振子提供激励。当缓冲层404为导电材料时，下电极结构可以通过器件层403，缓冲层404，下电极层501中的任意一层或多层结构为谐振子提供激励。

此时，为了进一步降低热弹性损耗。可以将下电极层501也作为一个缓冲层。压电层405，下电极层501，缓冲层404和器件层403之间的材料温度系数呈梯度变化。具体地，压电层405的材料温度系数大于下电极层501的材料温度系数；下电极层501的材料温度系数大于缓冲层404的材料温度系数；缓冲层404的材料温度系数大于器件层403的材料温度系数。

在其他实施例中，可以不通过增加下电极层501的方式增加下电极层。具体地，如图4所示，缓冲层404作为下电极层。

在本申请中，缓冲层404可以包括多个缓冲子层。其中，在沿器件层到压电层的方向上，多个缓冲子层的材料温度系数逐渐增大。图6为本申请中提供的谐振子的另一个结构示意图。如图6所示，谐振子包括器件层403，缓冲层404，压电层405，和上电极层406。其中，缓冲层404包括多个缓冲子层。当多个缓冲子层的材料包括砷化镓，锗化硅和锗时。缓冲层404包括3个缓冲子层。通过调整锗化硅中硅和锗的比例，可以得到不同温度材料系数的锗化硅。此时，锗化硅可以处于3个缓冲子层中的不同位置。具体地，3个缓冲子层沉积顺序可以为锗化硅，砷化镓，锗。或者，3个缓冲子层的沉积顺序可以为砷化镓，锗化硅，锗。或者，或者，3个缓冲子层的沉积顺序可以为砷化镓，锗，锗化硅。

在缓冲层404可以包括多个缓冲子层的情况下，谐振子可以通过增加下电极层来提高缓冲层404的材料选择范围。例如缓冲层404的材料还可以为氮化硅或钻石。图7为本申请中提供的谐振子的另一个结构示意图。如图7所示，谐振子包括器件层403，缓冲层404，下电极层501，压电层405，和上电极层406。缓冲层404包括多个缓冲子层。当多个缓冲子层的材料包括锗化硅，砷化镓，氮化硅，钻石和锗时，缓冲层404包括5个缓冲子层。5个缓冲子层沉积顺序可以为锗化硅，砷化镓，氮化硅，钻石，锗。或者，5个缓冲子层的沉积顺序可以为砷化镓，锗化硅，氮化硅，钻石，锗。或者，或者，5个缓冲子层的沉积顺序可以为砷化镓，氮化硅，锗化硅，钻石，锗。或者，5个缓冲子层的沉积顺序可以为砷化镓，氮化硅，钻石，锗化硅，锗。

在其他实施例中，当缓冲层厚度太大时，会提高其它损耗(例如锚点损耗)，导致谐振器的Q值下降。当缓冲层厚度较小时，缓冲层的隔热功能降低，无法提升谐振器的Q值。为此，本申请限定缓冲层厚度为0.1微米至10微米。图8为本申请中提供的MEMS谐振器的Q值和缓冲层的厚度的关系示意图。如图8所示，图8的横坐标为缓冲层的厚度，单位为微米。缓冲层为锗。图8的纵坐标为Q值。如图8所示，随着缓冲层的厚度的变化，MEMS谐振器的Q值也在不断变化。当缓冲层的厚度为6微米时，MEMS谐振器的Q值为最高值。进一步地，缓冲层的厚度小于器件层的厚度。

在其他实施例中，衬底和上腔壁的结合处包括导电层。如图2f所示。MEMS谐振器的固定部件包括衬底201和第二部分的器件层203(不包括开口3和开口4之间的器件层203)。MEMS谐振器还包括上腔壁，上腔壁和衬底之间的区域为空腔。其中，上腔壁和衬底的结合处包括第二部分的器件层203。第二部分的器件层203通过支撑梁和谐振子的第一部分的器件层203相连。当第一部分的器件层203作为谐振子的下电极层时，第二部分的器件层203作为导电层。在电连接中，下电极导电结构通过导电层和第一部分的器件层203相连。其中，导电层和器件层的厚度相同。

在其他实施例中，衬底的上方还包括氧化硅层。如图2f所示，MEMS谐振器在衬底201和器件层203之间还包括氧化硅层202。氧化硅层202用于隔离衬底201和导电层的电连接。导电层为第一部分的器件层203。

应理解，前述图1，图2a至图2f列举了MEMS谐振器的多种加工方法。多种加工方法都可以得到本申请中提供的MEMS谐振器。因此在实际应用中，存在更多的加工方法可以得到本申请中提供的MEMS谐振器。本申请中列举的加工方法只是许多加工方法中的特例。因此，前述MEMS谐振器的加工方法可以作为本申请中提供的MEMS谐振器的参考，而不应当作为限定条件。

前面对本申请中提供的MEMS谐振器进行了描述。如图4所示，在本申请中，MEMS谐振器的谐振子包括缓冲层404。缓冲层404在器件层403和压电层405之间。在谐振子的工作工程中，在器件层403和压电层405存在热梯度。热梯度会引起MEMS谐振器的热弹性损耗，降低Q值。缓冲层404可以减少压电层405和器件层403之间的热量流动，降低MEMS谐振器的热弹性损耗，从而提升Q值。

具体地，图9为本申请中提供的MEMS谐振器的Q值和下电极层的厚度的关系示意图。如图9所示，图9的横坐标为下电极层的厚度，单位为微米。下电极层为缓冲层和器件层。器件层的材料为硅，缓冲层的材料为锗。图9的纵坐标为Q值。将MEMS谐振器中不包括缓冲层的器件层称为第一下电极层，将MEMS谐振器中包括缓冲层的器件层和缓冲层称为第二下电极层。随着第一下电极层和第二下电极层的厚度的增加，MEMS谐振器的Q值不断增加。但是，在第一下电极层和第二下电极层的厚度相同的情况下，包括缓冲层的MEMS谐振器的Q值更高。因此，在不增大谐振子的体积的情况下，通过在器件层403和压电层405之间增加缓冲层，对于增大MEMS谐振器的Q值是有益的。

下面对本申请中的时钟器件进行描述。图10为本申请中提供的时钟器件的结构示意图。如图10所示，时钟器件包括MEMS谐振器1001和保持电路1002。保持电路1002为MEMS谐振器1001提供闭环振荡激励。MEMS谐振器1001通过振荡激励生成时钟信号。其中，MEMS谐振器1001可以参考前述本申请中提供的MEMS谐振器。

前面对本申请中提供的时钟器件进行了描述，下面对本申请中的终端进行描述。图11为本申请中提供的终端的结构示意图。终端可以是手机，电脑，基站等。如图11所示，终端1103包括时钟器件1101和处理器1102。时钟器件1101用于为处理器1102提供时钟信号。处理器1102根据时钟信号进行运算处理。

处理器1102可以是中央处理器(central processing unit，CPU)，网络处理器(network processor，NP)或者CPU和NP的组合。处理器1101还可以进一步包括硬件芯片或其他通用处理器。上述硬件芯片可以是专用集成电路(application specific integratedcircuit，ASIC)，可编程逻辑器件(programmable logic device，PLD)或其组合。

时钟器件1101可以MEMS时钟器件。具体地，时钟器件1101可以参考前述本申请中提供的时钟器件。

以上，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。

Claims (18)

1.一种微电子机械MEMS谐振器，其特征在于，包括：

固定部件，谐振子和支撑梁；

所述谐振子通过所述支撑梁与所述固定部件相连；

所述谐振子包括上电极层，压电层和器件层，所述压电层在所述上电极层和所述器件层之间；

在所述压电层和所述器件层之间设置有缓冲层；

所述压电层的材料温度系数大于所述缓冲层的材料温度系数，所述缓冲层的材料温度系数大于所述器件层的材料温度系数；

其中，材料温度系数

α是热膨胀系数，E是杨氏模量，ρ是质量密度，C是比热容，ν是泊松比。

2.根据权利要求1所述的MEMS谐振器，其特征在于，在所述压电层和所述器件层之间包括下电极层；

其中，所述缓冲层在所述下电极层和所述器件层之间。

3.根据权利要求2所述的MEMS谐振器，其特征在于，所述缓冲层为非导电材料。

4.根据权利要求2或3所述的MEMS谐振器，其特征在于，所述下电极层的材料温度系数大于所述缓冲层的材料温度系数，所述下电极层的材料温度系数小于所述压电层的材料温度系数。

5.根据权利要求1至4中任意一项所述的MEMS谐振器，其特征在于，所述缓冲层的材料为锗。

6.根据权利要求1至4中任意一项所述的MEMS谐振器，其特征在于，所述缓冲层包括多个缓冲子层；

其中，沿所述器件层到所述压电层的方向上，所述多个缓冲子层的材料温度系数逐渐增大。

7.根据权利要求6所述的MEMS谐振器，其特征在于，所述多个缓冲子层中至少一个缓冲子层的材料为锗化硅。

8.根据权利要求7所述的MEMS谐振器，其特征在于，所述多个缓冲子层的材料还包括砷化镓，氮化硅，钻石或锗中的任意一种或多种，每种材料对应所述多个缓冲子层中的一个缓冲子层。

9.根据权利要求7或8所述的MEMS谐振器，其特征在于，沿所述器件层到所述压电层的方向上，

所述多个缓存子层的材料依次为锗化硅，砷化镓，氮化硅，钻石，锗；或，

所述多个缓存子层的材料依次为砷化镓，锗化硅，氮化硅，钻石，锗；或，

所述多个缓存子层的材料依次为砷化镓，氮化硅，锗化硅，钻石，锗；或，

所述多个缓存子层的材料依次为砷化镓，氮化硅，钻石，锗化硅，锗。

10.根据权利要求1所述的MEMS谐振器，其特征在于，所述缓冲层作为所述谐振子的下电极层。

11.根据权利要求1至10中任意一项所述的MEMS谐振器，其特征在于，所述缓冲层的厚度小于所述器件层的厚度。

12.根据权利要求1至11中任意一项所述的MEMS谐振器，其特征在于，所述缓冲层的厚度为0.1微米至10微米。

13.根据权利要求1至12中任意一项所述的MEMS谐振器，其特征在于，所述固定部件包括衬底和上腔壁；

所述衬底和所述上腔壁之间形成空腔；

其中，所述谐振子通过所述支撑梁悬于所述空腔。

14.根据权利要求13所述的MEMS谐振器，其特征在于，所述衬底和所述上腔壁的结合处包括导电层；

其中，所述导电层和所述器件层的厚度相同。

15.根据权利要求14所述的MEMS谐振器，其特征在于，所述衬底的上方包括氧化硅层；

其中，所述氧化硅层用于隔离所述衬底和所述导电层的电连接。

16.一种微电子机械MEMS谐振器的加工方法，其特征在于，包括：

提供包括衬底和器件层的绝缘体上硅SOI圆片；

在所述器件层上沉积缓冲层；

在所述缓冲层上沉积压电层；

在所述压电层上沉积上电极层；

刻蚀所述器件层，形成谐振子和支撑梁；

通过上腔壁密封所述谐振子；

其中，所述压电层的材料温度系数大于所述缓冲层的材料温度系数，所述缓冲层的材料温度系数大于所述器件层的材料温度系数；

材料温度系数

α是热膨胀系数，E是杨氏模量，ρ是质量密度，C是比热容，v是泊松比。

17.一种时钟器件，其特征在于，包括微电子机械MEMS谐振器和保持电路；

所述保持电路用于为所述MEMS谐振器提供闭环振荡激励；

所述MEMS谐振器通过所述振荡激励生成时钟信号；

其中，所述MEMS谐振器为前述权利要求1至15中任意一项所述的MEMS谐振器。

18.一种终端，其特征在于，包括前述权利要求17所述的时钟器件和处理器；

所述时钟器件用于为所述处理器提供时钟信号；

所述处理器用于根据所述时钟信号进行运算处理。

Images