CN115148746A - 阵列基板及显示面板 - Google Patents

Abstract

本申请提供一种阵列基板及显示面板，包括衬底以及位于衬底一侧的像素电路、电源线、第一数据线和第二数据线；像素电路包括第一晶体管和第二晶体管，第一晶体管的半导体图案在衬底上的正投影比第二晶体管的半导体图案在衬底上的正投影更靠近第一数据线在衬底上的正投影，第二晶体管的半导体图案在衬底上的正投影比第一晶体管的半导体图案在衬底上的正投影更靠近第二数据线在衬底上的正投影；电源线在衬底上的正投影经过第二晶体管的第一极的半导体图案与第二数据线在衬底上的正投影之间的区域。因此，本申请提供的阵列基板及显示面板，可以降低电源线的压降，保证阵列基板的供电效果和显示面板的显示效果。

Description

阵列基板及显示面板

技术领域

本申请涉及显示技术领域，尤其涉及一种阵列基板及显示面板。

背景技术

有机发光二极管(Organic Light-Emitting Diode，简称为OLED)，OLED具有主动发光、高对比度、超轻薄、耐低温、响应速度快、功耗低、视角广、抗震能力强等特点，从而得到越来越多的应用。

相关技术中，显示面板包括阵列基板和发光层，阵列基板具有高电平(ELVDD)信号线，ELVDD信号线的一端电连接至电源芯片，ELVDD信号线的另一端电连接至发光层中的阳极，从而为阳极提供高电平信号。

然而，上述ELVDD信号线的压降较大，从而影响显示面板的显示效果。

发明内容

鉴于上述至少一个技术问题，本申请实施例提供一种阵列基板及显示面板，可以降低ELVDD信号线的压降，从而保证阵列基板的供电效果，以保证显示面板的显示效果。

为了实现上述目的，本申请实施例提供如下技术方案：

本申请实施例的第一方面提供一种阵列基板，包括：衬底以及位于衬底一侧的像素电路、电源线、第一数据线和第二数据线，第一数据线和第二数据线沿第一方向间隔设置，电源线、第一数据线和第二数据线均向第二方向延伸；

像素电路包括第一晶体管和第二晶体管，第一晶体管的半导体图案在衬底上的正投影比第二晶体管的半导体图案在衬底上的正投影更靠近第一数据线在衬底上的正投影，第二晶体管的半导体图案在衬底上的正投影比第一晶体管的半导体图案在衬底上的正投影更靠近第二数据线在衬底上的正投影，第二晶体管的第一极的半导体图案在衬底上的正投影位于第一数据线和第二数据线在衬底上的正投影之间；电源线在衬底上的正投影经过第二晶体管的第一极的半导体图案与第二数据线在衬底上的正投影之间的区域；其中，第一方向与第二方向不同。

本申请实施例提供的阵列基板，电源线在衬底上的正投影经过第二晶体管的第一极的半导体图案与第二数据线在衬底上的正投影之间的区域。电源线在衬底上的正投影不经过第二晶体管的第一极的半导体图案和第一晶体管的第一极的半导体图案在衬底上的正投影之间的区域，以避免了第二晶体管的第一极的半导体图案和第一晶体管的第一极的半导体图案之间的距离较小而影响电源线的宽度。第二晶体管的第一极的半导体图案与第二数据线在衬底上的正投影之间的区域的宽度较大，可以将经过该区域的部分电源线设置的较宽，使得经过该区域的部分电源线的电阻较低，可以降低电源线的压降，从而保证显示面板的显示效果。

在一种可能的实施方式中，电源线包括第一延伸段，第一延伸段在衬底上的正投影位于第二数据线和第二晶体管的第一极的半导体图案在衬底上的正投影之间，第二晶体管的第一极的半导体图案在衬底上的正投影与第二数据线在衬底上的正投影之间的距离，大于第一延伸段的最大宽度；

第一晶体管的第一极的半导体图案和第二晶体管的第一极的半导体图案之间的距离，小于第一延伸段的最小宽度。

这样，可以避免电源线与其他结构短路；另外，第一延伸段可以设置的较宽，从而使得第一延伸段的压降较小，以保证显示面板的显示效果。

在一种可能的实施方式中，第一晶体管用于数据写入，第一晶体管的第一极与第一数据线或第二数据线电连接，电源线在衬底上的正投影与第一晶体管的半导体图案在衬底上的正投影不交叠。

这样，可以避免电源线位于第一晶体管的半导体图案的正上方，从而可以避免在第一晶体管写入数据线的信号时与电源线之间的耦合电容过大，电源线和数据线之间的干扰较小，从而有利于显示面板的显示。

在一种可能的实施方式中，像素电路还包括驱动晶体管和第三晶体管，第三晶体管用于在发光阶段控制发光单元发光；

第三晶体管的第一极与电源线电连接，第三晶体管的第二极与驱动晶体管的第一极电连接，第三晶体管的第一极的半导体图案在衬底上的正投影与第一数据线在衬底上的正投影的距离，大于第三晶体管的第一极的半导体图案在衬底上的正投影与第二数据线在衬底上的正投影的距离，第三晶体管的第二极的半导体图案在衬底上的正投影与第二数据线在衬底上的正投影的距离，大于第三晶体管的第二极的半导体图案在衬底上的正投影与第一数据线在衬底上的正投影的距离；

可以实现的是，第三晶体管的第一极的半导体图案在衬底上的正投影与第二数据线在衬底上的正投影之间的距离范围为1.2μm-3μm。

这样，便于第三晶体管的第一极的半导体图案与电源线通过过孔连接。

在一种可能的实施方式中，像素电路包括第四晶体管和第五晶体管，第四晶体管用于在发光阶段控制发光单元发光，且第四晶体管的第一极与发光单元电连接，第五晶体管用于对发光单元进行复位；

第四晶体管的半导体图案和第五晶体管的半导体图案在衬底上的正投影分别位于第三晶体管的半导体图案在衬底上的正投影的两侧。

在一种可能的实施方式中，第四晶体管的第一极的半导体图案与第五晶体管的第一极的半导体图案断开；

阵列基板还包括连接线，连接线用于将第四晶体管的第一极的半导体图案与第五晶体管的第一极的半导体图案电连接，连接线与像素电路的半导体图案位于不同层。

这样，可以避免第五晶体管的半导体图案、第四晶体管的半导体图案和第三晶体管的第一极的半导体图案之间短路。

在一种可能的实施方式中，像素电路的数量为多个，且多个像素电路在第一方向和第二方向上排布，在第二方向上相邻的两个像素电路中，其中一个像素电路的第一晶体管的第一极与第一数据线电连接，另一个像素电路的第一晶体管的第一极与第二数据线电连接。

这样，可以增加数据写入时间，有利于高刷和功耗。

在一种可能的实施方式中，第一数据线和第二数据线均设置有数据连接端，且分别通过对应的数据连接端与对应的第一晶体管的第一极电连接，数据连接端位于第一数据线和第二数据线之间，数据连接端与第一数据线之间的距离等于数据连接端与第二数据线之间的距离。

这样，使得第一数据线和第二数据线与奇数行和偶数行的第一晶体管的传输距离一致，从而可以保证奇数行和偶数行的像素电路的数据信号的一致性。

在一种可能的实施方式中，像素电路包括驱动晶体管和第六晶体管，第六晶体管用于对驱动晶体管的栅极进行复位，第六晶体管的第二极与驱动晶体管的栅极电连接；电源线在衬底上的正投影与第六晶体管的第二极的半导体图案在衬底上的正投影至少部分重叠；

沿阵列基板的厚度方向，第六晶体管的半导体图案和第二数据线位于电源线的相对两侧。

这样，可以降低第六晶体管的第二极的半导体图案与第二数据线之间的信号干扰。

本申请实施例的第二方面提供一种显示面板，包括上述第一方面中的阵列基板。

本申请实施例提供的显示面板，显示面板包括阵列基板，电源线在衬底上的正投影经过第二晶体管的第一极的半导体图案与第二数据线在衬底上的正投影之间的区域。电源线在衬底上的正投影不经过第二晶体管的第一极的半导体图案和第一晶体管的第一极的半导体图案在衬底上的正投影之间的区域，以避免了第二晶体管的第一极的半导体图案和第一晶体管的第一极的半导体图案之间的距离较小而影响电源线的宽度。第二晶体管的第一极的半导体图案与第二数据线在衬底上的正投影之间的区域的宽度较大，可以将经过该区域的部分电源线设置的较宽，使得经过该区域的部分电源线的电阻较低，可以降低电源线的压降，从而保证显示面板的显示效果。

本申请的构造以及它的其他发明目的及有益效果将会通过结合附图而对优选实施例的描述而更加明显易懂。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作以简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为一种阵列基板的局部俯视图；

图2为本申请实施例提供的阵列基板的局部俯视图；

图3为本申请实施例提供的像素电路的电路图；

图4为图2中E部分的另一种放大图；

图5为本申请实施例提供的半导体图案层的结构示意图。

附图标记说明：

101-第一金属层； 103-第三金属层；

104-第四金属层； 105-半导体图案层；

110-信号线组； 111-第一数据线；

112-第二数据线； 113-数据连接端；

131-第一连接线； 132-第二连接线；

133-第三连接线； 134-第四连接线。

具体实施方式

相关技术中，如图1所示，阵列基板可以包括第一连接线131、第二连接线132、数据线Data、电源线ELVDD和像素电路，像素电路中包括第一晶体管T1、第二晶体管T2和驱动晶体管DT。第一晶体管T1用于数据写入，第二晶体管T2用于阈值补偿。数据线Data与第一晶体管T1之间通过第一连接线131电连接，第一晶体管T1和第二晶体管T2之间通过驱动晶体管DT电连接，第二晶体管T2通过第二连接线132与电容电连接，以将数据线Data上的数据信号通过第一连接线131、第一晶体管T1、驱动晶体管DT、第二晶体管T2和第二连接线132写入到像素电路的电容中。

其中，第一连接线131的第一端A1与第一晶体管T1的第一极电连接，第一连接线131的第二端A2与数据线Data电连接；第二连接线132的第一端B1与第二晶体管T2的第一极电连接，第二连接线132的第二端B2与电容的第一极板电连接。电源线ELVDD用于向像素电路提供电源信号，电源线ELVDD与第一连接线131、第二连接线132同层设置，部分电源线ELVDD位于第一连接线131和第二连接线132之间，且分别与第一连接线131和第二连接线132间隔设置。

然而，第一晶体管T1的第一极和第二晶体管T2的第一极之间的距离较小，导致第一连接线131的第一端A1和第二连接线132的第一端B1之间的距离W(图1中)较小，从而导致位于第一连接线131的第一端A1和第二连接线132的第一端B1之间电源线ELVDD较窄，电源线ELVDD的电阻较大，导致电源线ELVDD的压降较大，从而影响显示面板的显示效果。

基于上述的至少一个技术问题，本申请实施例提供一种阵列基板及显示面板，阵列基板可以包括：衬底以及位于衬底一侧的像素电路、电源线、第一数据线和第二数据线，第一数据线和第二数据线沿第一方向间隔设置，电源线、第一数据线和第二数据线均向第二方向延伸；像素电路包括第一晶体管和第二晶体管，第一晶体管的半导体图案在衬底上的正投影比第二晶体管的半导体图案在衬底上的正投影更靠近第一数据线在衬底上的正投影，第二晶体管的半导体图案在衬底上的正投影比第一晶体管的半导体图案在衬底上的正投影更靠近第二数据线在衬底上的正投影，第二晶体管的第一极的半导体图案在衬底上的正投影位于第一数据线和第二数据线在衬底上的正投影之间；电源线在衬底上的正投影经过第二晶体管的第一极的半导体图案与第二数据线在衬底上的正投影之间的区域；其中，第一方向与第二方向不同。电源线在衬底上的正投影经过第二晶体管的第一极的半导体图案与第二数据线在衬底上的正投影之间的区域。电源线在衬底上的正投影不经过第二晶体管的第一极的半导体图案和第一晶体管的第一极的半导体图案在衬底上的正投影之间的区域，避免了第二晶体管的第一极的半导体图案和第一晶体管的第一极的半导体图案之间的距离较小而影响电源线的宽度。第二晶体管的第一极的半导体图案在衬底上的正投影与第二数据线在衬底上的正投影之间的区域的宽度较大，可以将经过该区域的部分电源线设置的较宽，使得经过该区域的部分电源线的电阻较低，以降低电源线的压降，从而保证显示面板的显示效果。

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

以下将结合图2-图5对本申请实施例提供的显示面板进行说明。

本实施例提供一种显示面板，该显示面板可以应用于电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、智能手环、智能手表、超级个人计算机、导航仪等移动或固定终端。

显示面板可以为有机发光二极管(Organic Light-Emitting Diode，简称为OLED)显示面板，微发光二极管(Micro Light Emitting Diode，简称为Micro LED或μLED)显示面板，或者，液晶(Liquid Crystal Display，简称为LCD)显示面板。

显示面板可以包括阵列基板，以及位于阵列基板上发光层。阵列基板与发光层电连接。发光层可以包括阳极和阴极，阳极位于阴极的朝向阵列基板的一侧。阳极可以为像素电极，阴极可以为公共电极。发光层可以包括多个间隔设置的发光单元，发光单元包括发光材料。

以下对本申请实施例提供的阵列基板进行说明。

本申请实施例中，阵列基板可以包括衬底，衬底可为后续设置的其余结构层提供支撑。一些示例中，衬底可以为刚性衬底，例如衬底的材料可以为玻璃。其他一些示例中，衬底可以为柔性衬底，衬底的材料可以包括聚酰亚胺(Polyimide，简称为PI)、聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯、聚乙烯、聚丙烯酸酯、聚醚酰亚胺、聚碳酸酯、聚芳酯以及聚醚砜中的至少一种。

如图2所示，阵列基板可以包括第一方向X，第一方向X可以为阵列基板的宽度方向；阵列基板可以包括第二方向Y，第二方向Y可以为阵列基板的长度方向；阵列基板可以包括第三方向，第三方向可以为阵列基板的厚度方向。本申请实施例中的长度、宽度和厚度等，仅仅是为了描述方便，并不意味着对尺寸的任何限制。例如，宽度可以大于、等于或小于长度。其中，第一方向X、第二方向Y和第三方向均不同。

如图2和图3所示，阵列基板可以包括位于衬底上的多个信号线组110，多个信号线组110可以沿第一方向X间隔设置，每个信号线组110均沿第二方向Y延伸。每个信号线组110中可以包括数据线Data和电源线ELVDD。另外，阵列基板中还可以设置有第一扫描线S1、第二扫描线S2、发光控制线EM、电源线ELVSS、第一参考线Vref1和第二参考线Vref2。

阵列基板可以包括位于衬底上的多个像素电路组，多个像素电路组可以沿第一方向X间隔设置，每个像素电路组中包括沿第二方向Y间隔设置的多个像素电路。例如，第一方向X可以行方向，第二方向Y可以为列方向；或者，第一方向X可以列方向，第二方向Y可以为行方向。本申请实施例以第一方向X为行方向，第二方向Y为列方向为例进行说明。多个像素电路可以在第一方向和第二方向上呈阵列排布。像素电路与发光单元的阳极电连接，以为发光单元提供驱动信号。像素电路中可以包括多个晶体管(Thin Film Transistor,简称为TFT)以及电容结构C。

如图4和图5所示，阵列基板可以包括依次层叠设置在衬底上的半导体图案层105、第一金属层101、第二金属层(图中未示出)、第三金属层103和第四金属层104，且半导体图案层105、第一金属层101、第二金属层、第三金属层103和第四金属层104中的相邻两层之间均设置有绝缘层。

半导体图案层105包括多个晶体管的有源层，第一金属层101可以包括第一扫描线S1、第二扫描线S2、电容结构C的第一极板、发光控制线EM和多个晶体管的栅极中的至少一项；第二金属层可以包括第一参考线Vref1、第二参考线Vref2和电容结构C的第二极板中的至少一项；第三金属层103可以包括电源线ELVDD；第四金属层104可以包括数据线Data。

其中，半导体图案层105的材料可以包括多晶硅或金属氧化物。第一金属层101、第二金属层、第三金属层103和第四金属层104中的任意一者或多者的材料可以包括银、铝、铜等金属材料。

示例性的，多个像素电路可以排布成M行N列，同一列中的多个像素电路形成一个像素电路组，即阵列基板可以包括N列像素电路组，一个像素电路组与一个信号线组110对应设置，对应设置的一个信号线组110与一个像素电路组电连接，即信号线组110也可以包括N列。

阵列基板还包括向数据线Data提供数据信号的数据驱动器、用于向第一扫描线S1和第二扫描线S2提供扫描信号的扫描驱动器、用于向发光控制线EM提供发光控制信号的发光驱动器，以及用于向数据驱动器、扫描驱动器和发光驱动器提供驱动信号的时序控制器。

如图2所示，第i列像素电路组与第i列信号线组110电连接，每列信号线组110中的数据线Data可以包括沿第一方向X间隔设置的第一数据线111和第二数据线112，第一数据线111和第二数据线112在衬底上的正投影位于对应设置的像素电路组在衬底上的正投影的两侧。其中，M、N为正整数，i为小于等于N的正整数。

在第二方向Y上相邻的两个像素电路中，其中一个像素电路的第一晶体管T1的第一极T11与第一数据线111电连接，另一个像素电路的第一晶体管T1的第一极T11与第二数据线112电连接。例如，第一数据线111可以与奇数行的像素电路连接，第二数据线112可以与偶数行的像素电路连接。或者，第一数据线111可以与偶数行的像素电路连接，第二数据线112可以与奇数行的像素电路连接。每列像素电路组对应设置两个子数据线(第一数据线111和第二数据线112)，可以增加数据写入时间，有利于高刷和功耗。本申请实施例以第一数据线111与奇数行的像素电路连接，第二数据线112与偶数行的像素电路连接为例进行说明。

每列信号线组110中的电源线ELVDD分别为对应的像素电路组中的各个像素电路提供电源信号。在同一信号线组110中，电源线ELVDD在衬底上的正投影位于第一数据线111和第二数据线112在衬底上的正投影之间，且电源线ELVDD在衬底上的正投与第一数据线111和第二数据线112在衬底上的正投影不相重叠，可以降低电源线ELVDD与第一数据线111、第二数据线112之间的寄生电容，从而降低电源线ELVDD与第一数据线111、第二数据线112之间的串扰，降低对显示面板的显示效果的影响。

以下对本申请实施例提供的多个晶体管进行说明。

如图2所示，像素电路可以包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6和驱动晶体管DT中的任意一个或多个。第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6可以为开关晶体管。

像素电路中的晶体管的类型可以均是P型晶体管或者N型晶体管。或者，部分数量的晶体管可以为P型晶体管，其余数量的晶体管可以为N型晶体管。根据不同的晶体管类型提供不同的使能电平。使能电平指的是可以使晶体管导通的电平。示例性地，晶体管为P型晶体管时，使能电平为低电平。晶体管为N型晶体管时，使能电平为高电平。本申请实施例以多个晶体管均为P型晶体管为例进行说明。

如图2所示，第一晶体管T1的半导体图案(半导体图案层105上的图案)在衬底上的正投影比第二晶体管T2的半导体图案在衬底上的正投影更靠近第一数据线111在衬底上的正投影。即第一晶体管T1的半导体图案在衬底上的正投影与第一数据线111在衬底上的正投影的距离，小于第二晶体管T2的半导体图案在衬底上的正投影与第一数据线111在衬底上的正投影的距离。

第二晶体管T2的半导体图案在衬底上的正投影比第一晶体管T1的半导体图案在衬底上的正投影更靠近第二数据线112在衬底上的正投影。即第二晶体管T2的半导体图案在衬底上的正投影与第二数据线112在衬底上的正投影的距离，小于第一晶体管T1的半导体图案在衬底上的正投影与第二数据线112在衬底上的正投影的距离。

其中，第二晶体管T2的第一极T21的半导体图案在衬底上的正投影位于第一数据线111在衬底上的正投影和第二数据线112在衬底上的正投影之间。

需要说明的是，晶体管的第一极和第二极中的一者可以是晶体管的源极，晶体管的第一极和第二极中的另一者可以是晶体管的漏极。晶体管的半导体图案可以包括源极、漏极，以及位于源极和漏极之间的沟道结构。晶体管的半导体图案在衬底上的正投影与另一结构在衬底上的正投影的距离可以为该晶体管的沟道结构在衬底上的正投影与另一结构在衬底上的正投影的距离。例如，第一晶体管T1的半导体图案在衬底上的正投影与第一数据线111在衬底上的正投影的距离，小于第二晶体管T2的半导体图案在衬底上的正投影与第一数据线111在衬底上的正投影的距离。可以看成，第一晶体管T1的沟道结构在衬底上的正投影与第一数据线111在衬底上的正投影的距离，小于第二晶体管T2的沟道结构在衬底上的正投影与第一数据线111在衬底上的正投影的距离。

驱动晶体管DT的半导体图案在衬底上的正投影位于第一数据线111和第二数据线112在衬底上的正投影之间；第三晶体管T3的半导体图案位于驱动晶体管DT的半导体图案背离第一晶体管T1的半导体图案的一侧；第四晶体管T4的半导体图案位于驱动晶体管DT的半导体图案背离第二晶体管T2的半导体图案的一侧；第四晶体管T4的半导体图案和第五晶体管T5的半导体图案在衬底上的正投影分别位于第三晶体管T3的半导体图案在衬底上的正投影的相对两侧；第六晶体管T6的半导体图案位于第二晶体管T2的半导体图案背离驱动晶体管DT的一侧。

如图3和图5所示，第一晶体管T1用于数据写入，第二晶体管T2用于阈值补偿，第三晶体管T3和第四晶体管T4用于在发光阶段控制发光单元发光，第五晶体管T5用于对发光单元进行复位；第六晶体管T6用于对驱动晶体管DT的栅极进行复位。

第一晶体管T1的第一极T11与第一数据线111或第二数据线112电连接，第一晶体管T1的第二极T12与驱动晶体管DT的第一极DT1电连接；驱动晶体管DT的第二极DT2与第二晶体管T2的第二极T22电连接，第二晶体管T2的第一极T21与电容结构C的第一极板电连接；第三晶体管T3的第一极T31与电源线ELVDD电连接，第三晶体管T3的第二极T32与驱动晶体管DT的第一极DT1电连接；第四晶体管T4的第一极T41电连接至阳极，第四晶体管T4的第二极T42与驱动晶体管DT的第二极DT2电连接；第五晶体管T5的第一极T51电连接至阳极，第五晶体管T5的第二极T52电连接至第二参考线Vref2；第六晶体管T6的第一极T61电连接至第一参考线Vref1，第六晶体管T6的第二极T62电连接至电容结构C的第一极板；电容结构C的第二极板与电源线ELVDD连接；发光层的阴极与电源线ELVSS连接。

另外，第一晶体管T1的栅极与第二扫描线S2连接，第二晶体管T2的栅极与第二扫描线S2连接，第三晶体管T3的栅极与发光控制线EM连接，第四晶体管T4的栅极与发光控制线EM连接，第五晶体管T5的栅极与上一行像素电路的第一扫描线S1’连接，第六晶体管T6的栅极与本行的像素电路的第一扫描线S1连接；驱动晶体管DT的栅极与电容结构C的第一极板连接。

以下对本申请实施例提供的像素电路的工作过程进行说明。

在第一阶段中，发光控制线EM提供高电平，控制第三晶体管T3和第四晶体管T4截止，发光层不发光。本行像素电路对应的第一扫描线S1提供低电平，控制第六晶体管T6导通，第一参考线Vref1的参考电压传输至驱动晶体管DT的栅极，并对驱动晶体管DT的栅极进行复位；第二扫描线S2提供高电平，控制第一晶体管T1和第二晶体管T2截止，上一行像素电路对应的第一扫描线S1’提供低电平，控制第五晶体管T5导通，第二参考线Vref2的参考电压传输至阳极，对发光层的阳极进行复位。

在第二阶段中，发光控制线EM提供高电平，控制第三晶体管T3和第四晶体管T4截止，发光层不发光。本行像素电路对应的第一扫描线S1提供高电平，控制第六晶体管T6截止，第二扫描线S2提供低电平，控制第一晶体管T1和第二晶体管T2导通，数据线Data的数据电压通过第一晶体管T1、驱动晶体管DT和第二晶体管T2传输至电容结构C的第一极板，并为电容结构C充电。上一行像素电路对应的第一扫描线S1’提供高电平，控制第五晶体管T5截止。

在第三阶段(即发光阶段)中，发光控制线EM提供低电平，控制第三晶体管T3和第四晶体管T4导通。本行像素电路对应的第一扫描线S1提供高电平，控制第六晶体管T6截止；第二扫描线S2提供高电平，控制第一晶体管T1和第二晶体管T2截止，上一行像素电路对应的第一扫描线S1’提供高电平，控制第五晶体管T5截止，在电容结构C的第一极板的电位控制下，驱动晶体管DT导通：电源线ELVDD向发光层提供驱动电流以驱动发光层发光。

以下对本申请实施例提供的数据线Data与第一晶体管T1的连接进行说明。

第一数据线111与奇数行的第一晶体管T1的第一极T11电连接，第二数据线112与偶数行的第一晶体管T1的第一极T11电连接。

如图2所示，第一数据线111和第二数据线112均设置有数据连接端113，数据连接端113可以与数据线Data连接且同层同材料设置，从而可以简化阵列基板的制备工艺。数据连接端113在衬底上的正投影位于第一数据线111和第二数据线112在衬底上的正投影之间。第一数据线111的数据连接端113位于第一数据线111朝向第二数据线112的一侧，第二数据线112的数据连接端113位于第二数据线112朝向第一数据线111的一侧。

如图2所示，阵列基板中设置有第一连接线131，一个第一连接线131与一个像素电路对应设置。在奇数行中，第一数据线111的数据连接端113与奇数行的第一连接线131的第一端连接，奇数行的第一连接线131的第二端与奇数行的第一晶体管T1的第一极T11连接，从而将第一数据线111的数据信号传输至奇数行的第一晶体管T1中。另外，在偶数行中，第二数据线112的数据连接端113与偶数行的第一连接线131的第一端连接，偶数行的第一连接线131的第二端与偶数行的第一晶体管T1的第一极T11连接，从而将第二数据线112的数据信号传输至偶数行的第一晶体管T1中。例如，第一连接线131可以与电源线ELVDD同层同材料设置，从而可以简化阵列基板的制备工艺。

示例性的，沿第一方向X，数据连接端113与第一数据线111之间的距离等于数据连接端113与第二数据线112之间的距离。数据连接端113位于第一数据线111和第二数据线112的中心位置，使得第一数据线111与奇数行的第一晶体管T1的传输距离等于第二数据线112与偶数行的第一晶体管T1的传输距离，从而可以保证奇数行和偶数行的像素电路的数据信号的一致性。

如图2所示，阵列基板中可以包括第二连接线132，第二连接线132的一端与第二晶体管T2的第一极T21电连接，第二连接线132的另一端与电容结构C的第一极板电连接，使得数据线Data通过第一连接线131、第一晶体管T1、驱动晶体管DT和第二晶体管T2和第二连接线132向电容结构C的第一极板充电。例如，第二连接线132可以与电源线ELVDD同层同材料设置，从而可以简化阵列基板的制备工艺。

继续参考图2和图5，第二晶体管T2的第一极T21的半导体图案比第二晶体管T2的第二极T22的半导体图案更靠近第一晶体管T1的半导体图案，电源线ELVDD的各部分在衬底上的正投影与第二数据线112在衬底上的正投影的距离，均小于该部分电源线ELVDD在衬底上的正投影与第一数据线111在衬底上的正投影的距离。电源线ELVDD在衬底上的正投影的一部分位于第二数据线112和第二晶体管T2的第一极T21的半导体图案在衬底上的正投影之间。即电源线ELVDD在衬底上的正投影经过第二晶体管T2的第一极T21的半导体图案在衬底上的正投影与第二数据线112在衬底上的正投影之间的区域(即图2中的G示出的区域)。电源线ELVDD在衬底上的正投影不再经过第二晶体管T2的第一极T21的半导体图案在衬底上的正投影与第一数据线111在衬底上的正投影之间的区域。可以避免第二晶体管T2的第一极T21的半导体图案和第一晶体管T1的第一极T11的半导体图案之间的距离W1(图2)较小而影响电源线ELVDD的宽度W2(图2)。另外，第二晶体管T2的第一极T21的半导体图案在衬底上的正投影与第二数据线112在衬底上的正投影之间的区域的宽度较大，可以将经过该区域的部分电源线ELVDD设置的较宽，使得经过该区域的部分电源线ELVDD的电阻较低，可以降低电源线ELVDD的压降，从而保证显示面板的显示效果。

示例性的，电源线ELVDD包括第一延伸段(即位于图2中G区域中的电源线ELVDD)，第一延伸段在衬底上的正投影位于第二数据线112在衬底上的正投影和第二晶体管T2的第一极T21的半导体图案在衬底上的正投影之间，第二晶体管T2的第一极T21的半导体图案在衬底上的正投影与第二数据线112在衬底上的正投影之间的距离，大于第一延伸段的宽度W2(图2)的最大值，以避免电源线ELVDD和第二连接线132之间短路。第二晶体管T2的第一极T21的半导体图案和第二数据线112沿第一方向X的距离较远，第一延伸段可以设置的较宽，从而使得第一延伸段的压降较小，以保证显示面板的显示效果。

需要说明的是，第二晶体管T2的第一极T21的半导体图案在衬底上的正投影与第二数据线112在衬底上的正投影之间的距离，即图2中G区域的沿第一方向X的延伸长度；也可以看成图5中第二连接线132在衬底上的正投影和第二数据线112在衬底上的正投影的距离W3。

示例性的，第一晶体管T1的第一极T11的半导体图案和第二晶体管T2的第一极T21的半导体图案在衬底上的正投影之间的距离W1(图2中)，小于第一延伸段的宽度W2(图2)的最小值；从而使得电源线ELVDD的宽度较大，可以较好的降低电源线ELVDD电阻，以保证显示面板的显示效果。其中,电源线ELVDD宽度方向可以为第一方向X。

如图5所示，电源线ELVDD在衬底上的正投影与第一晶体管T1的半导体图案在衬底上的正投影不交叠。这样，可以避免电源线ELVDD位于第一晶体管T1的半导体图案的正上方，从而可以避免在第一晶体管T1写入数据线Data的信号时与电源线ELVDD之间的耦合电容过大，使得电源线ELVDD和第一晶体管T1传输的数据信号之间的耦合较小，从而有利于显示面板的显示。

如图5所示，第三晶体管T3的第一极T31的半导体图案在衬底上的正投影与第一数据线111在衬底上的正投影的距离W5，大于第三晶体管T3的第一极T31的半导体图案在衬底上的正投影与第二数据线112在衬底上的正投影的距离W4,即W5>W4。

沿第一方向X，将第三晶体管T3的第一极T31的半导体图案延伸至靠近第二数据线112的位置。第三晶体管T3的第一极T31的半导体图案在衬底上的正投影与电源线ELVDD在衬底上的正投影部分重叠，从而可以便于第三晶体管T3的第一极T31的半导体图案与电源线ELVDD通过两者之间的绝缘层上的过孔电连接。

继续参考图5，第三晶体管T3的第二极T32的半导体图案在衬底上的正投影与第二数据线112在衬底上的正投影的距离W7，大于第三晶体管T3的第二极T32的半导体图案在衬底上的正投影与第一数据线111在衬底上的正投影的距离W6；即W7>W6。

例如，第三晶体管T3的第一极T31的半导体图案在衬底上的正投影与第二数据线112在衬底上的正投影之间的距离W4的长度范围可以为1.2μm-3μm。从而将W4设计在一个合理的范围，可以避免第三晶体管T3的第一极T31的半导体图案与第二数据线112距离过近，减少两者之间的寄生电容；还可以避免第三晶体管T3的第一极T31的半导体图案与第二数据线112距离过远而不易与电源线ELVDD通过过孔连接。

如图2和图5所示，第四晶体管T4的半导体图案在衬底上的正投影和第五晶体管T5的半导体图案在衬底上的正投影分别位于第三晶体管T3的半导体图案在衬底上的正投影的两侧。

具体的，第五晶体管T5的第一极T51的半导体图案和第四晶体管T4的第一极T41的半导体图案分别位于第三晶体管T3的第一极T31的半导体图案的两侧，且分别与第三晶体管T3的第一极T31的半导体图案之间间隔设置。相当于，第四晶体管T4的第一极T41的半导体图案与第五晶体管T5的第一极T51的半导体图案为断开状态，从而可以避免第五晶体管T5的半导体图案、第四晶体管T4的半导体图案和第三晶体管T3的第一极T31的半导体图案之间短路。

如图2和图5所示，阵列基板中可以设置有另一连接线，该连接线为第三连接线133，第三连接线133的一端电连接至第四晶体管T4的第一极T41的半导体图案，第三连接线133的另一端电连接至与第五晶体管T5的第一极T51的半导体图案；以通过第三连接线133将第四晶体管T4的第一极T41的半导体图案与第五晶体管T5的第一极T51的半导体图案电连接。第三连接线133与像素电路的半导体图案层105位于不同层。具体地，第三连接线133可以通过过孔电连接至第四晶体管T4的第一极T41的半导体图案和第五晶体管T5的第一极T51的半导体图案。这样，可以使得第二参考线Vref2依次通过第五晶体管T5的第二极T52、第五晶体管T5的第一极T51、第三连接线133和第四晶体管T4的第一极T41后传输至阳极。第三连接线133在衬底上的正投影与第三晶体管T3的半导体图案在衬底上的正投影部分重合，第三连接线133跨过第三晶体管T3的第一极T31的半导体图案，可以使得第三连接线133的延伸长度较短，其制备工艺较为简单。例如，第三连接线133可以与电源线ELVDD同层同材料设置，从而可以简化阵列基板的制备工艺。

如图2和图5所示，第六晶体管T6的第二极T62的半导体图案在衬底上的正投影与电源线ELVDD在衬底上的正投影至少部分重合，由于第六晶体管T6的第二极T62的半导体图案位于半导体图案层105，电源线ELVDD位于第三金属层103，第二数据线112位于第四金属层104。沿阵列基板的厚度方向，第六晶体管T6的半导体图案和第二数据线112位于电源线ELVDD的相对两侧。一方面，第六晶体管T6的半导体图案与第二数据线112之间的距离较大，可以降低第六晶体管T6的半导体图案与第二数据线112之间寄生电容，以降低发光阶段中第六晶体管T6的第二极T62的半导体图案与第二数据线112之间串扰，从而保证显示面板的显示效果。另一方面，在发光阶段，电源线ELVDD可以作为屏蔽层，屏蔽第六晶体管T6的第二极T62的半导体图案与第二数据线112之间的信号，从而更好的降低第六晶体管T6的第二极T62的半导体图案与第二数据线112之间的信号干扰。

如图2和图5所示，阵列基板可以包括第四连接线134，第四连接线134用于电连接发光单元的阳极和第四晶体管T4的第一极T41的半导体图案，另外，第四连接线134还以用于电连接第三连接线133和发光单元的阳极，以使第五晶体管T5的第一极T51的半导体图案与发光单元的阳极电连接。例如，第四连接线134可以与数据线Data同层同材料设置，从而可以简化阵列基板的制备工艺。

最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。

Claims (10)

1.一种阵列基板，其特征在于，包括：衬底以及位于所述衬底一侧的像素电路、电源线、第一数据线和第二数据线，所述第一数据线和所述第二数据线沿第一方向间隔设置，所述电源线、所述第一数据线和所述第二数据线均向第二方向延伸；

所述像素电路包括第一晶体管和第二晶体管，所述第一晶体管的半导体图案在所述衬底上的正投影比所述第二晶体管的半导体图案在所述衬底上的正投影更靠近所述第一数据线在所述衬底上的正投影，所述第二晶体管的半导体图案在所述衬底上的正投影比所述第一晶体管的半导体图案在所述衬底上的正投影更靠近所述第二数据线在所述衬底上的正投影，所述第二晶体管的第一极的半导体图案在所述衬底上的正投影位于所述第一数据线和所述第二数据线在所述衬底上的正投影之间；

所述电源线在所述衬底上的正投影经过所述第二晶体管的第一极的半导体图案与所述第二数据线在所述衬底上的正投影之间的区域；

其中，所述第一方向与所述第二方向不同。

2.根据权利要求1所述的阵列基板，其特征在于，所述电源线包括第一延伸段，所述第一延伸段在所述衬底上的正投影位于所述第二数据线和所述第二晶体管的第一极的半导体图案在所述衬底上的正投影之间，所述第二晶体管的第一极的半导体图案在所述衬底上的正投影与所述第二数据线在所述衬底上的正投影之间的距离，大于所述第一延伸段的最大宽度；

所述第一晶体管的第一极的半导体图案和所述第二晶体管的第一极的半导体图案之间的距离，小于所述第一延伸段的最小宽度。

3.根据权利要求1所述的阵列基板，其特征在于，

所述第一晶体管用于数据写入，所述第一晶体管的第一极与所述第一数据线或所述第二数据线电连接，所述电源线在所述衬底上的正投影与所述第一晶体管的半导体图案在所述衬底上的正投影不交叠。

4.根据权利要求1所述的阵列基板，其特征在于，所述像素电路还包括驱动晶体管和第三晶体管，所述第三晶体管用于在发光阶段控制发光单元发光；

所述第三晶体管的第一极与所述电源线电连接，所述第三晶体管的第二极与所述驱动晶体管的第一极电连接，所述第三晶体管的第一极的半导体图案在所述衬底上的正投影与所述第一数据线在所述衬底上的正投影的距离，大于所述第三晶体管的第一极的半导体图案在所述衬底上的正投影与所述第二数据线在所述衬底上的正投影的距离，所述第三晶体管的第二极的半导体图案在所述衬底上的正投影与所述第二数据线在所述衬底上的正投影的距离，大于所述第三晶体管的第二极的半导体图案在所述衬底上的正投影与所述第一数据线在所述衬底上的正投影的距离；

优选的，所述第三晶体管的第一极的半导体图案在所述衬底上的正投影与所述第二数据线在所述衬底上的正投影之间的距离范围为1.2μm-3μm。

5.根据权利要求4所述的阵列基板，其特征在于，所述像素电路包括第四晶体管和第五晶体管，所述第四晶体管用于在发光阶段控制所述发光单元发光，且所述第四晶体管的第一极与所述发光单元电连接，所述第五晶体管用于对所述发光单元进行复位；

所述第四晶体管的半导体图案和所述第五晶体管的半导体图案在所述衬底上的正投影分别位于所述第三晶体管的半导体图案在所述衬底上的正投影的两侧。

6.根据权利要求5所述的阵列基板，其特征在于，

所述第四晶体管的第一极的半导体图案与所述第五晶体管的第一极的半导体图案断开；

所述阵列基板还包括连接线，所述连接线用于将所述第四晶体管的第一极的半导体图案与所述第五晶体管的第一极的半导体图案电连接，所述连接线与所述像素电路的半导体图案位于不同层。

7.根据权利要求1-6任一所述的阵列基板，其特征在于，所述像素电路的数量为多个，且多个所述像素电路在所述第一方向和所述第二方向上排布，在所述第二方向上相邻的两个所述像素电路中，其中一个所述像素电路的所述第一晶体管的第一极与所述第一数据线电连接，另一个所述像素电路的所述第一晶体管的第一极与所述第二数据线电连接。

8.根据权利要求7所述的阵列基板，其特征在于，所述第一数据线和所述第二数据线均设置有数据连接端，且分别通过对应的所述数据连接端与对应的所述第一晶体管的第一极电连接，所述数据连接端位于所述第一数据线和所述第二数据线之间，所述数据连接端与所述第一数据线之间的距离等于所述数据连接端与所述第二数据线之间的距离。

9.根据权利要求1-6任一所述的阵列基板，其特征在于，所述像素电路包括驱动晶体管和第六晶体管，所述第六晶体管用于对所述驱动晶体管的栅极进行复位，所述第六晶体管的第二极与所述驱动晶体管的栅极电连接；所述电源线在所述衬底上的正投影与所述第六晶体管的第二极的半导体图案在所述衬底上的正投影至少部分重叠；

沿所述阵列基板的厚度方向，所述第六晶体管的半导体图案和所述第二数据线位于所述电源线的相对两侧。

10.一种显示面板，其特征在于，包括上述权利要求1-9任一所述的阵列基板。

Images