CN115148263A - 寻找多颗粒的公共最佳读取电压的方法、存储系统 - Google Patents

寻找多颗粒的公共最佳读取电压的方法、存储系统 Download PDF

Info

Publication number
CN115148263A
CN115148263A CN202210793889.8A CN202210793889A CN115148263A CN 115148263 A CN115148263 A CN 115148263A CN 202210793889 A CN202210793889 A CN 202210793889A CN 115148263 A CN115148263 A CN 115148263A
Authority
CN
China
Prior art keywords
voltage
temperature
reading
voltage distribution
blocks
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210793889.8A
Other languages
English (en)
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yingren Technology Shanghai Co ltd
Original Assignee
Yingren Technology Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yingren Technology Shanghai Co ltd filed Critical Yingren Technology Shanghai Co ltd
Priority to CN202210793889.8A priority Critical patent/CN115148263A/zh
Publication of CN115148263A publication Critical patent/CN115148263A/zh
Priority to US18/347,378 priority patent/US20240013843A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/26—Accessing multiple arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)

Abstract

本申请涉及数据存储技术领域，公开了一种寻找多颗粒的公共最佳读取电压的方法、存储系统。所述方法包括：获取多颗粒中各个块在不同读写温度和/或不同P/E循环次数下的电压分布；确定所述多颗粒中所有块的最佳读取电压；根据所述多颗粒中所有块的最佳读取电压获取不同最佳读取电压对应的块的数量；根据所述不同最佳读取电压对应的块的数量选取出现次最多的最佳读取电压为公共最佳读取电压。本申请可以精确调整多颗粒的公共参考电压。

Description

寻找多颗粒的公共最佳读取电压的方法、存储系统
技术领域
本申请涉及数据存储技术领域，特别涉及一种寻找多颗粒的公共最佳读取电压的方法、存储系统。
背景技术
非易失性存储器系统由于储存在其中的数据不会因为断电而遗失，而变成一个重要的保存数据的方式。在这些非易失性存储器系统中，NAND闪存因为拥有低功耗与高效能的优点而受欢迎。
为了验证非易失存储器产品的正确性，需要首先对待测试非易失存储器芯片的参考单元的阈值电压进行精确调整。以SLC(单比特存储单元，Single Layer Cell)闪速存储器为例，简单介绍其读出原理：对存储单元与参考单元施加相同的栅极端和源极端电压，比较它们的漏极端电流，如果存储单元的电流比参考单元大，则定义该存储单元存“1”，反之，定义该存储单元存“0”。因此，参考单元的阈值电压是存储数据的判定点，是整个闪速存储器读出系统的基础，需要在测试之前进行比较精确地调整。随着闪速存储器的集成密度增大，操作速度可以提高，但是由于操作环境的改变对阔值电压分布的影响，导致读取操作误差也有可能增加。
发明内容
本申请的目的在于提供一种寻找多颗粒的公共最佳读取电压的方法、存储系统，可以精确调整多颗粒的公共参考电压。
本申请公开了一种寻找多颗粒的公共最佳读取电压的方法，包括：
获取多颗粒中各个块在不同读写温度和/或不同P/E循环次数下的电压分布；
确定所述多颗粒中所有块的最佳读取电压；
根据所述多颗粒中所有块的最佳读取电压获取不同最佳读取电压对应的块的数量；以及
根据所述不同最佳读取电压对应的块的数量选取出现次最多的最佳读取电压为公共最佳读取电压。
在一个优选例中，获取多颗粒中各个块在不同读写温度和/或不同P/E循环次数下的电压分布的步骤，还包括：
获取以下组中的一种或多种的组合的电压分布：
在低温写入高温读取时的电压分布；
在低温写入常温读取时的电压分布；
在低温写入低温读取时的电压分布；
在常温写入高温读取时的电压分布；
在常温写入常温读取时的电压分布；
在常温写入低温读取时的电压分布；
在高温写入高温读取时的电压分布；
在高温写入常温读取时的电压分布；
在高温写入低温读取时的电压分布；
其中，所述低温表示温度低于0℃，所述常温表示温度范围为20℃～25℃，所述高温表示温度高于70℃；
获取以下组中的一种或多种的电压分布：
在未进行P/E循环时的电压分布；
已进行预定次数的P/E循环时的电压分布。
在一个优选例中，确定所述多颗粒中所有块的最佳读取电压的步骤，还包括：获取每个块的所有页面的最高错误位计数所对应的电压，并且选择所述所有页面的最高错误位计数中的最小值对应的电压为最佳读取参考电压。
在一个优选例中，确定所述多颗粒中所有块的最佳读取电压的步骤，还包括：获取每个块的所有页面中不引起UECC的最高错误位计数对应的第一边界电压以及不引起UECC的最高错误位计数对应的第二边界电压，将所述第一边界电压和所述第二边界电压的中心值作为最佳读取参考电压。
在一个优选例中，还包括：将所述多颗粒中超出所述公共最佳读取电压预定范围的块确定为坏块。
本申请还公开了一种存储系统包括：
一个或多个存储颗粒；
与所述一个或多个存储颗粒耦合的存储器控制器，所述存储器控制器被配置为执行以下步骤：
获取多颗粒中各个块在不同读写温度和/或不同P/E循环次数下的电压分布；
确定所述多颗粒中所有块的最佳读取电压；
根据所述多颗粒中所有块的最佳读取电压获取不同最佳读取电压对应的块的数量；以及
根据所述不同最佳读取电压对应的块的数量选取出现次最多的最佳读取电压为公共最佳读取电压。
在一个优选例中，所述控制器获取多颗粒中各个块在不同读写温度和/或不同P/E循环次数下的电压分布的步骤，还包括：
获取以下组中的一种或多种的组合的电压分布：
在低温写入高温读取时的电压分布；
在低温写入常温读取时的电压分布；
在低温写入低温读取时的电压分布；
在常温写入高温读取时的电压分布；
在常温写入常温读取时的电压分布；
在常温写入低温读取时的电压分布；
在高温写入高温读取时的电压分布；
在高温写入常温读取时的电压分布；
在高温写入低温读取时的电压分布；
其中，所述低温表示温度低于0℃，所述常温表示温度范围为20℃～25℃，所述高温表示温度高于70℃；
获取以下组中的一种或多种的电压分布：
在未进行P/E循环时的电压分布；
已进行预定次数的P/E循环时的电压分布。
在一个优选例中，所述控制器确定所述多颗粒中所有块的最佳读取电压的步骤，还包括：获取每个块的所有页面的最高错误位计数所对应的电压，并且选择所述所有页面的最高错误位计数中的最小值对应的电压为最佳读取参考电压。
在一个优选例中，所述控制器确定所述多颗粒中所有块的最佳读取电压的步骤，还包括：获取每个块的所有页面中不引起UECC的最高错误位计数对应的第一边界电压以及不引起UECC的最高错误位计数对应的第二边界电压，将所述第一边界电压和所述第二边界电压的中心值作为最佳读取参考电压。
在一个优选例中，所述控制器还被配置为：将所述多颗粒中超出所述公共最佳读取电压预定范围的块确定为坏块。
本申请实施方式中，获取多颗粒中各个块在不同读写温度和/或不同P/E循环次数下的电压分布，确定多颗粒中所有块的最佳读取电压，根据多颗粒中所有块的最佳读取电压获取不同最佳读取电压对应的块的数量，根据不同最佳读取电压对应的块的数量选取出现次最多的最佳读取电压为公共最佳读取电压。本申请可以调整多颗粒的公共最佳读取电压。
本申请的说明书中记载了大量的技术特征，分布在各个技术方案中，如果要罗列出本申请所有可能的技术特征的组合(即技术方案)的话，会使得说明书过于冗长。为了避免这个问题，本申请上述发明内容中公开的各个技术特征、在下文各个实施方式和例子中公开的各技术特征、以及附图中公开的各个技术特征，都可以自由地互相组合，从而构成各种新的技术方案(这些技术方案均应该视为在本说明书中已经记载)，除非这种技术特征的组合在技术上是不可行的。例如，在一个例子中公开了特征A+B+C，在另一个例子中公开了特征A+B+D+E，而特征C和D是起到相同作用的等同技术手段，技术上只要择一使用即可，不可能同时采用，特征E技术上可以与特征C相组合，则，A+B+C+D的方案因技术不可行而应当不被视为已经记载，而A+B+C+E的方案应当视为已经被记载。
附图说明
图1是根据本申请一个实施例中存储系统的框图。
图2是根据本申请一个实施例中的寻找多颗粒的公共最佳读取电压的方法的流程示意图。
图3是根据本申请一个实施例中的不同读写温度和P/E循环次数下的电压分布图。
图4是根据本申请一个实施例中的最佳读取电压与所对应的块的数量的分布图。
图5是根据本申请一个实施例中的不同参考电压对应的页数。
图6是根据本申请一个实施例中的不同块对应的参考电压分布。
具体实施方式
在以下的叙述中，为了使读者更好地理解本申请而提出了许多技术细节。但是，本领域的普通技术人员可以理解，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本申请所要求保护的技术方案。
为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请的实施方式作进一步地详细描述。
本公开提供了寻找多颗粒的公共最佳读取电压的装置、系统和方法，用于读取存储在用纠错码(ECC)(例如，Turbo，低密度奇偶校验(LDPC)和极化码等)编码的非易失性存储器(NVM)存储设备中的数据。图1示意性地示出了根据本公开一个实施例中的非易失性存储系统100。非易失性存储系统100可以包括非易失性存储控制器102和非易失性存储设备104。当非易失性存储系统100连接到主机时，非易失性存储系统可以为主机提供数据存储和/或对所存储数据的访问。
非易失性存储设备104可以是基于非易失性存储器(NVM)的存储设备，例如，NAND设备。应当注意，非易失性存储系统100可以包括多个非易失性存储设备，并且非易失性存储设备104可以被示为多个非易失性存储设备的代表。非易失性存储设备可以包括多个颗粒(die)。每个颗粒可以包括一个或多个平面(plane)，并且每个平面可以包括多个块(block)。块可以包括组织在二维阵列中的多个单元(cell)。每一行中的单元可以耦合到一条字线(WL)并且被称为一个页面(例如，物理页(page))。图2示意性地示出了根据本公开一个实施例中的寻找多颗粒的公共最佳读取电压的方法200的流程图，该方法200包括如下步骤：
步骤202，获取多颗粒中各个块在不同读写温度和/或不同P/E循环次数下的电压分布。应当理解，本实施例中可以获取各个块在不同读写温度和/或P/E循环次数的组合对应的电压分布。
例如，在一个实施例中，获取以下组中的一种或多种的不同读写温度组合的电压分布：
(1)在低温写入高温读取时的电压分布；
(2)在低温写入常温读取时的电压分布；
(3)在低温写入低温读取时的电压分布；
(4)在常温写入高温读取时的电压分布；
(5)在常温写入常温读取时的电压分布；
(6)在常温写入低温读取时的电压分布；
(7)在高温写入高温读取时的电压分布；
(8)在高温写入常温读取时的电压分布；
(9)在高温写入低温读取时的电压分布。
其中，所述低温表示温度低于0℃，所述常温表示温度范围为20℃～25℃，所述高温表示温度高于70℃。
又例如，在一个实施例中，获取以下组中的一种或多种的不同P/E循环次数的电压分布：
(1)在未进行P/E循环时的电压分布；
(2)已进行预定次数的P/E循环时的电压分布。
其中，P/E循环次数可以用于表示非易失性存储设备使用寿命。预定次数可以根据NAND设备进行具体设置。
应当理解，可以获得上述两组中任意两项的组合的电压分布。因此，在一个实施例中，可以获得18中不同组合所对应的电压分布。应当注意，本申请的其他实施例中，也可以采用其他的组合方式。
图3是根据本申请一个实施例中的不同读写温度和P/E循环次数下的电压分布图。其中，曲线302例如是对未经过P/E循环的样本块(即，健康样本块)进行0度写入70度读取的电压分布，曲线304例如是对经过了P/E循环的样本块(即，老化样本块)进行0度写入70度读取的电压分布。
步骤204，确定所述多颗粒中所有块的最佳读取电压。
在一个实施例中，获取每个块的所有页面的最高错误位计数所对应的电压，并且选择所述所有页面的最高错误位计数中的最小值对应的电压为最佳读取参考电压。
通常，每个块的所有页面的最佳读取参考电压是通过扫描每一个页面的读取电压分布，找到每个读取电压分布在纠错码(ECC)限制下所有页面的最高错误位计数，并将其中错误位计数最低的电压识别为该块的最佳参考电压。然而，ECC限制下所有页面的最高错误位计数对应的谷窗口通常是不对称的，由于ECC限制下谷窗口中心提供了比最低错误位计数点更平衡的边缘参考电压距离，因此也可以选择其中心的参考电压作为该块的最佳参考电压。
步骤206，根据所述多颗粒中所有块的最佳读取电压获取不同最佳读取电压对应的块的数量。图4是根据本申请一个实施例中的最佳读取电压与所对应的块的数量的分布图。
步骤208，根据所述不同最佳读取电压对应的块的数量选取出现次最多的最佳读取电压为公共最佳读取电压。
在另一个实施例中，获取每个块的所有页面中不引起UECC的最高错误位计数对应的第一边界电压以及不引起UECC的最高错误位计数对应的第二边界电压，将所述第一边界电压和所述第二边界电压的中心值作为最佳读取参考电压。本实施例中可以减少参考电压扫描的次数。图5是根据本申请一个实施例中的不同参考电压对应的页数。其中，分别获取不引起UECC的第一边界电压E1和不引起UECC的第二边界电压E2，边界电压E1和E2的中心值作为最佳读取参考电压。图6是根据本申请一个实施例中的不同块对应的参考电压分布。其中，将出现次数最多的参考电压作为公共最佳读取电压。此外，在其他实施例中，该方法还包括：将所述多颗粒中超出所述公共最佳读取电压预定范围的块确定为坏块，如图6中虚线圈中标识的块可以被确定为坏块。
本申请还提供了一种存储系统，再次参考图1所示的存储系统100。存储器控制器102可以包括处理器、存储器和ECC引擎。处理器可以是计算机处理器，例如但不限于微处理器或微控制器。存储器可以是非暂时性计算机可读存储介质，例如DRAM或SRAM，以存储将由处理器执行的计算机可执行指令。ECC引擎可以纠正从存储颗粒104检索的存储数据中的错误。其中，所述存储器控制器可以被配置为执行以下步骤：获取多颗粒中各个块在不同读写温度和/或不同P/E循环次数下的电压分布；确定所述多颗粒中所有块的最佳读取电压；根据所述多颗粒中所有块的最佳读取电压获取不同最佳读取电压对应的块的数量；以及根据所述不同最佳读取电压对应的块的数量选取出现次最多的最佳读取电压为公共最佳读取电压。
需要说明的是，在本专利的申请文件中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。本专利的申请文件中，如果提到根据某要素执行某行为，则是指至少根据该要素执行该行为的意思，其中包括了两种情况：仅根据该要素执行该行为、和根据该要素和其它要素执行该行为。多个、多次、多种等表达包括2个、2次、2种以及2个以上、2次以上、2种以上。
在本说明书提及的所有文献都被认为是整体性地包括在本申请的公开内容中，以便在必要时可以作为修改的依据。此外应理解，以上所述仅为本说明书的较佳实施例而已，并非用于限定本说明书的保护范围。凡在本说明书一个或多个实施例的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本说明书一个或多个实施例的保护范围之内。
在一些情况下，在权利要求书中记载的动作或步骤可以按照不同于实施例中的顺序来执行并且仍然可以实现期望的结果。另外，在附图中描绘的过程不一定要求示出的特定顺序或者连续顺序才能实现期望的结果。在某些实施方式中，多任务处理和并行处理也是可以的或者可能是有利的。

Claims (10)

1.一种寻找多颗粒的公共最佳读取电压的方法，其特征在于，包括：
获取多颗粒中各个块在不同读写温度和/或不同P/E循环次数下的电压分布；
确定所述多颗粒中所有块的最佳读取电压；
根据所述多颗粒中所有块的最佳读取电压获取不同最佳读取电压对应的块的数量；以及
根据所述不同最佳读取电压对应的块的数量选取出现次最多的最佳读取电压为公共最佳读取电压。
2.根据权利要求1所述的寻找多颗粒的公共最佳读取电压的方法，其特征在于，获取多颗粒中各个块在不同读写温度和/或不同P/E循环次数下的电压分布的步骤，还包括：
获取以下组中的一种或多种的组合的电压分布：
在低温写入高温读取时的电压分布；
在低温写入常温读取时的电压分布；
在低温写入低温读取时的电压分布；
在常温写入高温读取时的电压分布；
在常温写入常温读取时的电压分布；
在常温写入低温读取时的电压分布；
在高温写入高温读取时的电压分布；
在高温写入常温读取时的电压分布；
在高温写入低温读取时的电压分布；
其中，所述低温表示温度低于0℃，所述常温表示温度范围为20℃～25℃，所述高温表示温度高于70℃；
获取以下组中的一种或多种的电压分布：
在未进行P/E循环时的电压分布；
已进行预定次数的P/E循环时的电压分布。
3.根据权利要求1所述的寻找多颗粒的公共最佳读取电压的方法，其特征在于，确定所述多颗粒中所有块的最佳读取电压的步骤，还包括：获取每个块的所有页面的最高错误位计数所对应的电压，并且选择所述所有页面的最高错误位计数中的最小值对应的电压为最佳读取参考电压。
4.根据权利要求1所述的寻找多颗粒的公共最佳读取电压的方法，其特征在于，确定所述多颗粒中所有块的最佳读取电压的步骤，还包括：获取每个块的所有页面中不引起UECC的最高错误位计数对应的第一边界电压以及不引起UECC的最高错误位计数对应的第二边界电压，将所述第一边界电压和所述第二边界电压的中心值作为最佳读取参考电压。
5.根据权利要求1所述的寻找多颗粒的公共最佳读取电压的方法，其特征在于，还包括：将所述多颗粒中超出所述公共最佳读取电压预定范围的块确定为坏块。
6.一种存储系统，其特征在于，包括：
一个或多个存储颗粒；
与所述一个或多个存储颗粒耦合的存储器控制器，所述存储器控制器被配置为执行以下步骤：
获取多颗粒中各个块在不同读写温度和/或不同P/E循环次数下的电压分布；
确定所述多颗粒中所有块的最佳读取电压；
根据所述多颗粒中所有块的最佳读取电压获取不同最佳读取电压对应的块的数量；以及
根据所述不同最佳读取电压对应的块的数量选取出现次最多的最佳读取电压为公共最佳读取电压。
7.根据权利要求6所述的存储系统，其特征在于，所述控制器获取多颗粒中各个块在不同读写温度和/或不同P/E循环次数下的电压分布的步骤，还包括：
获取以下组中的一种或多种的组合的电压分布：
在低温写入高温读取时的电压分布；
在低温写入常温读取时的电压分布；
在低温写入低温读取时的电压分布；
在常温写入高温读取时的电压分布；
在常温写入常温读取时的电压分布；
在常温写入低温读取时的电压分布；
在高温写入高温读取时的电压分布；
在高温写入常温读取时的电压分布；
在高温写入低温读取时的电压分布；
其中，所述低温表示温度低于0℃，所述常温表示温度范围为20℃～25℃，所述高温表示温度高于70℃；
获取以下组中的一种或多种的电压分布：
在未进行P/E循环时的电压分布；
已进行预定次数的P/E循环时的电压分布。
8.根据权利要求6所述的存储系统，其特征在于，所述控制器确定所述多颗粒中所有块的最佳读取电压的步骤，还包括：获取每个块的所有页面的最高错误位计数所对应的电压，并且选择所述所有页面的最高错误位计数中的最小值对应的电压为最佳读取参考电压。
9.根据权利要求6所述的存储系统，其特征在于，所述控制器确定所述多颗粒中所有块的最佳读取电压的步骤，还包括：获取每个块的所有页面中不引起UECC的最高错误位计数对应的第一边界电压以及不引起UECC的最高错误位计数对应的第二边界电压，将所述第一边界电压和所述第二边界电压的中心值作为最佳读取参考电压。
10.根据权利要求6所述的存储系统，其特征在于，所述控制器还被配置为：将所述多颗粒中超出所述公共最佳读取电压预定范围的块确定为坏块。
CN202210793889.8A 2022-07-05 2022-07-05 寻找多颗粒的公共最佳读取电压的方法、存储系统 Pending CN115148263A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210793889.8A CN115148263A (zh) 2022-07-05 2022-07-05 寻找多颗粒的公共最佳读取电压的方法、存储系统
US18/347,378 US20240013843A1 (en) 2022-07-05 2023-07-05 Method for finding common optimal read voltage of multi-dies, storage system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210793889.8A CN115148263A (zh) 2022-07-05 2022-07-05 寻找多颗粒的公共最佳读取电压的方法、存储系统

Publications (1)

Publication Number Publication Date
CN115148263A true CN115148263A (zh) 2022-10-04

Family

ID=83411405

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210793889.8A Pending CN115148263A (zh) 2022-07-05 2022-07-05 寻找多颗粒的公共最佳读取电压的方法、存储系统

Country Status (2)

Country Link
US (1) US20240013843A1 (zh)
CN (1) CN115148263A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116994628A (zh) * 2023-06-30 2023-11-03 珠海妙存科技有限公司 基于偏移读电压的闪存颗粒分级方法、控制器及介质

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116994628A (zh) * 2023-06-30 2023-11-03 珠海妙存科技有限公司 基于偏移读电压的闪存颗粒分级方法、控制器及介质
CN116994628B (zh) * 2023-06-30 2024-04-12 珠海妙存科技有限公司 基于偏移读电压的闪存颗粒分级方法、控制器及介质

Also Published As

Publication number Publication date
US20240013843A1 (en) 2024-01-11

Similar Documents

Publication Publication Date Title
US10459787B2 (en) Bad column handling in flash memory
US10157677B2 (en) Background reference positioning and local reference positioning using threshold voltage shift read
US10020072B2 (en) Detect developed bad blocks in non-volatile memory devices
US10340014B2 (en) Monitoring error correction operations performed in memory
US8839074B2 (en) On chip data recovery for non-volatile storage
US9384126B1 (en) Methods and systems to avoid false negative results in bloom filters implemented in non-volatile data storage systems
US10755787B2 (en) Efficient post programming verification in a nonvolatile memory
US20180039535A1 (en) Proactive corrective actions in memory based on a probabilistic data structure
US20160092284A1 (en) Estimating flash quality using selective error emphasis
US11862274B2 (en) Determination of state metrics of memory sub-systems following power events
US11636913B2 (en) Tracking and refreshing state metrics in memory sub-systems
CN112447255B (zh) 存储器子系统的读取电压辅助制造测试
CN114792546A (zh) 存储器装置的基于深度学习的编程验证建模和电压估计
US20240013843A1 (en) Method for finding common optimal read voltage of multi-dies, storage system
US10956064B2 (en) Adjusting code rates to mitigate cross-temperature effects in a non-volatile memory (NVM)
CN109215716B (zh) 提高nand型浮栅存储器可靠性的方法及装置
US11444637B2 (en) Self-adaptive low-density parity check hard decoder
US20170373705A1 (en) Apparatuses and methods for erasure-assisted ecc decoding
CN113380309A (zh) 寻找最佳读取电压的方法、闪存系统
US20230335200A1 (en) Auto-calibrated corrective read
US11520661B1 (en) Scheduling of data refresh in a memory based on decoding latencies
US20240029802A1 (en) Read disturb management
US20230335201A1 (en) Conditional valley tracking during corrective reads
US20240036753A1 (en) Wordline leakage test management
US20240029801A1 (en) Memory read calibration based on memory device-originated metrics characterizing voltage distributions

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Room 601-606, No. 40, Lane 565, Shengxia Road, China (Shanghai) Pilot Free Trade Zone, Pudong New Area, Shanghai, 201210 (nominal floor 6, actual floor 5)

Applicant after: Yingren Technology Co.,Ltd.

Address before: 201210 rooms 601, 602, 603, 604, 605 and 606, No. 40, Lane 565, shengxia Road, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai (6 floors of nominal floor, 5 floors of actual floor)

Applicant before: Yingren Technology (Shanghai) Co.,Ltd.