CN115132738A - Nor型存储器件及其制造方法及包括存储器件的电子设备 - Google Patents

Nor型存储器件及其制造方法及包括存储器件的电子设备 Download PDF

Info

Publication number
CN115132738A
CN115132738A CN202210489704.4A CN202210489704A CN115132738A CN 115132738 A CN115132738 A CN 115132738A CN 202210489704 A CN202210489704 A CN 202210489704A CN 115132738 A CN115132738 A CN 115132738A
Authority
CN
China
Prior art keywords
layer
layers
isolation
gate
type memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210489704.4A
Other languages
English (en)
Inventor
朱慧珑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN202210489704.4A priority Critical patent/CN115132738A/zh
Publication of CN115132738A publication Critical patent/CN115132738A/zh
Priority to TW112104577A priority patent/TW202345360A/zh
Priority to US18/115,227 priority patent/US20230363153A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/20—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the three-dimensional arrangements, e.g. with cells on different height levels

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

公开了一种NOR型存储器件及其制造方法及包括该NOR型存储器件的电子设备。根据实施例，该NOR型存储器件可以包括：叠置在衬底上的多个器件层，其中，每个器件层包括在竖直方向上处于相对两端的第一源/漏区和第二源/漏区以及在竖直方向上处于第一源/漏区与第二源/漏区之间的沟道区；以及相对于衬底竖直延伸以穿过各个器件层的栅堆叠，栅堆叠包括栅导体层和设置在栅导体层与器件层之间的存储功能层，在栅堆叠与器件层相交之处限定存储单元，其中，存储功能层包括第一层，第一层具有分别对应于各器件层且在竖直方向上彼此不连续的多个部分。

Description

NOR型存储器件及其制造方法及包括存储器件的电子设备
技术领域
本公开涉及半导体领域，具体地，涉及NOR型存储器件及其制造方法以及包括这种存储器件的电子设备。
背景技术
在水平型器件如金属氧化物半导体场效应晶体管(MOSFET)中，源极、栅极和漏极沿大致平行于衬底表面的方向布置。由于这种布置，水平型器件不易进一步缩小。与此不同，在竖直型器件中，源极、栅极和漏极沿大致垂直于衬底表面的方向布置。因此，相对于水平型器件，竖直型器件更容易缩小。
对于竖直型器件，可以通过彼此叠置来增加集成密度。期望能够降低彼此叠置的器件之间的相互干扰。
发明内容
有鉴于此，本公开的目的至少部分地在于提供一种具有改进性能的 NOR型存储器件及其制造方法以及包括这种存储器件的电子设备。
根据本公开的一个方面，提供了一种NOR存储器件，包括：叠置在衬底上的多个器件层，其中，每个器件层包括在竖直方向上处于相对两端的第一源/漏区和第二源/漏区以及在竖直方向上处于第一源/漏区与第二源/漏区之间的沟道区；以及相对于衬底竖直延伸以穿过各个器件层的栅堆叠，栅堆叠包括栅导体层和设置在栅导体层与器件层之间的存储功能层，在栅堆叠与器件层相交之处限定存储单元，其中，存储功能层包括第一层，第一层具有分别对应于各器件层且在竖直方向上彼此不连续的多个部分。
根据本公开的另一方面，提供了一种制造NOR型存储器件的方法，包括：在衬底上交替设置多个器件层和多个隔离层，使得每一器件层在竖直方向上介于隔离层之间；形成相对于衬底竖直延伸以穿过各个器件层和各个隔离层的加工通道；通过加工通道，选择性刻蚀器件层，使得器件层相对于隔离层在横向上凹进；在加工通道的侧壁上，形成存储功能层，存储功能层包括第一层，第一层具有介于各个隔离层之间且在竖直方向上彼此不连续的多个部分；以及在侧壁上形成有存储功能层的加工通道中形成栅导体层，在栅导体层经由存储功能层与相应的器件层相交之处限定相应的存储单元。
根据本公开的另一方面，提供了一种电子设备，包括上述NOR型存储器件。
根据本公开的实施例，在NOR型存储器件中，存储功能层中的至少一层(第一层，特别是导电层)在存储单元之间彼此分离，从而可以降低存储单元之间的相互干扰。另外，可以使用单晶材料的叠层作为构建模块，来建立三维(3D)NOR型存储器件。因此，在彼此叠置多个存储单元时，可以抑制电阻的增大。
附图说明
通过以下参照附图对本公开实施例的描述，本公开的上述以及其他目的、特征和优点将更为清楚，在附图中：
图1至15(c)示出了根据本公开实施例的制造NOR型存储器件的流程中部分阶段的示意图；
图16(a)和16(b)示出了根据本公开另一实施例的制造NOR型存储器件的流程中部分阶段的示意图；
图17示出了根据本公开另一实施例的制造NOR型存储器件的流程中部分阶段的示意图；
图18示出了根据本公开另一实施例的制造NOR型存储器件的流程中部分阶段的示意图；
图19示出了根据本公开另一实施例的制造NOR型存储器件的流程中部分阶段的示意图；
图20示出了根据本公开另一实施例的制造NOR型存储器件的流程中部分阶段的示意图；
图21示意性示出了根据本公开实施例的NOR型存储器件的等效电路图；
图22(a)至27示出了根据本公开另一实施例的制造NOR型存储器件的流程中部分阶段的示意图；
图28示出了根据本公开另一实施例的制造NOR型存储器件的流程中部分阶段的示意图，
其中，图2(a)、11(a)、15(a)、16(a)、22(a)、24(a)、25(a)、26(a)、 27是俯视图，图2(a)中示出了AA′线、BB′线的位置，图25(a)中示出了 DD′线的位置，
图1、2(b)、3至7、8(a)、8(b)、9、10、11(b)、12(a)、13(a)、14(a)、 15(b)、16(b)、20、22(b)、23(a)、24(b)、25(b)、26(b)是沿AA′线的截面图，图23(a)中示出了CC′线的位置，
图11(c)、12(b)、13(b)、14(b)、15(c)、17至19是沿BB′线的截面图，
图23(b)、24(c)、25(c)、26(c)、28是沿CC′线截取的平面图，
图25(d)是沿DD′线的截面图。
贯穿附图，相同或相似的附图标记表示相同或相似的部件。
具体实施方式
以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
根据本公开实施例的存储器件基于竖直型器件。竖直型器件可以包括在衬底上沿竖直方向(大致垂直于衬底表面的方向)设置的有源区，包括设于上下两端的源/漏区以及位于源/漏区之间的沟道区。源/漏区之间可以通过沟道区形成导电通道。在有源区中，源/漏区和沟道区例如可以通过掺杂浓度来限定。
根据本公开的实施例，有源区可以通过衬底上的器件层来限定。例如，器件层可以是半导体材料层，源/漏区可以分别形成在该半导体材料层在竖直方向上的相对两端，而沟道区可以形成在该半导体材料层在竖直方向上的中部。或者，可以在该半导体材料层(也可称为“基体层”) 的侧壁上生长(环状)纳米片层，源/漏区可以分别形成在纳米片层在竖直方向上的相对两端，而沟道区可以形成在纳米片层在竖直方向上的中部。栅堆叠可以延伸穿过器件层，从而有源区可以围绕栅堆叠的外周。在此，栅堆叠可以包括存储功能层(其中具有例如电荷捕获层或浮栅层等)，以便实现存储功能。这样，栅堆叠同与之相对的有源区相配合而限定存储单元。在此，存储单元可以是闪存(flash)单元。
可以设置多个栅堆叠以穿过器件层，从而在这多个栅堆叠与器件层相交之处限定多个存储单元。这些存储单元在器件层所在的平面内排列成与该多个栅堆叠相对应的阵列(例如，通常是按行和列排列的二维阵列)。
由于竖直型器件易于叠置的特性，根据本公开实施例的存储器件可以是三维(3D)阵列。具体地，可以在竖直方向上设置多个这样的器件层。栅堆叠可以竖直延伸，从而穿过这多个器件层。这样，对于单个栅堆叠而言，与竖直方向上叠置的这多个器件层相交而限定在竖直方向上叠置的多个存储单元。
存储功能层中的第一层(在多层的情况下，至少第一层)，特别是导电层，可以具有在各存储单元之间不连续的配置。例如，第一层可以具有分别对应于各器件层且在竖直方向上彼此不连续的多个部分。这种不连续配置可以降低存储单元之间的相互干扰。如下所述，第一层可以自对准方式形成。具体地，第一层的各部分可以自对准于相应的器件层。
存储功能层中不必所有的层均具有不连续配置，例如第一层之外的至少第二层，特别是绝缘层，可以在竖直方向上连续延伸。
在NOR(“或非”)型存储器件中，各存储单元可以连接到公共的源极线。鉴于这种配置，为节省布线，在竖直方向上，两个相邻的存储单元可以共用相同的源极线连接。例如，对于这两个相邻的存储单元，它们各自处于近端(即，这两个存储单元彼此靠近的一端)的源/漏区可以作为源区，并因此例如通过公共的接触部而电连接到源极线；它们各自处于远端(即，这两个存储单元彼此远离的一端)的源/漏区可以作为漏区，并可以分别连接到不同的位线。
器件层可以通过外延生长而形成，并可以为单晶半导体材料。与形成彼此叠置的多个栅堆叠，再形成穿过这些栅堆叠的竖直有源区的常规工艺相比，更容易形成单晶的有源区(特别是沟道区)。
器件层在生长时可以被原位掺杂，并可以限定掺杂特性。另外，源/ 漏区的掺杂可以通过扩散形成。例如，可以在各器件层的相对两端设置固相掺杂剂源层(也可用作存储单元之间的隔离层)，并将固相掺杂剂源层中的掺杂剂驱入器件层(例如，上述叠层或在叠层的侧壁上生长的半导体层)中，以形成源/漏区。于是，可以单独调节源/漏区、沟道区的掺杂分布，并可以形成陡峭的高源/漏掺杂。
在源/漏区和沟道区形成于上述半导体层中的情况下，该半导体层可以看作体(bulk)材料，且因此沟道区形成在体材料中。这种情况下，工艺较为简单。另外，在沟道区形成于纳米片层的情况下，该半导体层可以形成为纳米片或纳米线，且因此沟道区形成在纳米片或纳米线中(存储单元成为纳米片或纳米线器件)。这种情况下，可以实现良好的短沟道效应控制。另外，如下所述，在该半导体层中，还可以形成超陡后退阱(Super SteepRetrograded Well，SSRW)，这有助于控制短沟道效应。
这种竖直型存储器件例如可以如下制造。具体地，可以在衬底上交替设置多个器件层和多个隔离层(可以是含掺杂剂的固相掺杂剂源层)，使得每一器件层在竖直方向上介于隔离层之间。器件层可以通过外延生长来提供。在外延生长时，隔离层的位置可以由牺牲层限定，且牺牲层随后可以替换为隔离层。另外，在外延生长时，可以进行原位掺杂，以实现所需的掺杂极性和掺杂浓度。
可以形成相对于衬底竖直延伸以穿过各个器件层的加工通道。在加工通道中，可以露出牺牲层的侧壁，从而可以将之替换为隔离层。在加工通道中，可以形成栅堆叠。另外，在隔离层为固相掺杂剂源层的情况下，可以通过退火，将掺杂剂从隔离层驱入器件层的相对两端，以形成源/漏区。可以将固相掺杂剂源层替换为不有意含掺杂剂的隔离层。
本公开可以各种形式呈现，以下将描述其中一些示例。在以下的描述中，涉及各种材料的选择。材料的选择除了考虑其功能(例如，半导体材料用于形成有源区，电介质材料用于形成电隔离，导电材料用于形成电极、互连结构等)之外，还考虑刻蚀选择性。在以下的描述中，可能指出了所需的刻蚀选择性，也可能并未指出。本领域技术人员应当清楚，当以下提及对某一材料层进行刻蚀时，如果没有提到其他层也被刻蚀或者图中并未示出其他层也被刻蚀，那么这种刻蚀可以是选择性的，且该材料层相对于暴露于相同刻蚀配方中的其他层可以具备刻蚀选择性。
图1至15(c)示出了根据本公开实施例的制造NOR型存储器件的流程中部分阶段的示意图。
如图1所示，提供衬底1001。该衬底1001可以是各种形式的衬底，包括但不限于体半导体材料衬底如体Si衬底、绝缘体上半导体(SOI) 衬底、化合物半导体衬底如SiGe衬底等。在以下的描述中，为方便说明，以体Si衬底如Si晶片为例进行描述。
在衬底1001上，可以如下所述形成存储器件，例如NOR型闪存 (flash)。存储器件中的存储单元(cell)可以是n型器件或p型器件。在此，以n型存储单元为例进行描述，为此衬底1001中可以形成有p 型阱。因此，以下的描述，特别是关于掺杂类型的描述，针对n型器件的形成。但是，本公开不限于此。
在衬底1001上，可以通过例如外延生长，形成用于限定隔离层的牺牲层10031以及用于限定存储单元的有源区的器件层10051。
衬底1001上所生长的各层可以是单晶的半导体层。这些层由于分别生长或者掺杂，从而彼此之间可以具有晶体界面或掺杂浓度界面。
牺牲层10031随后可以被替换为用于将器件与衬底隔离的隔离层，其厚度可以对应于希望形成的隔离层的厚度，例如为约10nm-50nm。根据电路设计，也可以不设置牺牲层10031。器件层10051随后限定存储单元的有源区，厚度例如可以为约40nm-300nm。
这些半导体层可以包括各种合适的半导体材料，例如元素半导体材料如Si或Ge、化合物半导体材料如SiGe等。考虑以下将牺牲层10031替换为隔离层的工艺，牺牲层10031可以相对于器件层10051具备刻蚀选择性。例如，牺牲层10031可以包括SiGe(Ge的原子百分比例如为约 15％-30％)，器件层10051可以包括Si。
在生长器件层10051时，可以对其进行原位掺杂。例如，对于n型器件，可以进行p型掺杂，掺杂浓度为约1E17-1E19cm-3。这种掺杂可以限定随后形成的沟道区中的掺杂特性，以例如调节器件阈值电压(Vt)、控制短沟道效应等。在此，在竖直方向上，掺杂浓度可以具有非均匀的分布，以优化器件性能。例如，在与漏区(之后连接到位线)接近的区域中浓度相对较高以减少短沟道效应，而在与源区(之后连接到源极线) 接近的区域中浓度相对较低以降低沟道电阻。这可以通过在生长的不同阶段引入不同剂量的掺杂剂来实现。
为增加集成密度，可以设置多个器件层。例如，可以通过外延生长，在器件层10051上设置器件层10052、10053、10054，器件层之间通过用于限定隔离层的牺牲层10032、10033、10034间隔开。尽管图1中仅示出了四个器件层，但是本公开不限于此。根据电路设计，某些器件层之间也可以不设置隔离层。器件层10052、10053、10054可以具有与器件层 10051相同或相似的厚度和/或材料，也可以具有不同的厚度和/或材料。在此，仅为方便描述起见，假设各器件层具有相同的配置。
在衬底1001上形成的这些层上，可以设置硬掩模层1015，以方便构图。例如，硬掩模层1015可以包括氮化物(例如，氮化硅)，厚度为约50nm-200nm。
在硬掩模层1015与器件层10054之间，也可以设置用于限定隔离层的牺牲层10035。关于牺牲层10032至10035，可以参见以上关于牺牲层 10031的描述。
以下，一方面，需要能到达牺牲层的加工通道，以便将牺牲层替换为隔离层；另一方面，需要限定用于形成栅的区域。根据本公开的实施例，这两者可以结合进行。具体地，可以利用加工通道来限定栅区域。
例如，如图2(a)和2(b)所示，可以在硬掩模层1015上形成光刻胶 1017，并通过光刻将其构图为具有一系列开口，这些开口可以限定加工通道的位置。开口可以是各种合适的形状，例如圆形、矩形、方形、多边形等，并具有合适的大小，例如直径或边长为约20nm-500nm。在此，这些开口(特别是在器件区中)可以排列成阵列形式，例如沿图2(a)中纸面内水平方向和竖直方向的二维阵列。该阵列随后可以限定存储单元的阵列。尽管在图2(a)中将开口示出为以基本上一致的大小、大致均匀的密度形成在衬底(包括随后将制作存储单元的器件区以及随后将制作接触部的接触区)上，但是本公开不限于此。开口的大小和/或密度可以改变，例如接触区中开口的密度可以小于器件区中开口的密度，以降低接触区中的电阻。
如图3所示，可以如此构图的光刻胶1017作为刻蚀掩模，通过各向异性刻蚀如反应离子刻蚀(RIE)，来刻蚀衬底1001上的各层，以便形成加工通道T。RIE可以沿大致竖直的方向(例如，垂直于衬底表面的方向)进行，并可以进行到衬底1001中。于是，在衬底1001上留下了一系列竖直的加工通道T。器件区中的加工通道T还限定了栅区域。之后，可以去除光刻胶1017。
当前，牺牲层的侧壁在加工通道T中露出。于是，可以经由露出的侧壁，将牺牲层替换为隔离层。考虑到替换时对器件层10051至10054的支撑功能，可以形成支撑层。
例如，如图4所示，可以通过例如淀积如CVD等，在衬底1001上形成支撑材料层。支撑材料层可以大致共形的方式形成。考虑到刻蚀选择性，特别是相对于硬掩模层1015(在该示例中为氮化物)以及随后形成的隔离层(在该示例中为氧化物)，支撑材料层可以包括例如SiC。可以例如通过形成光刻胶1021，并配合光刻胶1021进行选择性刻蚀如RIE，去除部分加工通道T中的支撑材料层，而保留其余加工通道T中的支撑材料层。留下的支撑材料层形成支撑层1019。这样，一方面可以通过其中没有形成支撑层1019的加工通道来替换牺牲层，另一方面可以通过其他加工通道中的支撑层1019来支撑器件层10051至10054。之后，可以去除光刻胶1021。
其中形成有支撑层1019的加工通道与其中没有形成支撑层1019的加工通道的排布可以通过光刻胶1021的构图来实现，并且为了工艺的一致性和均匀性，它们可以大致均匀地分布。如图4中所示，其中形成有支撑层1019的加工通道与其中没有形成支撑层1019的加工通道可以交替排列。
然后，如图5所示，可以经由加工通道T，通过选择性刻蚀，去除牺牲层10031至10035。由于支撑层1019的存在，可以保持器件层10051至10054不会坍塌。在由于牺牲层的去除而留下的空隙中，可以通过例如淀积如原子层淀积(ALD)或化学气相淀积(CVD)等(优选为ALD，以更好地控制膜厚)然后回蚀(例如，竖直方向的RIE)的工艺，填充电介质材料以形成隔离层10231、10232、10233、10234和10235。
根据本公开的实施例，为了能够单独调节源/漏区与沟道区中的掺杂水平，隔离层10231至10235中可以包含有用于源/漏区的掺杂剂，例如对于n型存储单元为n型掺杂剂，对于p型存储单元为p型掺杂剂(对于沟道区，可以如上所述通过器件层10051至10054中的掺杂浓度来调节)。于是，隔离层10231至10235可以成为固相掺杂剂源层。例如，隔离层10231至10235可以包括磷(P)含量为约0.1％-10％的磷硅玻璃(PSG) (对于n型存储单元)，或者硼(B)含量为约0.1％-10％的硼硅玻璃(BSG) (对于p型存储单元)。
在该示例中，通过固相掺杂剂源层来实现源/漏掺杂，这可以实现陡峭的高源/漏掺杂，并可以抑制外延生长时进行原位生长而可能导致的交叉污染。
之后，可以通过选择性刻蚀，去除支撑层1019。
在加工通道，特别是器件区的加工通道中，可以形成栅堆叠。在此，要形成存储器件，可以通过栅堆叠来实现存储功能。例如，栅堆叠中可以包括存储功能层，存储功能层可以基于电荷捕获或浮栅等。
根据本公开的实施例，为降低竖直方向上相邻的存储单元之间的干扰，存储功能层中的(至少)一层(例如，电荷捕获层或特别是导电的浮栅层。)可以在相邻存储单元之间分离，而并不连续。例如，存储功能层中的(至少)一层可以被分离为分别设于相应存储单元上、下的隔离层之间的部分。因此，可以在竖直方向上相邻的隔离层之间形成用于存储功能层中该(至少)一层的空间。如下所述，这种空间可以与相应的器件层自对准地形成于隔离层之间。
例如，如图6所示，可以通过选择性刻蚀，使各器件层10051至10054在横向上凹进一定程度。刻蚀可以是各向同性刻蚀，且因此各器件层 10051至10054在横向方向上可以凹进实质上相同的深度，并因此可以导致在各对竖直方向上相邻的隔离层之间以加工通道T为中心的环形间隙。各器件层在刻蚀之后侧壁在竖直方向上仍然可以实质上共面。在该示例中，器件层包括硅，且因此在对器件层进行刻蚀时，同为硅的衬底1001 也可被刻蚀。
可以在具有这种环形间隙的加工通道中分别形成存储功能层。
例如，如图7所示，可以例如通过淀积如ALD或CVD等(优选为 ALD，以更好地控制膜厚)，依次形成第一栅介质层1101和预备层1103。第一栅介质层1101和预备层1103可以大致共形的方式形成。例如，第一栅介质层1101可以包括氧化物(也可通过氧化工艺而非淀积形成)，厚度为约1nm-5nm。预备层1103可以用于存储电荷，例如厚度为约1nm -10nm的浮栅层(导电材料，如掺杂的多晶硅或金属等)，或厚度为约 2nm-10nm的电荷俘获层(例如，氮化物)。可以控制第一栅介质层1101 和预备层1103的厚度，使得能够保持相对于硬掩模层1015的横向凹进形状。
如图8(a)所示，可以通过例如竖直方向上的RIE，去除预备层1103 的在横向上相对突出的部分(例如，在各隔离层以及硬掩模层的侧壁上的部分)。于是，预备层1103被分离为留于各对竖直方向上相邻的隔离层之间的区段，这些区段可以自对准于相应的器件层。
根据本公开的另一实施例，在如以上结合图7所述形成预备层1103 之后，还在预备层1103上例如通过淀积形成保护层1105(参见图8(b))。保护层1105同样可以大致共形的方式形成，且可以保持相对于硬掩模层 1015的横向凹进形状。例如，保护层1105可以包括厚度为约1nm-3nm 的氮化物或碳化物。然后，如图8(b)所示，可以通过例如竖直方向上的RIE，依次去除保护层1105以及预备层1103各自的在横向上相对突出的部分，如以上结合图8(a)所述。之后，在存在保护层1105的情况下，可以对预备层1103已经分离的各区段进行过刻蚀，使各区段进一步缩进，以确保它们彼此之间充分分离。例如，预备层1103已经分离的各区段在横向上延伸的部分可以被去除，而留下竖直延伸的部分在相应器件层的侧壁上。这种过刻蚀可以是各向同性刻蚀，从而留下的各区段可以具有基本上相同的尺寸，且可以保持自对准于相应的器件层。之后，可以通过选择性刻蚀去除保护层1105。
以下，以图8(a)所示的情形为例进行描述，这些描述同样适用于图 8(b)所示的情形。
然后，如图9所示，可以例如通过淀积，依次形成第二栅介质层1025 和栅导体层1027。第二栅介质层1025可以大致共形的方式形成，栅导体层1027可以填充加工通道T中剩余的空隙。例如，第二栅介质层1025 可以包括氧化物(也可通过氧化工艺而非淀积形成)，厚度为约2nm- 10nm。栅导体层1027可以包括导电材料，例如(掺杂的，例如在n型器件的情况下p型掺杂)多晶硅或金属栅材料。可以对形成的栅导体层 1027以及第二栅介质层1025和第一栅介质层1101进行平坦化处理如化学机械抛光(CMP，例如可以停止于硬掩模层1015)，从而栅导体层1027 以及第二栅介质层1025和第一栅介质层1101可以留于加工通道T中，连同预备层1103的各区段一起形成栅堆叠。
在此，预备层1103的各区段介于第一栅介质层1101与第二栅介质层1025之间。例如，在预备层1103为导电材料的浮栅层时，其区段可以与第一栅介质层1101形成浮栅配置，以用作存储功能层。或者，在预备层1103为例如氮化物的电荷俘获层时，第一栅介质层1101(例如，氧化物)-预备层1103的区段(例如，氮化物)-第二栅介质层1023 (例如，氧化物)这种三层结构可导致捕获电子或空穴的能带结构，以用作存储功能层。当然，也可以存在其他的存储功能层，例如铁电材料层。在该示例中，使用第一栅介质层1101和第二栅介质层1025的双栅介质配置，是为了实现浮栅配置或带隙工程电荷存储配置。但是，本公开不限于此。与所使用的存储功能层相适应，可以使用不同的栅介质配置(例如，单层，或者三层乃至更多层)。
如图10所示，可以进行退火处理，以将固相掺杂剂源层中的掺杂剂驱入器件层中。对于器件层10051至10054中的每一个而言，其上下两端的隔离层中的掺杂剂分别从上下两端进入其中，从而可以在其上下两端形成高掺杂区10071、10091；10072、10092；10073、10093；10074、10094 (例如，约1E19-1E21cm-3的n型掺杂)，从而限定源/漏区。在此，可以控制掺杂剂从隔离层向器件层中的扩散深度(例如，为约10nm- 50nm)，使各器件层在竖直方向上的中部可以保持相对低掺杂，例如基本保持生长时原位掺杂导致的掺杂极性(例如，p型掺杂)和掺杂浓度 (例如，1E17-1E19cm-3)，并可以限定沟道区。
原位掺杂所能实现的掺杂浓度一般低于1E20cm-3。根据本公开的实施例，通过从固相掺杂剂源层的扩散来进行源/漏掺杂，可以实现高掺杂，例如最高掺杂浓度可以高于1E20cm-3，甚至高达约7E20-3E21cm-3。另外，由于扩散特性，源/漏区中可以具有在竖直方向上从靠近固相掺杂剂源层一侧向着靠近沟道区一侧下降的掺杂浓度梯度。
这种扩散掺杂可以实现陡峭的掺杂浓度分布。例如，在源/漏区与沟道区之间，可以具有陡峭的掺杂浓度突变，例如小于约5nm/dec- 20nm/dec(即，掺杂浓度至少一个数量级的下降在小于约5nm-20mm 的范围内发生)。竖直方向上的这种突变区可以称为“界面层”。
由于从各隔离层以大致相同的扩散特性向器件层中扩散，每一源/ 漏区10071、10091；10072、10092；10073、10093；10074、10094可以在横向上可以实质上共面。类似地，每一沟道区可以在横向上实质上共面。另外，如上所述，沟道区可以具有竖直方向上的非均匀分布，在靠近一侧的源/漏区(漏区)处掺杂浓度相对较高，而在靠近另一侧的源/漏区 (源区)处掺杂浓度相对较低。
在上述实施例中，先形成栅堆叠，再进行源/漏扩散掺杂。但是，本公开不限于此，它们的顺序可以改变，例如可以先进行源/漏扩散掺杂再形成栅堆叠，甚至源/漏扩散掺杂可以在形成栅堆叠的处理之中(形成栅堆叠的处理可以包括形成多层，如上述第一栅介质层、预备层、第二栅介质层和栅导体层)进行。
如图10所示，具有存储功能层的栅堆叠(1101/1103/1025/1027)被器件层围绕。栅堆叠与器件层相配合，限定存储单元，如图10中的虚线圈所示。沟道区可以连接相对两侧的源/漏区，沟道区可以受栅堆叠的控制。单个存储单元中上下两端的源/漏区之一用作源区，可以电连接到源极线；另一个用作漏区，可以电连接到位线。对于每两个竖直相邻的存储单元，下方存储单元的上端的源/漏区和上方存储单元的下端的源/漏区可以用作源区，从而它们可以共用相同的源极线连接。
栅堆叠在竖直方向上呈柱状延伸，与多个器件层相交迭，从而可以限定在竖直方向上彼此叠置的多个存储单元。与单个栅堆叠柱相关联的存储单元可以形成存储单元串。与栅堆叠柱的布局(对应于上述加工通道T的布局，例如二维阵列)相对应，在衬底上布置有多个这样的存储单元串，从而形成存储单元的三维(3D)阵列。
这样，就完成了(器件区中)存储单元的制作。然后，可以(在接触区中)制作各种电接触部以实现所需的电连接。
为实现到各器件层的电连接，在接触区中可以形成阶梯结构。本领域存在多种方式来形成这样的阶梯结构。根据本公开的实施例，阶梯结构例如可以如下形成。
如图10所示，当前的栅堆叠在硬掩模层1015的表面处露出。为了以下在制作阶梯结构时保护(器件区中的)栅堆叠，可以在硬掩模层1015 上先形成另一硬掩模层1029，如图11(a)、11(b)和11(c)所示。例如，硬掩模层1029可以包括氧化物。在硬掩模层1029上，可以形成光刻胶1031，并将其通过光刻构图为遮蔽器件区而露出接触区。可以光刻胶1031作为刻蚀掩模，通过选择性刻蚀如RIE，刻蚀硬掩模层1029、硬掩模层1015、隔离层10235和栅堆叠，以露出器件层。可以通过控制刻蚀深度，使得刻蚀后接触区中被光刻胶1031露出的表面大致平坦。例如，可以先刻蚀硬掩模层1029；然后刻蚀栅导体层1027，对栅导体层1027的刻蚀可以停止在器件层10054的顶面附近；然后，可以依次刻蚀硬掩模层1015和隔离层10235；如此刻蚀之后，第一栅介质层1101和第二栅介质层1025 的顶端可以突出于器件层10054的顶面上方，并可以通过RIE去除。这样，在接触区与器件区之间形成了一个台阶。之后，可以去除光刻胶1031。
如图12(a)和12(b)所示，可以通过侧墙(spacer)形成工艺，在接触区与器件区之间的台阶处形成侧墙1033。例如，可以通过以大致共形的方式淀积一层电介质如氧化物，然后对淀积的电介质进行各向异性刻蚀如竖直方向上的RIE，以去除所淀积电介质的横向延伸部分，而留下其竖直延伸部分，从而形成侧墙1033。在此，考虑到硬掩模层1029也包括氧化物，可以控制RIE的刻蚀深度实质上等于或稍大于电介质的淀积厚度，以避免完全去除硬掩模层1029。侧墙1033的宽度(在图中水平方向上)可以基本等于电介质的淀积厚度。侧墙1033的宽度限定了随后到器件层10054中的源/漏区10094的接触部的着落垫(landing pad)的大小。
以如此形成的侧墙1033作为刻蚀掩模，可以通过选择性刻蚀如RIE，来刻蚀露出的器件层10054中的源/漏区10094以及栅堆叠，以露出器件层10054中的沟道区。可以通过控制刻蚀深度，使得刻蚀后接触区中被侧墙1033露出的表面大致平坦。例如，可以先刻蚀源/漏区10094和栅导体层1027(例如，分别为Si和多晶Si；如果栅导体层1027包括金属栅，则它们可以分别刻蚀)，对它们的刻蚀可以停止于器件层10054中的沟道区；如此刻蚀之后，第一栅介质层1101和第二栅介质层1025(以及可能地，预备层1103的区段)的顶端可以突出于器件层10054中的沟道区上方，并可以通过RIE去除。这样，在接触区中在器件层10054中的源/ 漏区10094与被侧墙1033露出的表面之间形成了又一台阶。
可以按照以上结合图12(a)和12(b)描述的工艺，通过形成侧墙，以侧墙为刻蚀掩模进行刻蚀，来在接触区中形成多个台阶，如图13(a)和 13(b)所示。这些台阶形成这样的阶梯结构，使得对于各器件层中需要电连接的各源/漏区以及可选地沟道区，其相对于上方的区域，端部相对突出，以限定到该区域的接触部的着落焊盘。图13(a)和13(b)中的1035表示各次形成的侧墙在处理之后的留下部分。由于这些侧墙1035与隔离层均为氧化物，在此将它们示出为一体。
之后，可以制作接触部。
例如，如图14(a)和14(b)所示，可以通过淀积氧化物并平坦化如CMP，来形成层间电介质层1037。在此，由于均为氧化物，将之前的隔离层和侧墙1035均示出为与层间电介质层1037一体。然后，如图15(a)、15(b) 和15(c)所示，可以在层间电介质层1037中形成接触部1039、1041。具体地，接触部1039形成在器件区中，电连接到栅堆叠中的栅导体层1027；接触部1041形成在接触区中，电连接到各源/漏区以及可选地沟道区。接触区中的接触部1041可以避开接触区中残留的栅堆叠。这些接触部可以通过在层间电介质层1037中刻蚀孔洞，并在其中填充导电材料如金属来形成。
在此，接触部1039可以电连接到字线。通过字线，经由接触部1039，可以向栅导体层1027施加栅控制信号。对于竖直方向上每两个相邻的存储单元，位于中间的源/漏区，即第一器件层10051中的源/漏区10091和第二器件层10052中的源/漏区10072，或者第三器件层10053中的源/漏区10093和第四器件层10054中的源/漏区10074，可以经由公共的接触部1041而电连接到源极线，如图15(c)中的虚线圈所示；位于上下两端的源/漏区，即第一器件层10051中的源/漏区10071和第二器件层10052中的源/漏区10092，或者第三器件层10053中的源/漏区10073和第四器件层10054中的源/漏区10094，可以经由接触部1041而分别电连接到位线。这样，可以得到NOR型配置。在此，还形成了到沟道区的接触部。这种接触部可以称为体接触部，并可以接收体偏置，以调节器件阈值电压。
在此，将竖直方向上相邻的两个存储单元设置为位于它们之间边界附近的源/漏区电连接到源极线。这可以减少布线数量。但是，本公开不限于此。例如，竖直方向上相邻的存储单元可以设置为源区-沟道区-漏区或者漏区-沟道区-源区的相同配置。
在该实施例中，含有掺杂剂的隔离层(用作固相掺杂剂源层)保留。但是，本公开不限于此。在扩散掺杂之后，可以利用其它材料来替换固相掺杂剂源层。例如，可以利用其它电介质材料特别是不有意包含掺杂剂的电介质材料来替换固相掺杂剂源层，以改进隔离性能。或者，以竖直方向上相邻的每两个器件层为一组，每一组的器件层之间的固相掺杂剂源层(例如，作为一组的器件层10051与10052之间的固相掺杂剂源层 10232、作为一组的器件层10053与10054之间的固相掺杂剂源层10234) 可以被导电材料如金属或掺杂半导体层替换，以降低(到源极线的)互连电阻；而各组上下侧的固相掺杂剂源层(例如，例如，器件层10051与10052的组下侧的固相掺杂剂源层10231、器件层10051与10052的组上侧也即器件层10053与10054的组下侧的固相掺杂剂源层10233、器件层10053与10054的组上侧的固相掺杂剂源层10235)可以被电介质材料替换，以实现位线之间的隔离。在替换固相掺杂剂源层的情况下，在源/ 漏区背对沟道区的一侧，也可以形成如上所述的掺杂浓度突变的“界面层”。
图21示意性示出了根据本公开实施例的NOR型存储器件的等效电路图。
在图21的示例中，示意性示出了三条字线WL1、WL2、WL3以及八条位线BL1、BL2、BL3、BL4、BL5、BL6、BL7、BL8。但是，位线和字线的具体数目不限于此。在位线与字线交叉之处，设置有存储单元 MC。图21中还示出了四条源极线SL1、SL2、SL3、SL4。如上所述，每两个相邻的器件层可以共用相同的源极线连接。另外，各条源极线可以彼此连接，从而各存储单元MC可以连接到公共的源极线。另外，图 21中还以虚线示意性示出了可选的到各存储单元的体连接。如下所述，各存储单元的体连接可以电连接到该存储单元的源极线连接。
在此，仅为图示方便起见，示出了存储单元MC的二维阵列。可以在与此二维阵列相交的方向上(例如，图中垂直于纸面的方向)，设置多个这样的二维阵列，从而得到三维阵列。
图21中字线WL1至WL3的延伸方向可以对应于栅堆叠的延伸方向，即，前述实施例中相对于衬底的竖直方向。在该方向上，相邻的位线之间彼此隔离。
在上述实施例中，接触区中的接触部1041需要避开接触区中残留的栅堆叠。根据本公开的另一实施例，可以在接触区中残留的栅堆叠顶端形成隔离如电介质材料，从而无需刻意避开这些残留的栅堆叠。
例如，如图16(a)和16(b)所示，在如以上结合图11(a)至13(b)所述在接触区中形成阶梯结构之后，可以通过选择性刻蚀如RIE，去除隔离层和侧墙1035，以(在器件区以及接触区中)露出各栅堆叠的顶端。可以通过遮蔽层例如光刻胶，遮蔽器件区中的栅堆叠，而露出接触区中的栅堆叠。对接触区中露出的栅堆叠，可以通过选择性刻蚀如RIE，使得栅导体层凹进例如约50nm-150nm，且可以刻蚀由于栅导体层的凹进而显露的各材料层，特别是导电材料层(例如，浮栅层)。之后，可以去除遮蔽层。在接触区中由于栅导体层及其他材料层的刻蚀而形成的空隙中，可以通过例如淀积然后回蚀，填充电介质材料如SiC，以形成隔离插塞 1043。
然后，可以按照上述实施例形成层间电介质层并在其中形成接触部 1039、1041′。在该示例中，接触区中的接触部1041′可以延伸到隔离插塞1043中。因此，接触部1041′可以不限于上述插塞的形式，而是可以形成为条形，以降低接触电阻。条形接触部1041′可以沿着相应层的着落垫(即，阶梯结构中的台阶)延伸。
在上述实施例中，由于沟道层轻掺杂或未有意掺杂，体接触部与沟道层之间的接触电阻可能相对较大。根据本公开的另一实施例，可以在沟道层与体接触部相接触之处形成(相对于沟道层中至少一部分的)高掺杂区，以降低接触电阻。例如，如图17所示，在如上所述形成层间电介质层并在层间电介质层中刻蚀出用于接触部的孔洞之后，可以形成光刻胶1045，并通过光刻将光刻胶1045构图为露出要形成体接触部的孔洞。可以经由这些孔洞，例如通过离子注入，在沟道层的着落垫中，形成高掺杂区1047。高掺杂区1047中的掺杂类型可以与沟道层的掺杂类型相同，但掺杂浓度相对较高。之后，可以去除光刻胶1045。然后，可以在层间电介质层的孔洞中形成接触部。
在上述实施例中，单独提供体接触部。根据本公开的其他实施例，体接触部可以与源极线接触部一体，以节省面积。例如，如图18所示，接触部1041″可以与相邻两个器件层各自的沟道区以及沟道区之间的源/ 漏区相接触。与前述实施例中在每个相邻的区域之间形成台阶不同，在图18的实施例中，在相邻两个器件层各自的沟道区以及沟道区之间的源 /漏区这四个区域中，可以仅在上方的三个区域与下方的一个区域之间形成一个台阶，以节省面积。
在上述实施例中，接触部与相应的着落垫直接接触。根据本公开的其他实施例，可以在着落垫处形成硅化物，以降低接触电阻。更具体地，在接触区的各台阶处，台阶的横向表面用作着落垫，可以在其上形成硅化物。另一方面，在台阶的竖直表面上，可以不形成硅化物，以免使相邻台阶各自的着落垫之间短路。
例如，如图19所示，在如以上结合图11(a)至13(b)所述在接触区中形成阶梯结构之后，可以通过选择性刻蚀如RIE，去除隔离层和侧墙1035，以在接触区中露出各台阶的表面。可以通过侧墙形成工艺，在各台阶的竖直表面上形成电介质侧墙1049，以将这些竖直表面遮蔽以免随后发生硅化反应。然后，可以对各台阶露出的横向表面进行硅化处理。例如，可以淀积金属如NiPt，并进行退火，使得淀积的金属与各台阶的横向表面处的半导体材料(例如，Si)发生硅化反应，从而生成导电的金属硅化物1051如NiPtSi。之后，可以去除未反应的金属。
在所示出的示例中，栅导体层1027例如是多晶硅，因此其顶端也可以发生硅化反应从而被硅化物覆盖。在栅导体层1027是金属栅的情况下，可以先在器件区上形成保护层(例如，氮化物)以覆盖栅堆叠再进行硅化处理。于是，可以避免栅导体层1027在硅化处理工艺中去除金属时被刻蚀损坏。
之后，可以如上所述形成层间电介质层，并在其中形成接触部1039、 1041。在刻蚀用于接触部的孔洞时，可以硅化物1051作为刻蚀停止层。因此，可以更好地控制孔洞的刻蚀深度。
在以上实施例中，有源区由器件层限定，如同体材料，且因此沟道区形成在体材料中。这种情况下，工艺较为简单。但是，本公开不限于此。
在如以上结合图6所述形成环形间隙之后，可以在这种环形间隙中形成有源层，且随后再如上所述形成带存储功能层的栅堆叠。例如，如图20所示，可以通过例如选择性外延生长，在各器件层10051至10054的露出表面上分别形成另一半导体层1053。半导体层1053可以位于在上述环形间隙中，并可以包括各种合适的半导体材料如Si。可以选择半导体层1053的材料和/或厚度，以改进器件性能。例如，半导体层1053 可以包括不同于器件层(在该示例中，均为Si)的材料，如Ge、IV-IV 族化合物半导体如SiGe、III-V族化合物半导体等，以改进载流子迁移率或者降低漏电流。竖直方向上相邻的半导体层1053之间可以通过隔离层彼此隔离。之后，可以如上述工艺进行。例如，可以在加工通道中形成栅堆叠，各栅堆叠中的存储功能层的至少一层可以具有彼此分离的部分，且存储功能层的各部分可以自对准于相应的半导体层1053。
根据另一实施例，还可以形成SSRW。例如，在退火处理时，各器件层10051至10054中的掺杂剂也可以横向扩散到与之相邻的半导体层 1053中。如上所述，在竖直方向上，源自隔离层10231至10235的掺杂剂由于扩散深度的原因而实质上并未影响半导体层1053的中部，因此半导体层1053的中部的掺杂分布主要由源自各器件层10051至10054的横向扩散来决定，并可以限定沟道区。可以控制退火工艺的处理条件如退火时间等，使得在半导体层1053的中部，在横向上半导体层1053远离相应器件层一侧的侧壁(及其附近)处的掺杂浓度低于邻近相应器件层一侧的侧壁(及其附近)的掺杂浓度。于是，可以形成SSRW，并可以获得良好的短沟道效应控制。
在以上实施例中，在各加工通道T中分别形成单个栅堆叠。但是，本公开不限于此。为了进一步增加集成度，可以在每个加工通道T中形成两个或更多个栅堆叠。
图22(a)至27示出了根据本公开另一实施例的制造NOR型存储器件的流程中部分阶段的示意图。
如图22(a)和22(b)所示，如以上结合图1至3所述，可以形成加工通道T。在此，加工通道T可以形成为矩形或方形。这种矩形或方形配置有利于保持器件一致性，但是本公开不限于此。
如图23(a)和23(b)所示，如以上结合图4和5所述可以将牺牲层替换为隔离层，且如以上结合图6至8(b)所述可以形成第一栅介质层1101 和预备层1103。预备层1103可以分离为与各器件层相对应的区段。如图23(b)中的平面图所示，预备层1103的各区段当前沿着加工通道T的侧壁连续延伸。
可以进一步划分预备层1103的各区段。例如，如图24(a)至24(c) 所示，可以形成光刻胶1107，并将其构图为显露预备层1103的各区段的一部分。可以如此构图的光刻胶1107作为刻蚀掩模，对预备层1103 的各区段进行选择性刻蚀，以去除其显露部分。之后，可以去除光刻胶 1107。于是，预备层1103的各区段被进一步划分为沿着加工通道T的侧壁不连续的(子)区段1103a、1103b。也即，在单个加工通道T中，与每一器件层相对应，存在两个(子)区段1103a和1103b，随后可以基于此形成两个存储单元。
在该示例中，(子)区段1103a和1103b在图24(c)所示的平面图中呈上下布置，但是本公开不限于此，例如它们可以呈左右布置。或者，可以具有更多(子)区段，例如在图24(c)所示的平面图中呈2×2配置的四个(子)区段。
接下来，如图25(a)至25(d)所示，如以上结合图9所述可以形成第二栅介质层1025和栅导体层1027，且如以上结合图10所述可以进行退火处理。
对于栅导体层1027，可以类似地将其划分为与各(子)区段1103a、 1103b相对应的部分。例如，如图26(a)至26(c)所示，可以形成光刻胶 1109。光刻胶1109可以与光刻胶1107类似地构图，以显露栅导体层1027 的一部分。可以如此构图的光刻胶1109作为刻蚀掩模，对栅导体层1027 进行选择性刻蚀，以去除其显露部分。之后，可以去除光刻胶1109。于是，栅导体层1027被进一步划分为沿着加工通道T的侧壁不连续的部分1027a、1027b。栅导体层的部分1027a经由与(子)区段1103a相对应的存储功能层与相应器件层相交而限定相应的存储单元，且栅导体层的部分1027b经由与(子)区段1103b相对应的存储功能层与相应器件层相交而限定相应的存储单元。于是，在单个加工通道T中，每一器件层可以限定两个(或更多)存储单元。
之后，工艺可以如上述实施例中进行。例如，如图27所示，可以形成到栅导体层的各部分1027a、1027b的接触部1039。
在以上实施例中，先进一步划分预备层1103的区段，然后再形成第二栅介质层。但是，本公开不限于此。例如，如图28所示，可以在形成第二栅介质层1025和栅导体层1027之后，利用例如光刻胶1109，通过选择性刻蚀，来划分栅导体层1027和预备层1103的区段(以及第二栅介质层1025)。
根据本公开实施例的存储器件可以应用于各种电子设备。例如，存储器件可以存储电子设备操作所需的各种程序、应用和数据。电子设备还可以包括与存储器件相配合的处理器。例如，处理器可以通过运行存储器件中存储的程序来操作电子设备。这种电子设备例如智能电话、个人计算机(PC)、平板电脑、人工智能设备、可穿戴设备或移动电源等。
在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。

Claims (28)

1.一种NOR型存储器件，包括：
叠置在衬底上的多个器件层，其中，每个所述器件层包括在竖直方向上处于相对两端的第一源/漏区和第二源/漏区以及在竖直方向上处于所述第一源/漏区与所述第二源/漏区之间的沟道区；以及
相对于所述衬底竖直延伸以穿过各个所述器件层的栅堆叠，所述栅堆叠包括栅导体层和设置在所述栅导体层与所述器件层之间的存储功能层，在所述栅堆叠与所述器件层相交之处限定存储单元，
其中，所述存储功能层包括第一层，所述第一层具有分别对应于各所述器件层且在竖直方向上彼此不连续的多个部分。
2.根据权利要求1所述的NOR型存储器件，其中，所述存储功能层中的所述第一层的所述多个部分分别自对准于各所述器件层。
3.根据权利要求1或2所述的NOR型存储器件，其中，所述存储功能层还包括在竖直方向上连续延伸的第二层。
4.根据权利要求3所述的NOR型存储器件，其中，所述第一层为导电层，所述第二层为绝缘层。
5.根据权利要求1或2所述的NOR型存储器件，其中，在所述衬底上设置呈阵列布置的多个所述栅堆叠，
其中，所述多个栅堆叠中的第一栅堆叠的栅导体层与所述多个栅堆叠中的第二栅堆叠的栅导体层彼此相对，所述第一栅堆叠的存储功能层以及所述第二栅堆叠的存储功能层在相应栅导体层面向所述器件层的侧壁上延伸，而没有延伸到所述第一栅堆叠的栅导体层与所述第二栅堆叠的栅导体层彼此相对的侧壁上。
6.根据权利要求1或2所述的NOR型存储器件，还包括：
多个隔离层，其中，所述多个器件层与所述多个隔离层交替叠置在所述衬底上且每个所述器件层在竖直方向上介于隔离层之间，
所述存储功能层的所述第一层的所述多个部分中的每一部分在竖直方向上分别介于隔离层之间。
7.根据权利要求6所述的NOR型存储器件，其中，所述多个器件层和所述多个隔离层具有与所述栅堆叠相对的侧壁，
其中，所述隔离层的侧壁相对于所述器件层的侧壁在横向上向所述栅堆叠突出，所述存储功能层的所述第一层的所述多个部分中的每一部分设置于相应器件层的侧壁与该器件层上下的隔离层所限定的凹入内。
8.根据权利要求6所述的NOR型存储器件，其中，所述多个器件层和所述多个隔离层中具有竖直延伸的孔，所述栅堆叠形成于所述孔中，
其中，所述孔的与所述器件层相对应的部分相对于与所述隔离层相对应的部分在横向上扩大，所述存储功能层的所述第一层的所述多个部分中的每一部分设置于所述孔的与相应器件层相对应的部分内。
9.根据权利要求8所述的NOR型存储器件，其中，所述存储功能层的所述第一层的所述多个部分中的每一部分在相应的器件层在所述孔中的侧壁以及该器件层下的隔离层在所述孔中的顶面、该器件层上的隔离层在所述孔中的底面上延伸。
10.根据权利要求8所述的NOR型存储器件，其中，所述存储功能层的所述第一层的所述多个部分中的每一部分在相应的器件层在所述孔中的侧壁上延伸，而没有延伸到该器件层下的隔离层在所述孔中的顶面、该器件层上的隔离层在所述孔中的底面上。
11.根据权利要求8所述的NOR型存储器件，其中，在单个孔中设置有多个所述栅堆叠，
其中，所述存储功能层沿着所述孔的侧壁设置，而没有延伸到所述多个栅堆叠之间。
12.根据权利要求6所述的NOR型存储器件，其中，所述隔离层中包含与所述第一源/漏区和所述第二源/漏区中相同的掺杂剂。
13.根据权利要求12所述的NOR型存储器件，其中，所述隔离层中掺杂剂的浓度不低于所述第一源/漏区和所述第二源/漏区中的掺杂浓度。
14.根据权利要求6所述的NOR型存储器件，其中，所述第一源/漏区和所述第二源/漏区中的掺杂浓度在竖直方向上朝向所述沟道区减小。
15.根据权利要求1所述的NOR型存储器件，其中，所述器件层包括：
基体层；以及
所述基体层面向所述栅堆叠的侧壁上的半导体层，所述半导体层呈纳米片形式，所述沟道区实质上形成在所述半导体层中。
16.根据权利要求1所述的NOR型存储器件，其中，所述器件层包括单晶半导体材料。
17.根据前述权利要求中任一项所述的NOR型存储器件，其中，所述存储功能层包括浮栅层或电荷俘获层作为所述第一层。
18.一种制造NOR型存储器件的方法，包括：
在衬底上交替设置多个器件层和多个隔离层，使得每一器件层在竖直方向上介于隔离层之间；
形成相对于所述衬底竖直延伸以穿过各个所述器件层和各个所述隔离层的加工通道；
通过所述加工通道，选择性刻蚀所述器件层，使得所述器件层相对于所述隔离层在横向上凹进；
在所述加工通道的侧壁上，形成存储功能层，所述存储功能层包括第一层，所述第一层具有介于各个所述隔离层之间且在竖直方向上彼此不连续的多个部分；以及
在侧壁上形成有所述存储功能层的所述加工通道中形成栅导体层，在所述栅导体层经由所述存储功能层与相应的器件层相交之处限定相应的存储单元。
19.根据权利要求18所述的方法，其中，所述隔离层中包含掺杂剂，该方法还包括：
通过退火将所述掺杂剂从所述隔离层驱入所述器件层的相对两端。
20.根据权利要求18所述的方法，还包括：
在所述器件层面向所述加工通道的侧壁上外延生长半导体层，所述半导体层介于各个所述隔离层之间，
其中，所述存储功能层形成于所述半导体层上。
21.根据权利要求18或19所述的方法，其中，形成存储功能层包括：
在所述加工通道的侧壁上形成预备第一层；以及
刻蚀所述预备第一层在所述隔离层面向所述加工通道的侧壁上的部分，以形成具有在竖直方向上彼此不连续的所述多个部分的所述第一层，所述第一层的所述多个部分分别留于各器件层相对于隔离层的凹进内。
22.根据权利要求21所述的方法，还包括：
在所述预备第一层上形成保护层；
刻蚀所述保护层在所述隔离层面向所述加工通道的侧壁上的部分，以露出之下的所述预备第一层以进行刻蚀，
其中，在刻蚀所述预备第一层在所述隔离层面向所述加工通道的侧壁上的部分之后，该方法还包括：
进一步刻蚀所述预备第一层，使所述第一层的所述多个部分仅在所述器件层面向所述加工通道的侧壁上延伸；以及
去除所述保护层。
23.根据权利要求18或19所述的方法，其中，
设置所述多个器件层和所述多个隔离层包括：在衬底上通过外延生长交替形成所述多个器件层和多个牺牲层，
该方法还包括：经由所述加工通道，将所述多个牺牲层替换为所述多个隔离层。
24.根据权利要求18所述的方法，还包括：
在所述器件层面向所述加工通道的侧壁上外延生长半导体层，所述半导体层介于各个所述隔离层之间，其中，所述存储功能层形成于所述半导体层上，
其中，所述退火使得所述器件层中的掺杂剂横向扩散到所述半导体层中。
25.根据权利要求24所述的方法，其中，所述横向扩散使得在半导体层的中部形成非均匀的掺杂分布：在靠近所述器件层一侧的掺杂浓度高于在远离所述器件层一侧的掺杂浓度。
26.根据权利要求18所述的方法，还包括：
将所述第一层的介于各个所述隔离层之间的所述多个部分中的每个部分进一步划分为沿所述加工通道的侧壁彼此不连续的多个子部分；以及
将所述栅导体层划分为沿所述加工通道的侧壁彼此不连续、且分别与所述多个子部分相对应的多个部分。
27.一种电子设备，包括如权利要求1至17中任一项所述的NOR型存储器件。
28.根据权利要求27所述的电子设备，其中，所述电子设备包括智能电话、个人计算机、平板电脑、人工智能设备、可穿戴设备或移动电源。
CN202210489704.4A 2022-05-06 2022-05-06 Nor型存储器件及其制造方法及包括存储器件的电子设备 Pending CN115132738A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202210489704.4A CN115132738A (zh) 2022-05-06 2022-05-06 Nor型存储器件及其制造方法及包括存储器件的电子设备
TW112104577A TW202345360A (zh) 2022-05-06 2023-02-09 Nor型記憶體件及其製造方法及包括記憶體件的電子設備
US18/115,227 US20230363153A1 (en) 2022-05-06 2023-02-28 Nor-type memory device, method of manufacturing nor-type memory device, and electronic apparatus including memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210489704.4A CN115132738A (zh) 2022-05-06 2022-05-06 Nor型存储器件及其制造方法及包括存储器件的电子设备

Publications (1)

Publication Number Publication Date
CN115132738A true CN115132738A (zh) 2022-09-30

Family

ID=83376097

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210489704.4A Pending CN115132738A (zh) 2022-05-06 2022-05-06 Nor型存储器件及其制造方法及包括存储器件的电子设备

Country Status (3)

Country Link
US (1) US20230363153A1 (zh)
CN (1) CN115132738A (zh)
TW (1) TW202345360A (zh)

Also Published As

Publication number Publication date
US20230363153A1 (en) 2023-11-09
TW202345360A (zh) 2023-11-16

Similar Documents

Publication Publication Date Title
CN112909012B (zh) Nor型存储器件及其制造方法及包括存储器件的电子设备
EP4188051A1 (en) Nor type memory, manufacturing method therefor, and electronic device comprising memory device
CN113629061B (zh) Nor型存储器件及其制造方法及包括存储器件的电子设备
CN112909015B (zh) Nor型存储器件及其制造方法及包括存储器件的电子设备
CN112909010B (zh) Nor型存储器件及其制造方法及包括存储器件的电子设备
CN112909011B (zh) Nor型存储器件及其制造方法及包括存储器件的电子设备
WO2023011084A1 (zh) Nor型存储器件及其制造方法及包括存储器件的电子设备
CN108962905B (zh) 存储器件及其制造方法及包括该存储器件的电子设备
US20230363153A1 (en) Nor-type memory device, method of manufacturing nor-type memory device, and electronic apparatus including memory device
TWI827462B (zh) 記憶體件及其製造方法及包括記憶體件的電子設備
US20240008288A1 (en) Nor-type memory device, method of manufacturing nor-type memory device, and electronic apparatus including memory device
US20240008283A1 (en) Nor-type memory device, method of manufacturing nor-type memory device, and electronic apparatus including memory device
TW202410419A (zh) 記憶體件及其製造方法及包括記憶體件的電子設備
CN116209272A (zh) 存储器件及其制造方法及包括存储器件的电子设备
CN116419568A (zh) 存储器件及其制造方法及包括存储器件的电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination