CN115130414B - 一种Cascode型器件内部寄生电容参数提取的方法 - Google Patents

一种Cascode型器件内部寄生电容参数提取的方法 Download PDF

Info

Publication number
CN115130414B
CN115130414B CN202210598903.9A CN202210598903A CN115130414B CN 115130414 B CN115130414 B CN 115130414B CN 202210598903 A CN202210598903 A CN 202210598903A CN 115130414 B CN115130414 B CN 115130414B
Authority
CN
China
Prior art keywords
capacitance
gan
casode
junction
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210598903.9A
Other languages
English (en)
Other versions
CN115130414A (zh
Inventor
骆光照
罗斌
安泽舟
刘春强
鲁绪恺
王涛鸣
李寅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Institute of Northwestern Polytechnical University
Original Assignee
Shenzhen Institute of Northwestern Polytechnical University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Institute of Northwestern Polytechnical University filed Critical Shenzhen Institute of Northwestern Polytechnical University
Priority to CN202210598903.9A priority Critical patent/CN115130414B/zh
Publication of CN115130414A publication Critical patent/CN115130414A/zh
Application granted granted Critical
Publication of CN115130414B publication Critical patent/CN115130414B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/26—Measuring inductance or capacitance; Measuring quality factor, e.g. by using the resonance method; Measuring loss factor; Measuring dielectric constants ; Measuring impedance or related variables
    • G01R27/2605—Measuring capacitance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及一种Cascode型器件内部寄生电容参数提取的方法，提出了一种基于实验测量和2端口网络分析的混合物理行为建模法，测量出Cascode型GaN器件的输入电容Ciss，传输电容Crss和输出电容Coss。通过对不同电压等级下的测量数据进行拟合，得到Cascode型GaN器件的Ciss–VDS，Crss–VDS和Coss–VDS非线性压变特性曲线。从测量结果来看，这几个电容容值是随着电压的不同非线性变化的。第二步，根据测量拟合的3条非线性压变电容曲线和低压Si‑MOSFET的3个寄生电容的参数曲线，通过二端口网络分析法推导出取Cascode型GaN器件内部耗尽型的GaN的三个结电容的C–V模型。本发明获得了Cascode GaN的内部的高压耗尽型GaN的非线性电容参数及C‑V其特性曲线，为定量地分析振荡以及设计抑制电路提供参数依据。

Description

一种Cascode型器件内部寄生电容参数提取的方法
技术领域
本发明属于功率变换技术领域，涉及一种Cascode型器件内部寄生电容参数提取的方法。
背景技术
近年来，由第三代宽禁带半导体材料氮化镓(GaN)制成的功率器件在高速和高功率密度的功率电子应用中逐渐兴起。GaN功率器件相比于Si、SiC，具有更高的开关频率、更小的开通电阻以及更小的栅极电荷，这就意味着在高功率密度和高效率的转换器方面，GaN器件具有明显的优势。
为了充分发挥宽禁带半导体器件的优势，制造商们重新考虑了20世纪30年代将真空电子管串联以形成混合器件且性能优于其中任何一个器件的想法，这项被命名为Cascode(共源共栅)的技术在近年以BJT和MOSFET混合的形式重新出现。Cascode以宽禁带半导体器件来实现是采用将Si MOSFET和常开型SiC JFET或高压耗尽型GaN串联连接的方式。具有高饱和电流的Coscode可以很好地通过关断通道来处理更长时间的瞬间短路，导通电阻呈正温度系数分布对此也有所帮助。Cascode可以作为SiC MOSFET、GaN HEMT等器件的直接替代品，并可以很容易地应用于正在使用Si MOSFET和IGBT的传统设计中。
由于耗尽型GaN器件是是常开型器件,驱动和故障保护不容易做，不适合桥式变流器应用。为了解决这一问题，引入Cascode型GaN和增强型GaN，使GaN开关具有常闭器件的特性。Cascode型GaN是通过将低压硅MOSFET与高压耗尽型GaN串联而成，这种结构不仅可以实现器件的常闭，还可以缓解Miller效应、提高开关速度、降低大电流条件下的关断损耗。因此，Cascode型GaN器件是大功率和高频开关应用的有力候选器件。然而，Si MOSFET和GaN器件之间的连接导致寄生电感增加，在高的开关频率下导致过度振荡效应，从而限制高频操作。此外，在大电流关断过程中，Si和GaN器件之间的固有电容以及寄生电感可能会在关断过程中导致较大的振荡。Cascode型GaN器件中的多个寄生元件以及外部电路中的寄生电感可能会在高开关频率下引起较大的振荡，从而导致严重的电压超调、额外的功率损耗、电磁干扰(EMI)噪声，甚至器件击穿，降低了系统的可靠性。Cascode型GaN器件的复杂结构和多个寄生参数之间的耦合使得开关振荡的建模和抑制非常困难，现有工程技术中普遍采用实验试错的方法来寻找抑制开关振荡参数，耗费大量的工时来寻找，同时不能保证匹配的参数是最优的电路参数，要么牺牲了器件的开关速度、增加了开关损耗，要么只是在有限的工况下才能抑制开关振荡，不能保证Cascode型GaN器件工作在最佳的工作状态。因此，需要通过Cascode型GaN桥式变换器的电路模型，定量化地设计抑制开关振荡的方法和匹配抑制振荡地参数，来保证GaN器件安全可靠运行，并充分发挥GaN功率器件的高频开关特性。
Cascode型GaN器件内部耗尽型GaN结电容非线性压变特性影响了器件的开关时间，电流和电压振荡以及器件开关期间内的动态性能，且可用于建立考虑了Cascode型GaN器件内部级联寄生参数、半桥电路分布参数和RC吸收电路参数的低阶可定量化求解的高频等效电路一体化模型。然而厂家提供的规格书里只包含Cascode型GaN器件整体的参数,不提供器件内部耗尽型GaN的非线性压变结电容的参数及其C-V特性曲线。现有的文献也都未提及如何提取Cascode GaN内部的高压耗尽型GaN的非线性压变结电容参数及其C-V特性曲线。
在文献：刘熙.基于氮化镓电机驱动器损耗及效率的分析与研究[D].电子科技大学,2021.DOI:10.27005/d.cnki.gdzku.2021.003940.中，采用双脉冲测试实验量化电路参数对开关特性的影响，建立了基于增强型GaN器件的电路模型，此模型仅仅反映开关过程的各参数对开关过程和损耗的影响。此外，Cascode型GaN器件的开关振荡与低压MOSFET和高压耗尽型GaN之间的相互作用密切相关，增强型GaN不具有Cascode结构，建模方法不适用于Cascode型GaN功率器件。在文献：张延斌.共源共栅型氮化镓功率器件的特性与应用研究[D].大连海事大学,2020.中，通过实际测量的方法，估算得出在关断时刻Cascode型GaN器件发生LC振荡时主功率环路寄生电感和开关管结电容Coss的参数，探究了Cascode型GaN器件RC抑制电路的设计问题。但是该方法并未获取Cascode型GaN器件内部耗尽型GaN的寄生电容参数，未对Cascode型GaN器件进行定量化建模。
西北工业大学发布的一项专利：骆光照，罗斌，赵文学，刘春强，李四海，一种Cascode型GaN功率器件的驱动电路，CN113098240A.中，设计了一种Cascode型GaN功率器件的驱动电路，能够满足GaN功率器件在高频条件下的性能要求，能够有效抑制开关振荡，保证GaN功率器件高可靠工作。西北工业大学发布的另一项专利：骆光照，崔龙然，邱蔡，薛钊，陶雪成，赵国栋，张泽良，基于氮化镓功率器件的驱动器、桥臂、多相逆变电路以及印制电路板布局，CN208836020U.中，采用了RC吸收电路来吸收功率器件的漏源极间的电压尖峰，给出了RC吸收电路的选择参考原则。然而，定量化地设计抑制开关振荡的方法和匹配抑制振荡地参数却鲜有研究。进行定量分析首先需要获得Cascode型GaN内部的高压耗尽型GaN的非线性压变结电容的参数，但是从厂家提供的技术资料里只能得到低压Si-MOSFET的3个寄生电容的参数曲线，器件内部耗尽型GaN的技术参数厂家并不提供。因此，为了进行定量分析和设计需要获得Cascode型GaN内部的高压耗尽型GaN的非线性压变结电容参数。
发明内容
要解决的技术问题
为了避免现有技术的不足之处，本发明提出一种Cascode型器件内部寄生电容参数提取的方法，要解决的技术问题是提取Cascode型GaN器件内部的高压耗尽型GaN的非线性压变结电容参数及其C-V特性曲线。Cascode型GaN器件内部高压耗尽型GaN的结电容非线性特性曲线决定了Cascode型GaN器件的开关时间，电流和电压振荡以及器件开关期间内的动态性能，能够用于基于Cascode型GaN器件的桥式变换器的建模。
技术方案
一种Cascode型器件内部寄生电容参数提取的方法，其特征在于步骤如下：
步骤1：测量Cascode器件外部的结电容参数；
步骤2：建立Cascode器件内部的小信号等效电路模型，为两个三角形模块串联构成；其一：器件内部GaN器件三角形连接的栅漏极电容CGD_GaN、栅源极电容CGS_GaN,和漏源极电容CDS_GaN；其二：器件内部低压硅MOSFET器件三角形连接的栅漏极电容CGD_Si、栅源极电容CGS_Si和漏源极电容CDS_Si；
两个三角形的连接点为栅漏极电容CGD_GaN、栅源极电容CGS_GaN的并联点G和栅漏极电容CGD_Si、漏源极电容CDS_Si并联点D；
步骤3、二端口网络分析法得到Cascode器件的结电容网络：
以结电容CGD_Si和结电容CDS_GaN串联组成传输电容网络；
以结电容CDS-Si、CDS_GaN和CGS_GaN组成的并联电路电路与结电容CGD_Si串联，然后该串联电路再与结电容CGS_Si并联组成输入电容网络；
以结电容CGS-GaN、CGD_Si和CDS_Si组成的并联电路与结电容CDS_GaN串联，然后该串联电路再与结电容CGD_GaN并联组成输出电容网络；
步骤4：建立电容网络的参数方程，求解参数方程获得器件内部结电容的参数：
步骤4-1：通过Cascode器件外部的传输电容Crss来求解内部结电容CDS_GaN：
已知Crss和CGD_Si的值，求解得CDS_GaN的容值；
步骤4-2：通过Cascode器件外部的输入电容Ciss来求解内部结电容CGS_GaN：
已知输入电容Ciss和内部结电容CGD_Si、CDS_Si、CGS_Si、CDS_GaN的值，可求解得到CGS_GaN的容值；
步骤4-3：通过Cascode器件外部的输出电容Coss来求解内部结电容CGD_GaN：
已知，输出电容Coss和内部结电容CGD_Si、CDS-Si、CDS_GaN、CGS_GaN的值，可求解得到CGD_GaN的容值。
所述步骤4-1中，通过对不同电压等级下CDS_GaN的电容值进行非线性拟合，获得电容CDS_GaN的非线性压变特性曲线。
所述步骤4-2中，通过对不同电压等级下CGS_GaN的电容值进行非线性拟合，即获得结电容CGS_GaN的非线性压变特性曲线。
所述步骤4-3中，通过对不同电压等级下CGD_GaN的电容值进行非线性拟合，即获得电容CGD_GaN的非线性压变特性曲线。
有益效果
本发明提出的一种Cascode型器件内部寄生电容参数提取的方法，提出了一种基于实验测量和2端口网络分析的混合物理行为建模法，如图1所示，为该方法的流程图。按照图2的配置，可以测量出Cascode型GaN器件的输入电容Ciss，传输电容Crss和输出电容Coss。通过对不同电压等级下的测量数据进行拟合，得到Cascode型GaN器件的Ciss–VDS，Crss–VDS和Coss–VDS非线性压变特性曲线。从图3的测量结果来看，这几个电容容值是随着电压的不同非线性变化的。第二步，根据测量拟合的3条非线性压变电容曲线和低压Si-MOSFET的3个寄生电容的参数曲线，通过二端口网络分析法推导出取Cascode型GaN器件内部耗尽型的GaN的三个结电容的C–V模型。
本发明的特征在于第一次提出了这种基于实验测量和2端口网络分析的混合物理行为建模法，获得了Cascode GaN的内部的高压耗尽型GaN的非线性电容参数及C-V其特性曲线，为定量地分析振荡以及设计抑制电路提供参数依据。
本发明的有益效果：
本发明提出的基于实验和2端口网络分析的混合物理行为建模法可以提取Cascode型GaN内部的高压耗尽型GaN的非线性电容参数及其C-V特性曲线，利用该C-V特性曲线实现基于Cascode型GaN的桥式变换器高频等效电路一体化模型的搭建，进而定量化地设计抑制开关振荡的方法和匹配抑制振荡的参数，来保证GaN器件安全可靠运行，并充分发挥GaN功率器件的高频开关特性。
附图说明
图1为本发明测量基于实验测量和2端口网络分析的混合物理行为建模法的流程图；
图2为本发明测量非线性Ciss–VDS、Crss–VDS和Coss–VDS特性曲线的电路原理图；
图3为本发明测量非线性Ciss–VDS、Crss–VDS和Coss–VDS特性曲线图；
图4为本发明所用Cascode型GaN器件中低压硅MOSFET的非线性C-V特性曲线
图5为本发明Cascode型GaN器件的小信号等效模型；
图6为本发明测量输入电容Ciss、传输电容Crss和输出电容Coss时的测量通路及等效电容网络；
图7为本发明分析得到的非线性CGD_GaN–VDS、CGS_GaN–VDS和CDS_GaN–VDS特性曲线图；
具体实施方式
现结合实施例、附图对本发明作进一步描述：
具体实施例：
通过测量得到器件外部的结电容参数，结合Cascode器件内部的小信号等效电路模型，利用二端口网络分析法得到Cascode器件的结电容网络。通过建立电容网络的参数方程，求解参数方程获得器件内部结电容的参数。
Cascode型GaN是通过将低压硅MOSFET与高压耗尽型GaN串联而成。通过厂商提供的数据手册可以获得低压硅MOSFET的CGD_Si–VDS、CGS_Si–VDS和CDS_Si–VDS特性曲线，如图4所示，但是Cascode型GaN内部耗尽型GaN的C-V特性曲线厂家并不提供。针对这一问题，本文提出了一种基于实验和2端口网络分析的混合物理行为建模法，来获取Cascode型GaN内部耗尽型GaN的非线性压变结电容的C-V特性曲线，利用该特性曲线实现基于Cascode型GaN器件的桥式变换器的高频等效电路一体化模型中等效参数的计算，使所提出的理论分析与实验结果进行对比成为可能。
首先，通过对Cascode型GaN器件端口的静态测量，来获取Cascode型GaN的输入电容Ciss、传输电容Crss和输出电容Coss在不同电压等级下的容值。对得到的Cascode型GaN器件端口测量值数据进行拟合，获得Ciss–VDS、Crss–VDS和Coss–VDS非线性特性曲线。然后，通过使用二端口网络分析的方法获得Cascode型GaN内部耗尽型GaN的三个结电容CGD_GaN,CGS_GaN,和CDS_GaN的C-V非线性特性曲线。
如图5(a)所示，为Cascode型GaN器件的小信号等效电路模型，该等效模型为一个包含CGD_Si、CGS_Si、CDS_Si、CGD_GaN,CGS_GaN,和CDS_GaN六个电容的二端口网络。用基于实验和2端口网络分析的混合物理行为建模法，提取Cascode GaN内部高压耗尽型GaN的非线性压变电容参数及其特性曲线，具体实施步骤，如下所示：
(1)通过对Cascode型GaN器件栅极、漏极和源极端子上的静态测量，得到级联型Cascode GaN的整体的C-V曲线。
第一步：
输入电容Ciss–VDS的测量方法
如图2(a)所示，在漏极-源极施加电压Vds，Cascode型GaN的栅极通过电感L与源极连接，LCR高压侧通过C1与栅极连接，低压侧连接源极，在漏源测并联C2。此时，测定输入电容Ciss。借助LCR测试仪测量输入电容Ciss的容值，电容C1,C2取1uF，是测试信号低阻抗路径，L阻抗取1MΩ，LCR测试仪设置为测电容档，测试频率f＝1MHz。此时测试得到的电容为输入电容Ciss。在Vds取不同的电压等级下测量输入电容Ciss的容值，通过对测量数据进行拟合获得Ciss–VDS特性曲线。。
第二步：
输出电容Coss–VDS的测量方法
如图2(b)所示,在漏极-源极施加电压Vds，栅源极短接，电压源Vds正极通过电感L与漏极连接，LCR高压侧通过C3与漏极连接，低压侧接源极，测定输出电容Coss。电容C3取1uF，是测试信号低阻抗路径，L阻抗取1MΩ，LCR测试仪设置为测电容档，测试频率f＝1MHz。此时测试得到的电容为输出电容Coss。在VDS取不同的电压等级下测量输出电容Coss的容值，通过对测量数据进行拟合获得Coss–VDS特性曲线。
第三步：
传输电容Crss–VDS的测量方法
如图2(c)所示，在漏极-源极施加电压Vds，电压源Vds正极通过电感L与漏极连接，LCR的低压侧通过C4与漏极连接，高压侧接栅极，测定传输电容Crss。电容C4取1uF，是测试信号低阻抗路径，L阻抗取1MΩ，器件源极接地，并与LCR测试仪common端连接，LCR测试仪设置为测电容档，测试频率f＝1MHz。此时测试得到的电容为输入电容Crss。在VDS取不同的电压等级下测量传输电容Crss的容值，通过对测量数据进行拟合获得Crss–VDS特性曲线。
按照图2的配置，可以测量出在不同电压等级下Cascode型GaN器件的输入电容Ciss，传输电容Crss和输出电容Coss。对测量的数据进行拟合，最后分别可以得到Ciss–VDS、Crss–VDS和Coss–VDS的特性曲线。如图3所示，从测量的结果来看，这几个电容是随着电压的不同，容值发生非线性变化的。
(2)推导出Cascode型GaN器件内部耗尽型的GaN的三个结电容的C–V模型。
根据实验测量得到的Cascode型GaN器件Ciss–VDS、Crss–VDS和Coss–VDS的特性曲线和厂家数据手册提供的低压硅MOSFET的CGD_Si–VDS、CGS_Si–VDS和CDS_Si–VDS特性曲线，结合Cascode器件内部的小信号等效电路模型，利用二端口网络分析法得到Cascode器件的传输电容网络、输入电容网络和输出电容网络。通过建立电容网络的参数方程，求解参数方程获得器件内部结电容的参数。如图5所示为Cascode GaN的小信号等效电路模型，它是一个内部包含了6个寄生结电容二端口的网络。具体的推导分为以下3个步骤：
第一步：
通过Cascode器件外部的传输电容Crss来求解内部结电容CDS_GaN
Cascode器件外部的传输电容是指器件的栅极G和漏极D之间的电容，分析Cascode型GaN器件的小信号等效电路模型，可以得出此时的测量通路，如图6(a)所示。器件的传输电容Crss实际上是由CGD_Si和CDS_GaN两个电容串联而成。已知Crss和CGD_Si的值，可求解得CDS_GaN的容值，以下为求解公式：
第二步：
通过Cascode器件外部的输入电容Ciss来求解内部结电容CGS_GaN
Cascode器件外部的输入电容是指器件的栅极G和源极S之间的电容，分析Cascode型GaN器件的小信号等效电路模型，可以得出此时的测量通路，如图6(b)所示。此时，输入电容网络由结电容CDS-Si、CDS_GaN和CGS_GaN组成的并联电路与结电容CGD_Si串联，然后该串联电路再与结电容CGS_Si并联组成。已知输入电容Ciss和内部结电容CGD_Si、CDS_Si、CGS_Si、CDS_GaN的值，可求解得到CGS_GaN的容值。以下为求解公式：
第三步：
通过Cascode器件外部的输出电容Coss来求解内部结电容CGD_GaN
Cascode器件外部的输出电容是指器件的漏极D和源极S之间的电容，分析Cascode型GaN器件的小信号等效电路模型，可以得出此时的测量通路，如图6(c)所示。此时，输出电容网络由结电容CGS-GaN、CGD_Si和CDS_Si组成的并联电路与结电容CDS_GaN串联，然后该串联电路再与结电容CGD_GaN并联组成。已知输出电容Coss和内部结电容CGD_Si、CDS-Si、CDS_GaN、CGS_GaN的值，可求解得到CGD_GaN的容值，以下为求解公式：
通过以上方法可以得到某一电压等级下CGD_GaN,CGS_GaN,和CDS_GaN的参数，利用实验测得的Ciss–VDS、Crss–VDS和Coss–VDS的特性曲线和数据手册中低压硅MOSFET的CGD_Si–VDS、CGS_Si–VDS和CDS_Si–VDS特性曲线，就可得到CGD_GaN,CGS_GaN,和CGS_GaN在不同电压下非线性变化的数学模型，如图7所示。
本文第一次提出了这种基于实验和2端口网络分析的混合物理行为建模法，提取了Cascode型GaN的内部GaN结电容的非线性参数。利用Cascode型GaN器件内部高压耗尽型GaN结电容的非线性压变特性曲线，可以获得基于Cascode型GaN器件的桥式变换器高频等效电路一体化模型中非线性压变等效电容Ceq的C-V特性曲线，进而实现可定量化求解的高频等效电路一体化模型的搭建。基于该高频等效电路一体化模型对Cascode型GaN器件的开关振荡现象进行全面地定量分析，进一步研究Cascode型GaN器件的内部参数及外电路的参数对Cascode型GaN器件开关振荡阻尼系数的影响，设计一种可靠且具有实际参考意义的方法去避免Cascode型GaN器件在使用和PCB设计过程中产生的开关振荡问题。
综上所述，本发明提出了一种Cascode型器件内部寄生电容参数提取的方法。根据实验测量得到的Cascode型GaN器件Ciss–VDS、Crss–VDS和Coss–VDS的非线性特性曲线和厂家数据手册提供的低压硅MOSFET的CGD_Si–VDS、CGS_Si–VDS和CDS_Si–VDS特性曲线，结合Cascode型GaN器件的小信号等效电路模型，利用二端口网络分析法得到Cascode器件的结电容网络。通过建立电容网络的参数方程，求解参数方程获得器件内部结电容的参数。最终获得CGD_GaN,CGS_GaN,和CGS_GaN在不同电压下容值非线性变化的数学模型，为基于Cascode型GaN器件的桥式变换器的高频等效电路一体化模型提供基本参数，利用该等效模型可以实现定量地分析Cascode型GaN器件的开关振荡及其振荡抑制电路的设计。
以上实施例只是用于帮助理解本发明的方法及核心思想，对本技术领域的普通技术人员而言，在不脱离本发明原理的前提下，通过以上描述与举例能自然联想到的其它等同应用方案，以及对本发明进行的若干改进和修饰,均落入本发明的权利要求书的保护范围。

Claims (4)

1.一种Cascode型器件内部寄生电容参数提取的方法，其特征在于步骤如下：
步骤1：测量Cascode器件外部的结电容参数；
步骤2：建立Cascode器件内部的小信号等效电路模型，为两个三角形模块串联构成；其一：器件内部GaN器件三角形连接的栅漏极电容CGD_GaN、栅源极电容CGS_GaN,和漏源极电容CDS_GaN；其二：器件内部低压硅MOSFET器件三角形连接的栅漏极电容CGD_Si、栅源极电容CGS_Si和漏源极电容CDS_Si；
两个三角形的连接点为栅漏极电容CGD_GaN、栅源极电容CGS_GaN的并联点G和栅漏极电容CGD_Si、漏源极电容CDS_Si并联点D；
步骤3、二端口网络分析法得到Cascode器件的结电容网络：
以结电容CGD_Si和结电容CDS_GaN串联组成传输电容网络；
以结电容CDS-Si、CDS_GaN和CGS_GaN组成的并联电路电路与结电容CGD_Si串联，然后该串联电路再与结电容CGS_Si并联组成输入电容网络；
以结电容CGS-GaN、CGD_Si和CDS_Si组成的并联电路与结电容CDS_GaN串联，然后该串联电路再与结电容CGD_GaN并联组成输出电容网络；
步骤4：建立电容网络的参数方程，求解参数方程获得器件内部结电容的参数：
步骤4-1：通过Cascode器件外部的传输电容Crss来求解内部结电容CDS_GaN：
已知Crss和CGD_Si的值，求解得CDS_GaN的容值；
步骤4-2：通过Cascode器件外部的输入电容Ciss来求解内部结电容CGS_GaN：
已知输入电容Ciss和内部结电容CGD_Si、CDS_Si、CGS_Si、CDS_GaN的值，可求解得到CGS_GaN的容值；
步骤4-3：通过Cascode器件外部的输出电容Coss来求解内部结电容CGD_GaN：
已知，输出电容Coss和内部结电容CGD_Si、CDS-Si、CDS_GaN、CGS_GaN的值，可求解得到CGD_GaN的容值。
2.根据权利要求1所述Cascode型器件内部寄生电容参数提取的方法，其特征在于：所述步骤4-1中，通过对不同电压等级下CDS_GaN的电容值进行非线性拟合，获得电容CDS_GaN的非线性压变特性曲线。
3.根据权利要求1所述Cascode型器件内部寄生电容参数提取的方法，其特征在于：所述步骤4-2中，通过对不同电压等级下CGS_GaN的电容值进行非线性拟合，即获得结电容CGS_GaN的非线性压变特性曲线。
4.根据权利要求1所述Cascode型器件内部寄生电容参数提取的方法，其特征在于：所述步骤4-3中，通过对不同电压等级下CGD_GaN的电容值进行非线性拟合，即获得电容CGD_GaN的非线性压变特性曲线。
CN202210598903.9A 2022-05-30 2022-05-30 一种Cascode型器件内部寄生电容参数提取的方法 Active CN115130414B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210598903.9A CN115130414B (zh) 2022-05-30 2022-05-30 一种Cascode型器件内部寄生电容参数提取的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210598903.9A CN115130414B (zh) 2022-05-30 2022-05-30 一种Cascode型器件内部寄生电容参数提取的方法

Publications (2)

Publication Number Publication Date
CN115130414A CN115130414A (zh) 2022-09-30
CN115130414B true CN115130414B (zh) 2024-03-22

Family

ID=83378219

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210598903.9A Active CN115130414B (zh) 2022-05-30 2022-05-30 一种Cascode型器件内部寄生电容参数提取的方法

Country Status (1)

Country Link
CN (1) CN115130414B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007325464A (ja) * 2006-06-05 2007-12-13 National Institute Of Advanced Industrial & Technology 電力変換装置の設計方法及びシステム、並びに設計プログラム
CN111310395A (zh) * 2020-01-22 2020-06-19 同济大学 SiC MOSFET非线性器件的等效电路模型及方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007325464A (ja) * 2006-06-05 2007-12-13 National Institute Of Advanced Industrial & Technology 電力変換装置の設計方法及びシステム、並びに設計プログラム
CN111310395A (zh) * 2020-01-22 2020-06-19 同济大学 SiC MOSFET非线性器件的等效电路模型及方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
用于精确预测SiC MOSFET开关特性的分析模型;梁美;郑琼林;李艳;巴腾飞;;电工技术学报;20170110(第01期);全文 *
考虑寄生参数的高压GaN高电子迁移率晶体管的逆变器动态过程分析;张雅静;郑琼林;李艳;;电工技术学报;20160625(第12期);全文 *

Also Published As

Publication number Publication date
CN115130414A (zh) 2022-09-30

Similar Documents

Publication Publication Date Title
Duan et al. Improved SiC power MOSFET model considering nonlinear junction capacitances
Kovacevic-Badstuebner et al. Parasitic extraction procedures for SiC power modules
Dong et al. Accurate analytical switching-on loss model of SiC MOSFET considering dynamic transfer characteristic and Q gd
Fu et al. Parasitic modeling for accurate inductive switching simulation of converters using SiC devices
Zhang et al. An overview of wide bandgap power semiconductor device packaging techniques for EMI reduction
CN114818572A (zh) 高频等效电路、高频等效电路的建模方法及建模装置
Moench et al. Effect of substrate termination on switching loss and switching time using 600 V GaN-on-Si HEMTs with integrated gate driver in half-bridges
Sun et al. Research of low inductance loop design in GaN HEMT application
Liu et al. A new characterization technique for extracting parasitic inductances of fast switching power MOSFETs using two-port vector network analyzer
Xu et al. Cascode GaN/SiC power device for MHz switching
Kotecha et al. A physics-based compact device model for GaN HEMT power devices
CN111353410A (zh) 电磁干扰分析方法、装置、设备和存储介质
CN115130414B (zh) 一种Cascode型器件内部寄生电容参数提取的方法
Li et al. Simplified analytical model for estimation of switching loss of cascode GaN HEMTs in totem-pole PFC converters
Sellers et al. Effects of parasitic inductance on performance of 600-V GaN devices
Cheng et al. More accurate miller capacitor modeling for SiC switching characteristic prediction in high frequency applications
Kovacevic-Badstuebner et al. Tools for broadband electromagnetic modeling of power semiconductor packages and external circuit layouts
Nikoo et al. Output Capacitance losses in wide-band-gap transistors: A small-signal modeling approach
McShane et al. RF de-embedding technique for extracting power MOSFET package parasitics
CN114519275B (zh) AlGaN/GaN HEMT器件小信号模型提取方法
CN116306438A (zh) 基于碳化硅功率变换器系统cm-emi建模方法及其系统、设备
Sugihara et al. Parasitic inductance design considerations to suppress gate voltage oscillation of fast switching power semiconductor devices
Kashyap et al. Optimizing PWM control for efficiency and reduction of false turn-on events in synchronous buck GaN converters
Ebli et al. A novel gate driver approach using inductive feedback to increase the switching speed of power semiconductor devices
Huang et al. Impact of non-ideal waveforms on GaN power FET in magnetic resonant wireless power transfer system

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant