CN115114678A - 硬件存储唯一密钥 - Google Patents

Abstract

本公开的实施例涉及硬件存储唯一密钥。本公开涉及一种方法，其中由随机数生成器生成的随机值由通过第一专用总线耦合到该生成器的有限状态机存储在集成电路的非易失性熔丝型存储器的存储器区域中，该存储器区域仅可由有限状态机访问。

Description

硬件存储唯一密钥

相关申请的交叉引用

本申请要求于2021年3月18日提交的法国专利申请No.FR2102718的优先权，该申请的全部内容在此通过引用并入本文。

技术领域

本公开大体上涉及电子电路，并且在特定实施例中，涉及保护存储在非易失性熔丝型存储器中的数据。

背景技术

通常，具有集成电路的电子装置的操作需要执行在电路寿命期间使用的软件代码或专有协议。表示软件代码和专有协议的数据被链接到电路的某些实例，但是通常需要被存储在外部可访问的非易失性类型的存储器中。这样的数据在保密性方面通常被认为是关键的，并且需要被加密以在对电路的攻击的情况下不能使用。

数据的加密和解密通常由密码处理器执行，密码处理器需要存储在设备的非易失性存储器中的一个或多个密码密钥。通常，这些密码密钥的生成及其在非易失性存储器中的存储的控制由非安全处理器执行。

然而，这些密码密钥不应对电路的任何潜在攻击者访问。攻击者可以利用在包含密码密钥的非安全处理器与密码密钥非易失性存储器之间的任何物理连接都可能由攻击者利用。

发明内容

需要改善存储在集成电路装置的不可逆可编程非易失性存储器中的数据的安全性。

实施例克服了具有集成电路的已知器件的全部或部分缺点。

一个实施例提供了一种方法，其中由随机数生成器生成的随机值由有限状态机存储在集成电路的非易失性熔丝型存储器的存储器区域中，该有限状态机通过第一专用总线耦合到该生成器，该存储器区域仅可由有限状态机访问。

一个实施例提供一种集成电路，其包括随机数生成器生成器，通过第一专用总线耦合到所述生成器生成器的有限状态机，以及非易失性存储器，其中由所述生成器生成器生成的随机值由所述状态机存储在所述非易失性存储器的存储器区域中，所述存储器区域仅可由所述有限状态机访问。

根据一个实施例，存储器区域只能由有限状态机编程。

根据一个实施例，第一专用总线独占地将有限状态机耦合到随机数生成器生成器。

根据实施例，在电路的每个复位阶段，存储器区域的内容由有限状态机加载到易失性存储器元件中。

根据实施例，第二专用总线将易失性存储器元件独占地耦合到第一处理器。

根据一个实施例，第一处理器是密码引擎。

根据一个实施例，有限状态机和易失性存储器元件被包含在包装器中。

根据实施例，电路进入和退出允许执行扫描测试的状态的转变生成对存储在易失性存储器元件中的内容的删除。

根据实施例，当电路处于允许扫描测试执行的状态时，非易失性存储器与电路断开连接。

根据一个实施例，如果存储的随机值对应于由生成器生成的随机值，则有限状态机在存储随机值之后锁定存储器区域。

附图说明

本公开的其他优点和特征将在审阅绝不是限制性的实现方式和实施例的详细描述以及附图时变得明显，其中：

图1是集成电路实施例的示意图；

图2是集成电路实施例的示意图；

图3是用于创建和存储密码密钥的实施例方法的流程图；以及

图4是用于引导或复位的实施例方法的流程图。

具体实施方式

本公开提供了许多可应用的发明概念，这些概念可以在各种各样的特定上下文中实现。具体实施例仅是对特定配置的说明，并不限制所要求保护的实施例的范围。除非另有说明，否则来自不同实施例的特征可以组合以形成额外的实施例。

对其中一个实施例所描述的变化或修改也可以应用于其它实施例。此外，应当理解，在不脱离由所附权利要求限定的本公开的精神和范围的情况下，可以进行各种改变、替换和变更。

在各个附图中，相同的特征由相同的附图标记表示。特别地，在各个实施例中共同的结构或功能特征可以具有相同的附图标记并且可以设置相同的结构，尺寸和材料特性。

为了清楚起见，仅示出和详细描述了对理解本文所述的实施例有用的步骤和元件。具体地，集成电路的设计是本领域技术人员公知的，并且下文中没有描述某些组件。

除非另有说明，否则当提及连接在一起的两个元件时，这表示除了导体之外没有任何中间元件的直接连接，并且当提及耦合在一起的两个元件时，这表示这两个元件可以被连接或者它们可以经由一个或多个其它元件被耦合。

在以下公开中，除非另有说明，否则当提及绝对位置限定词时，例如术语“前”，“后”，“顶”，“底”，“左”，“右”等，或提及相对位置限定词时，例如术语“上方”，“下方”，“上部”，“下部”等，或提及取向限定词时，例如“水平”，“竖直”等，是指图中所示的取向。

除非另有说明，表述“约”，“大约”，“基本上”和“以…量级”表示在10％以内，优选在5％以内。

图1以方框的形式非常示意性地示出了包括集成电路102的电子设备100的实施例，所述实施例应用于该类型的集成电路102以作为示例。

电子设备100例如是诸如微电路卡、计算机装备、微处理器电路的电子板。在由本公开所针对的应用中，集成电路102包括不可重写非易失性熔丝存储器(FUSE NV MEM)104。默认地，即，在存储器104的制造结束时，存储器104的所有熔丝型位处于相同的状态104，任意为0。根据熔丝位的固有状态，此状态例如对应于定义位的存储器元件的非导通或“关断”状态。通过将(存储器字的)存储器的某些位的状态切换到相反状态1(例如，对应于对应存储器元件的导通或“接通”状态)来将数据存储在非易失性存储器104中。

存储器位的相应非导通和导通状态的“0”或“1”指定是任意的，并且根据应用可以采用另外种惯例，例如，相反：0用于导通，并且1用于非导通。

由于熔丝存储器104的存储容量有限，其它数据存储在外部非易失性存储器120(NV MEM)中，例如闪存。这些数据例如对应于确保电子设备功能的软件代码或专有协议。这些数据在整个电子设备的寿命中使用，并且在保密性方面被认为是关键的。

关键数据由电路102的密码处理器(密码引擎)112(CRYPTO)加密，以保护外部非易失性存储器120的内容，并且在电路被黑客攻击时确保其保密性。

在一个实施例中，用于该目的的密码密钥被存储在电路102的非易失性存储器104中，其对应于安全或保密的环境。密码密钥应当在电路外部变得可访问。

为此目的并且根据所描述的实施例，集成电路102包括有限状态机106(FSM)，其通过总线118耦合到随机数生成器生成器110(RNG)。

随机数生成器110可以是伪随机数生成器，例如线性同余生成器，其使用具有噪声行为和足够长的周期以看起来是随机的递归算术序列。这种生成器生成器的质量完全取决于所使用的算术参数。生成器生成器110也可以是使用随机物理源的真随机数生成器生成器，该随机物理源例如基于其上植入该生成器随机物理源的材料的固有性质。

根据所述实施例，总线118独占地将有限状态机106耦合到随机数生成器生成器110。

有限状态机106通常通过数据总线进一步耦合到非易失性存储器104。为了确保在能够由随机数生成器生成器110提供的数据与存储在不可重写非易失性存储器104中的数据之间的记帐，电路102包含包装器108(WRAPPER)。在实施例中，包装器108本身包含有限状态机106。

密码处理器112被配置为通过使用包含在非易失性存储器104中的密码密钥来解密关键数据，使得它们可以用于电子设备的操作。密码处理器112通过数据总线116耦合到包装器108的一部分(图1中未详细描述)。数据总线116独占地将密码处理器112耦合到包装器106。

该电路还包含通常通过数据总线耦合到包装器108的一部分(未示出)的非安全多用途处理器114(CPU)。

外部非易失性存储器120被接线到非安全多用途处理器114和包装器108的部分。

例如，存储器120通过外部总线耦合到将非安全多用途处理器114耦合到包装器108的部分的数据总线。

图2以比图1更详细的方框形式示意性地示出了所述实施例应用于其上的集成电路类型的实施例作为示例。

在制造结束时，有限状态机106经由总线118向随机数生成器生成器110发送请求。然后，生成器生成器110生成随机值，该随机值仍然经由总线118传输到有限状态机106。总线118独占地将有限状态机106耦合到生成器生成器110，多用途处理器114不能访问在该操作中生成的随机值。

根据所描述的实施例，非易失性熔丝存储器104包括多个不同的存储区。

第一区域202由仅可以通过有限状态机106编程的多个位(例如，16或32位)的字形成。一旦生成了随机值并且将其传输到有限状态机106，有限状态机106通过对形成该值的位进行编程来将该值存储在区域202的一部分中。

非易失性存储器104的第二区域204被保留用于关键信息的存储。非易失性存储器中的存储例如由非安全多用途处理器114执行。

在实施例中，操作由电路的最终用户或由在制造商与该用户之间的中间实体执行。

存储在存储器区域202中的随机值被用作密码密钥。它将由密码处理器112用于对外部非易失性存储器120的区域210中存储的数据进行加密或解密。该值必须保持对除了密码处理器112之外的任何处理单元不可访问。

为此，在实施例中，额外于有限状态机106，包装器108还包含两个不同的易失性存储器元件206和208。在实施例中，元件206和208是寄存器。

在电路的每次复位或引导时，在非安全多用途处理器114的复位结束之前，将区域202的内容加载到易失性存储器元件206中，并且将区域204中的其它熔丝值加载到寄存器208中。

存储器元件206通过专用数据总线116耦合到密码处理器112。数据总线216独占地将元件206耦合到处理器112，由此存储在存储器元件206中的数据对除了密码处理器112之外的电路组件不可访问访问。

例如，在电子设备100发生故障的情况下，可以在电路寿命期间执行扫描测试。然而，字202和易失性存储器206的内容应当在电路外部保持不可访问。为了执行扫描测试，电路102必须进入扫描模式。

在实施例中，扫描测试只可以在扫描模式下被执行。在扫描模式中，非易失性存储器104与电路的其余部分断开连接，以隔离区域202和204的内容。在实施例中，进入或离开扫描模式的任何转变都会引起芯片复位。因此，当切换进或切换出扫描模式时，易失性存储器元件206和208的内容被删除。

图3是示出密码密钥的创建和存储的实现模式的步骤的流程图。当刚刚制造电路102时，可以调用有限状态机106来向随机数生成器110发送请求。随机数生成器110然后生成随机值(框301RN生成)。所生成的值经由专用数据总线118被发送到有限状态机106。数据总线118独占地将随机数生成器生成器110耦合到有限状态机106。因此，在该操作中，非安全多用途处理器不可访问随机值。

有限状态机然后验证随机值是否是可接受的(例如，在二进制写入中它不是仅由0构成的值或是仅由1构成的值)。如果由有限状态机认为质量不可接受，则该方法重新生成新的随机值。在随机值的质量被认为是可接受的情况下，有限状态机106通过对字202的位的一部分进行编程来将其存储在非易失性存储器104中(框303，存储在FUSE NV MEM中)。

步骤303之后紧接着是读取存储值的步骤304(读回)和验证305(验证？)对照所产生的值来确保已正确地执行熔丝位的编程。这些步骤由有限状态机106执行。如果这两个值不同(框305的输出N)，则在由有限状态机对字202的位进行编程期间存在错误，并且该方法结束(框309结束)。如果两个值匹配(框305的输出Y)，则有限状态机106对字202的附加位进行编程(框307，“熔丝字锁定”)。例如，如果字202包括32位，并且如果随机值的存储占用字202的24个最低有效位，则有限状态机将例如通过将剩余的8个最高有效位切换到状态1来对它们进行编程。该动作锁定字202并且验证如此存储的密码密钥，并且该方法结束(框309结束)。

字202的长度可以根据实施例而变化，正如所生成的密码密钥的长度一样。在电路的使用期间，仅读取和使用对应于密码密钥(对应于随机值)的字202的部分。

图4是示出电路在引导或复位操作中所遵循的步骤的流程图。

在已将密码密钥正确地存储(例如，根据图3中所示的步骤)在非易失性存储器104中之后，电路102被复位(框401复位)。

在实施例中，一旦包装器108从复位中出现，则将对应于在步骤301处生成的随机值的字202或部分202加载(框403，将密钥加载到V MEM中)到易失性存储器元件206中。应注意的是易失性存储器元件206不可由多用途处理器114访问并且仅由密码处理器112可访问。当多用途处理器114已经结束其复位时，该方法在步骤405结束(CPU复位结束)。

通过专用数据总线116执行由密码处理器112对易失性存储器元件206的内容的加载。因此，多用途处理器114、并且更一般来说，电路102的除了密码处理器112以外的任何组件从不具有对存储在易失性存储器元件206中的密码密钥的访问权。

所描述的实施例的优点在于除了密码处理器之外没有处理单元可以访问包含密码密钥的存储器。这种访问限制相当大地限制了从电路外部读取关键数据的可能性。

所描述的实施例的另外个优点是它们不需要附加的组件来生成密码密钥。实际上，为了其它安全目的，在这种电路中通常存在随机数生成器生成器。

随机数从不可见的事实允许仅使用一个随机数(一个字)。因此，它具有的优点(与必须使用和存储多个随机数的解决方案相比)是，随机数可以具有更大的尺寸，因此更安全。

所述实施例的另外个优点是有限状态机的实现需要能够以健壮方式实现的简单组合逻辑。

已经描述了各种实施例和变型。本领域技术人员将理解，这些各种实施例和变型的某些特征可以组合，并且本领域技术人员将想到其它变型。

最后，基于以上给出的功能指示，所描述的实施例和变体的实际实现在本领域技术人员的能力范围内。特别地，密码密钥或字202的大小可以改变。

尽管已经详细描述了本说明书，但是应当理解，在不脱离由所附权利要求限定的本公开的精神和范围的情况下，可以进行各种改变，替换和变更。在各个附图中，相同的元件用相同的附图标记表示。此外，本公开的范围不旨在限于本文描述的特定实施例，因为本领域的普通技术人员从本公开将容易理解，当前存在的或以后将开发的过程、机器、制造、物质组成、手段、方法或步骤可执行与本文描述的相应实施例基本相同的功能或实现与本文描述的相应实施例基本相同的结果。因此，所附权利要求书旨在将此类过程，机器，制造，物质组成，手段，方法或步骤包括在其范围内。

因此，说明书和附图仅被认为是由所附权利要求限定的本公开的说明，并且被认为覆盖了落入本公开的范围内的任何和所有修改，变化，组合或等同物。

Claims (20)

1.一种用于操作集成电路的方法，所述方法包括：

通过随机数生成器电路生成随机值；以及

通过有限状态机将所述随机值存储在非易失性熔丝型存储器的存储器区域中，所述有限状态机经由第一专用总线耦合到所述随机数生成器电路，所述存储器区域仅能够由所述有限状态机访问。

2.根据权利要求1所述的方法，其中所述存储器区域仅能够由所述有限状态机编程，并且其中所述第一专用总线独占地将所述有限状态机耦合到所述随机数生成器电路。

3.根据权利要求1所述的方法，其中在所述集成电路的每个复位阶段，所述存储器区域的内容由所述有限状态机加载到易失性存储器，并且其中第二专用总线独占地将所述易失性存储器耦合到第一处理器，以及其中所述第一处理器是密码引擎。

4.根据权利要求3所述的方法，其中在所述集成电路的第二处理器的复位完成之前，将所述存储区域的内容加载到所述易失性存储器中，所述第二处理器是非安全多用途处理器。

5.根据权利要求4所述的方法，其中所述方法还包括由所述有限状态机将在所述集成电路的每个复位阶段处存储在所述非易失性熔丝型存储器的另外区域中的另外的值加载到另外易失性存储器中，所述另外易失性存储器能够由所述第二处理器访问。

6.根据权利要求3所述的方法，其中所述有限状态机和所述易失性存储器被包含在包装器中。

7.根据权利要求3所述的方法，其中所述集成电路进入和退出允许执行扫描测试的状态的转变生成对存储在所述易失性存储器中的内容的删除。

8.根据权利要求7所述的方法，其中响应于所述集成电路处于允许执行扫描测试的状态，将所述非易失性熔丝型存储器从所述集成电路断开连接。

9.根据权利要求1所述的方法，其中响应于所存储的随机值对应于由所述随机数生成器电路生成的随机值，所述有限状态机在存储随机值之后锁定所述存储器区域。

10.一种集成电路，包括：

非易失性熔丝型存储器；

随机数生成器电路，被配置为生成随机值；以及

有限状态机，其通过第一专用总线耦合到所述随机数生成器电路，所述有限状态机被配置为将所述随机值存储在所述非易失性熔丝型存储器的存储器区域中，所述存储器区域仅能够由所述有限状态机访问。

11.根据权利要求10所述的集成电路，其中所述存储器区域仅能够由所述有限状态机编程。

12.根据权利要求10所述的集成电路，其中所述第一专用总线独占地将所述有限状态机耦合到所述随机数生成器电路。

13.根据权利要求10所述的集成电路，其中在所述集成电路的每个复位阶段，所述存储器区域的内容由所述有限状态机加载到易失性存储器中。

14.根据权利要求13所述的集成电路，其中第二专用总线独占地将所述易失性存储器耦合到第一处理器，并且其中所述第一处理器是密码引擎。

15.根据权利要求13所述的集成电路，其中所述有限状态机和所述易失性存储器被包含在包装器中。

16.根据权利要求13所述的集成电路，其中所述集成电路进入和退出允许执行扫描测试的状态的转变生成对存储在所述易失性存储器中的内容的删除。

17.根据权利要求16所述的集成电路，其中响应于所述集成电路处于允许执行扫描测试的状态，将所述非易失性熔丝型存储器从所述集成电路断开连接。

18.根据权利要求10所述的集成电路，其中响应于所存储的随机值对应于由所述随机数生成器电路生成的随机值，所述有限状态机在存储随机值之后锁定所述存储器区域。

19.一种包括集成电路的器件，所述集成电路包括：

非易失性熔丝型存储器；

随机数生成器电路，被配置为生成随机值；以及

有限状态机，其通过第一专用总线耦合到所述随机数生成器电路，所述有限状态机被配置为将所述随机值存储在所述非易失性熔丝型存储器的存储器区域中，所述存储器区域仅能够由所述有限状态机访问。

20.根据权利要求19所述的器件，其中所述存储器区域仅能够由所述有限状态机编程，其中所述第一专用总线独占地将所述有限状态机耦合到所述随机数生成器电路，其中在所述集成电路的每个复位阶段，所述存储器区域的内容由所述有限状态机加载到易失性存储器中，并且其中第二专用总线独占地将所述易失性存储器耦合到第一处理器，并且其中所述第一处理器是密码引擎。

Images