CN115113681A - 负载调整率补偿电路、稳压电路、装置及芯片 - Google Patents
负载调整率补偿电路、稳压电路、装置及芯片 Download PDFInfo
- Publication number
- CN115113681A CN115113681A CN202210870348.0A CN202210870348A CN115113681A CN 115113681 A CN115113681 A CN 115113681A CN 202210870348 A CN202210870348 A CN 202210870348A CN 115113681 A CN115113681 A CN 115113681A
- Authority
- CN
- China
- Prior art keywords
- transistor
- pole
- circuit
- current mirror
- voltage stabilizing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
Abstract
本公开涉及集成电路技术领域，具体涉及一种负载调整率补偿电路、稳压电路、装置及芯片，所述负载调整率补偿电路包括：第一电流镜、第二电流镜以及第三电流镜，所述第二电流镜的第一输入端连接于所述第一电流镜的第二输出端，所述第二电流镜的第二输入端连接于所述第一电流镜的第三输出端，所述第三电流镜的第一输入端连接于所述第一电流镜的第三输出端，所述第三电流镜的第二输入端连接于所述第一电流镜的第四输出端。通过调整所述第一电流镜和第二电流镜的输出电流比值，以使具有所述负载调整率补偿电路的稳压电路在所述负载处的输出电压，由所述稳压电路的负载电流变化导致的变化值能够被至少部分抵消，从而改善负载调整率。
Description
技术领域
本公开涉及集成电路技术领域，具体涉及一种负载调整率补偿电路、稳压电路、装置及芯片。
背景技术
负载调整率(Load Regulation)是低压差线性稳压电路(Low DropoutRegulator，LDO)的一个非常重要的直流参数。在特定的输入电压条件下，当负载电流发生变化时，输出电压也会随之发生改变。该值反映了LDO对于负载发生阶跃变化而导致输出电压变化的响应能力，输出电压变化的值越小越好，变化恢复到稳定值所需要的时间越短越好。
目前，提高负载调整能力的方法主要有两种：一是增大LDO误差放大器的开环增益AV0，二是提高LDO中功率管的跨导gm。通过增大误差放大器开环增益改善负载调整率的方法可以有效改善负载调整率，但过大的开环增益会导致在增益带宽积(Gain BandWidth，GBW)内出现多个极点，使相位裕度降低，降低LDO的稳定性。通过增大功率管的跨导gm改善负载调整率的方法也可以有效改善负载调整率，但增大跨导gm会导致功率管面积变大，进而影响电路的集成度。
发明内容
为了解决相关技术中的问题，本公开实施例提供一种负载调整率补偿电路、稳压电路、装置及芯片。
第一方面，本公开实施例中提供了一种负载调整率补偿电路，应用于稳压电路，所述稳压电路的第一输入端用于输入参考信号，其特征在于，包括：
第一电流镜，所述第一电流镜的输入端连接于所述稳压电路的第一输出端，所述第一电流镜的第一输出端连接于负载；
第二电流镜，所述第二电流镜的第一输入端连接于所述第一电流镜的第二输出端，所述第二电流镜的第二输入端连接于所述第一电流镜的第三输出端，并连接于所述稳压电路的第二输入端，所述第二电流镜的第一和第二输出端均连接于电源地；以及
第三电流镜，所述第三电流镜的第一输入端连接于所述第一电流镜的第三输出端，所述第三电流镜的第二输入端连接于所述第一电流镜的第四输出端，所述第三电流镜的第一和第二输出端均连接于电源地；
其中，所述第一电流镜和第二电流镜中器件的特征尺寸比值满足：
所述稳压电路在所述负载处的输出电压，由所述稳压电路的负载电流变化导致的变化值能够被至少部分抵消。
根据本公开的实施例，所述第一电流镜包括：
第一晶体管Q1A，所述第一晶体管Q1A的第一极和第二极短接，并连接于所述稳压电路的第一输出端，第三极连接于电源地；
第二晶体管Q1B，所述第二晶体管Q1B的第一极为所述第一电流镜的第一输出端，第二极连接于所述第一晶体管Q1A的第二极，第三极连接于电源地；
第三晶体管Q1C，所述第三晶体管Q1C的第一极为所述第一电流镜的第二输出端，第二极连接于所述第一晶体管Q1A的第二极，第三极连接于电源地；
第四晶体管Q1D，所述第四晶体管Q1D的第一极为所述第一电流镜的第三输出端，第二极连接于所述第一晶体管Q1A的第二极，第三极连接于电源地；
第五晶体管Q1E，所述第五晶体管Q1E的第一极为所述第一电流镜的第四输出端，第二极连接于所述第一晶体管Q1A的第二极，第三极连接于电源地。
根据本公开的实施例，所述第二晶体管Q1B、第三晶体管Q1C、第四晶体管Q1D和第五晶体管Q1E的特征尺寸比为a:b:c:c，其中，a、b和c均为正数。
根据本公开的实施例，所述第二电流镜包括：
第六晶体管Q2A，所述第六晶体管Q2A的第一极与第二极短接，第三极连接于电源地；
第七晶体管Q2B，所述第七晶体管Q2B的，第二极连接于所述第六晶体管Q2A的第一极，第三极连接于电源地；
第八晶体管Q2C，所述第八晶体管Q2C的第一极连接于所述第六晶体管Q2A的第一极，第三极连接于所述第一电流镜的第二输出端；
第九晶体管Q2D，所述第九晶体管Q2D的第一极和第二极短接，并连接于所述第七晶体管Q2B的第一极和所述第八晶体管Q2C的第二极，第三极连接于所述第一电流镜的第三输出端。
根据本公开的实施例，还包括：
所述第六晶体管Q2A和第七晶体管Q2B的特征尺寸比为d:e，所述第八晶体管Q2C和第九晶体管Q2D的特征尺寸比为d:e，其中，d和e均为正数。
根据本公开的实施例，所述稳压电路还包括：
反馈电阻Rx，所述反馈电阻Rx连接在所述稳压电路的输出端和所述稳压电路的第二输入端之间，其中，所述稳压电路的输出端连接于所述第一电流镜的第一输出端。
根据本公开的实施例，所述稳压电路在所述负载处的输出电压，包括：
由所述第一电流镜和第二电流镜中器件的特征尺寸比值、所述反馈电阻Rx的阻值以及所述第一电流镜的第一输出电流I1确定的电压。
根据本公开的实施例，所述第一电流镜和第二电流镜中器件的特征尺寸比值满足，所述稳压电路在所述负载处的输出电压，由所述稳压电路的负载电流变化导致的变化值能够被至少部分抵消，包括：
由比值bd/ae确定的电压值(bd/ae)RxI1，能够抵消由所述稳压电路的负载电流变化导致的所述稳压电路输出电压的变化值，其中，I1为所述第一电流镜的第一输出电流，所述稳压电路输出电压为所述稳压电路的输出端处的电压。
根据本公开的实施例，所述稳压电路输出电压的变化值由所述稳压电路与负载之间的电缆电阻产生；以及
所述稳压电路包括第一放大电路，所述稳压电路输出电压的变化值由所述第一放大电路产生。
根据本公开的实施例，所述第一放大电路和第二放大电路均为差分稳压电路。
根据本公开的实施例，所述第三电流镜包括：
第十晶体管Q3A和第十一晶体管Q3B，所述第十晶体管Q3A的第一极连接于所述第一电流镜的第三输出端，所述第十晶体管Q3A的第二极连接于所述第十一晶体管Q3B的第二极，所述第十一晶体管Q3B的第一极和第二极短接，所述第十晶体管Q3A和第十一晶体管Q3B的第三极均连接于电源地。
根据本公开的实施例，所述第三电流镜还包括：
第十二晶体管Q3C和第十三晶体管Q3D，所述第十二晶体管Q3C与所述第十晶体管Q3A串联连接，所述第十三晶体管Q3D与所述第十一晶体管Q3B串联连接；
所述第十二晶体管Q3C的第一极连接于所述第一电流镜的第三输出端，所述第十二晶体管Q3C的第三极连接于所述第十晶体管Q3A的第一极，所述第十二晶体管Q3C的第二极连接于所述第十三晶体管Q3D的第二极，所述第十三晶体管Q3D的第一极连接于所述第一电流镜的第四输出端，并连接于所述第十一晶体管Q3B的第二极，所述第十三晶体管Q3D的第三极连接于所述第十一晶体管Q3B的第一极。
根据本公开的实施例，所述稳压电路还包括跨导放大电路，所述跨导放大电路与所述第一放大电路串联连接，将所述第一放大电路的输出电压信号转换为电流信号，以为所述第一电流镜提供输入信号。
根据本公开的实施例，所述跨导放大电路包括第十四晶体管Q4，所述第十四晶体管Q4的第一极连接于所述第一电流镜的输入端，第二极连接于所述第一放大电路的输出端，第三极接电源地。
根据本公开的实施例，还包括：
第二放大电路，所述第二放大电路的第一输入端连接于所述稳压电路的第二输入端，所述第二放大电路的第二输入端和输出端均连接于所述第一电流镜的第三输出端，以形成跟随器结构。
根据本公开的实施例，所述负载包括：
并联连接的负载电阻Rout和负载电容Cout，所述负载电阻Rout和负载电容Cout的第一端均连接于所述第一电流镜的第一输出端，所述负载电阻Rout和负载电容Cout的第二端均接电源地。
根据本公开的实施例，所述第一放大电路和第二放大电路均为差分稳压电路。
根据本公开的实施例，所述晶体管为场效应晶体管，其第一极为漏极，第二极为栅极，第三极为源极。
根据本公开的实施例，所述第一晶体管Q1A、第二晶体管Q1B、第三晶体管Q1C、第四晶体管Q1D、第五晶体管Q1E、第八晶体管Q2C和第九晶体管Q2D为P型场效应晶体管，所述第六晶体管Q2A、第七晶体管Q2B、第十晶体管Q3A、第十一晶体管Q3B、第十二晶体管Q3C、第十三晶体管Q3D和第十四晶体管Q4为N型场效应晶体管。
根据本公开的实施例，所述稳压电路为低压差线性稳压电路。
第二方面，本公开实施例中提供了一种稳压电路，所述稳压电路包括如第一方面中任一实施例所述的负载调整率补偿电路。
第三方面，本公开实施例中提供了一种电子装置，所述电子装置包括如第一方面中任一实施例所述的变换电路。
第四方面，本公开实施例中提供了一种芯片，所述芯片包括如第一方面中任一实施例所述的变换电路。
根据本公开实施例提供的技术方案，提供了一种负载调整率补偿电路，应用于稳压电路，所述稳压电路的第一输入端用于输入参考信号，其特征在于，包括：第一电流镜，所述第一电流镜的输入端连接于所述稳压电路的第一输出端，所述第一电流镜的第一输出端连接于负载；第二电流镜，所述第二电流镜的第一输入端连接于所述第一电流镜的第二输出端，所述第二电流镜的第二输入端连接于所述第一电流镜的第三输出端，并连接于所述稳压电路的第二输入端，所述第二电流镜的第一和第二输出端均连接于电源地；以及第三电流镜，所述第三电流镜的第一输入端连接于所述第一电流镜的第三输出端，所述第三电流镜的第二输入端连接于所述第一电流镜的第四输出端，所述第三电流镜的第一和第二输出端均连接于电源地。本公开的技术方案，通过多个具有特定特征尺寸比例的电流镜将稳压电路的功率管的输出电流镜像出一个较小的电流，并将其馈入反馈电阻，以将输出电压平移一个刚好能够抵消输入电流稳态变化影响的电压，从而在不改变稳压电路中放大器的开环增益和功率管跨导的条件下，仅通过内部电流反馈实现负载调整率的改善，这种负载调整率实现方法不会造成稳压电路稳定性的降低，且不会影响稳压电路的集成度。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
结合附图，通过以下非限制性实施方式的详细描述，本公开的其它特征、目的和优点将变得更加明显。在附图中。
图1示出根据本公开实施例的负载调整率补偿电路的原理图。
图2示出根据本公开实施例的负载调整率补偿电路的晶体管级电路图。
图3示出具有本公开实施例的具有负载调整率补偿电路的稳压电路的原理图。
图4A和图4B示出具有本公开实施例的负载调整率补偿电路的稳压电路的仿真图形。
图5示出本公开的实施例的电子装置的结构框图。
具体实施方式
下文中，将参考附图详细描述本公开的示例性实施例，以使本领域技术人员可容易地实现它们。此外，为了清楚起见，在附图中省略了与描述示例性实施例无关的部分。
在本公开中，应理解，诸如“包括”或“具有”等的术语旨在指示本说明书中所公开的特征、数字、步骤、行为、部件、部分或其组合的存在，并且不欲排除一个或多个其他特征、数字、步骤、行为、部件、部分或其组合存在或被添加的可能性。
另外还需要说明的是，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本公开。
在本公开中，如涉及对用户信息或用户数据的获取操作或向他人展示用户信息或用户数据的操作，则所述操作均为经用户授权、确认，或由用户主动选择的操作。
上文提及，目前，提高负载调整能力的方法主要有两种：一是增大LDO误差放大器的开环增益AV0，二是提高LDO中功率管的跨导gm。通过增大误差放大器开环增益改善负载调整率的方法可以有效改善负载调整率，但过大的开环增益会导致在增益带宽积(GainBandWidth，GBW)内出现多个极点，使相位裕度降低，降低LDO的稳定性。通过增大功率管的跨导gm改善负载调整率的方法也可以有效改善负载调整率，但增大跨导gm会导致功率管面积变大，进而影响电路的集成度。
鉴于此，本公开实施例提供了一种负载调整率补偿电路，包括：应用于稳压电路，所述稳压电路至少具有第一输入端、第二输入端和第一输出端，所述稳压电路的第一输入端用于输入参考信号，其特征在于，包括：第一电流镜，所述第一电流镜包括一个输入端和至少四个输出端，所述第一电流镜的输入端连接于所述稳压电路的第一输出端，所述第一电流镜的第一输出端连接于负载；第二电流镜，所述第二电流镜包括至少两个输入端和至少两个输出端，所述第二电流镜的第一输入端连接于所述第一电流镜的第二输出端，所述第二电流镜的第二输入端连接于所述第一电流镜的第三输出端，并连接于所述稳压电路的第二输入端，所述第二电流镜的第一和第二输出端均连接于电源地；以及第三电流镜，所述第三电流镜包括至少两个输入端和至少两个输出端，所述第三电流镜的第一输入端连接于所述第一电流镜的第三输出端，所述第三电流镜的第二输入端连接于所述第一电流镜的第四输出端，所述第三电流镜的第一和第二输出端均连接于电源地。本公开的技术方案，在不改变稳压电路中放大器的开环增益和功率管跨导的条件下，仅通过内部电流反馈实现负载调整率的改善，不会造成稳压电路稳定性的降低，且不会影响稳压电路的集成度。
图1示出根据本公开的实施例的负载调整率补偿电路的原理图，图2示出根据本公开实施例的负载调整率补偿电路的晶体管级电路图。如图1和图2所示，所述负载调整率补偿电路应用于稳压电路，所述稳压电路至少具有第一输入端、第二输入端和第一输出端，所述稳压电路的第一输入端用于输入参考信号，所述负载调整率补偿电路包括：
第一电流镜，所述第一电流镜包括一个输入端和至少四个输出端，所述第一电流镜的输入端连接于所述稳压电路的第一输出端，所述第一电流镜的第一输出端连接于负载；
第二电流镜，所述第二电流镜包括至少两个输入端和至少两个输出端，所述第二电流镜的第一输入端连接于所述第一电流镜的第二输出端，所述第二电流镜的第二输入端连接于所述第一电流镜的第三输出端，并连接于所述稳压电路的第二输入端，所述第二电流镜的第一和第二输出端均连接于电源地；以及
第三电流镜，所述第三电流镜包括至少两个输入端和至少两个输出端，所述第三电流镜的第一输入端连接于所述第一电流镜的第三输出端，所述第三电流镜的第二输入端连接于所述第一电流镜的第四输出端，所述第三电流镜的第一和第二输出端均连接于电源地；
其中，所述第一电流镜和第二电流镜中器件的特征尺寸比值满足：
所述稳压电路在所述负载处的输出电压，由所述稳压电路的负载电流变化导致的变化值能够被至少部分抵消。
在本公开实施例中，所述负载调整率补偿电路应用于稳压电路，所述稳压电路可以是低压差线性稳压电路LDO，也可以是其他需要进行负载调整率补偿的电路，此处不做限制。在本公开实施例中，各晶体管可以是N型或P型场效应晶体管(MOS管)，此处不做限制。为解释和说明的方便，图1中以晶体管Q3A和Q3B均为NMOS管为例进行示例，若采用其他工艺实现所述稳压电路时，各晶体管可以相应调整。
在本公开实施例中，所述稳压电路至少具有第一输入端、第二输入端和第一输出端，所述稳压电路的第一输入端用于输入参考信号Vref，第二输入端Vin作为反馈端连接于所述第一电流镜的第三输出端，第一输出端连接于所述第一电流镜的输入端。进一步地，所述稳压电路还具有输出端，所述稳压电路的输出端的电压Vout即为稳压电路输出电压，其是所述稳压电路在负载处的输出电压。
在本公开实施例中，所述第一电流镜包括：第一晶体管Q1A，所述第一晶体管Q1A的第一极和第二极短接，并连接于所述稳压电路的第一输出端，第三极连接于电源地；第二晶体管Q1B，所述第二晶体管Q1B的第一极为所述第一电流镜的第一输出端，第二极连接于所述第一晶体管Q1A的第二极，第三极连接于电源地；第三晶体管Q1C，所述第三晶体管Q1C的第一极为所述第一电流镜的第二输出端，第二极连接于所述第一晶体管Q1A的第二极，第三极连接于电源地；第四晶体管Q1D，所述第四晶体管Q1D的第一极为所述第一电流镜的第三输出端，第二极连接于所述第一晶体管Q1A的第二极，第三极连接于电源地；第五晶体管Q1E，所述第五晶体管Q1E的第一极为所述第一电流镜的第四输出端，第二极连接于所述第一晶体管Q1A的第二极，第三极连接于电源地。
在本公开实施例中，所述第一电流镜的第三输出电流和第四输出电流相等，第一电流镜的第一输出电流、第二输出电流与所述第三输出电流和第四输出电流可以相等，也可以不相等。也就是说，所述第二晶体管Q1B、第三晶体管Q1C、第四晶体管Q1D和第五晶体管Q1E的特征尺寸比可以为a:b:c:c，其中，a、b和c均为正数，且a、b和c的值可以根据实际需要设置，具体设置方式后文将会详细描述。
在本公开实施例中，所述第二电流镜包括：第六晶体管Q2A，所述第六晶体管Q2A的第一极与第二极短接，第三极连接于电源地；第七晶体管Q2B，所述第七晶体管Q2B的，第二极连接于所述第六晶体管Q2A的第一极，第三极连接于电源地；第八晶体管Q2C，所述第八晶体管Q2C的第一极连接于所述第六晶体管Q2A的第一极，第三极连接于所述第一电流镜的第二输出端；第九晶体管Q2D，所述第九晶体管Q2D的第一极和第二极短接，并连接于所述第七晶体管Q2B的第一极和所述第八晶体管Q2C的第二极，第三极连接于所述第一电流镜的第三输出端。
在本公开实施例中，所述第二电流镜的第一输出电流与第二输出电流可以相等，也可以不相等。也就是说，所述第六晶体管Q2A和第七晶体管Q2B的特征尺寸比可以为d:e，所述第八晶体管Q2C和第九晶体管Q2D的特征尺寸比也可以为d:e，其中，d和e均为正数，且d和e的值可以根据实际需要设置，具体设置方式后文将会详细描述。
在本公开实施例中，所述稳压电路还包括：反馈电阻Rx，所述反馈电阻Rx连接在所述稳压电路的输出端和所述稳压电路的第二输入端之间，其中，所述稳压电路的输出端连接于所述第一电流镜的第一输出端。
在本公开实施例中，所述稳压电路在所述负载处的输出电压，包括：由所述第一电流镜和第二电流镜中器件的特征尺寸比值、所述反馈电阻Rx的阻值以及所述第一电流镜的第一输出电流I1确定的电压。在本公开实施例中，所述第一电流镜和第二电流镜中器件的特征尺寸比值满足，所述稳压电路在所述负载处的输出电压，由所述稳压电路的负载电流变化导致的变化值能够被至少部分抵消，包括：由比值bd/ae确定的电压值(bd/ae)RxI1，能够抵消由所述稳压电路的负载电流变化导致的所述稳压电路输出电压的变化值，其中，I1为所述第一电流镜的第一输出电流，所述稳压电路输出电压为所述稳压电路的输出端处的电压。
具体地，通过在稳压电路中增设具有第一电流镜、第二电流镜和第三电流镜的负载调整率补偿电路，可以使得所述稳压电路输出电压能够平移(bd/ae)RxI1，在此基础上，合理设置所述a、b、d和e的值，和/或合理设置所述反馈电阻Rx的阻值，使得所述稳压电路输出电压的平移值(bd/ae)RxI1能够至少部分抵消负载电流变化带来的影响，即可实现对负载调整率的改善。所述a、b、d和e的具体数值需要根据所述稳压电路和负载调整率补偿电路中的器件参数、工作条件等因素具体设置，此处不作限制。
在本公开实施例中，所述第三电流镜包括：第十晶体管Q3A和第十一晶体管Q3B，所述第十晶体管Q3A的第一极连接于所述第一电流镜的第三输出端，所述第十晶体管Q3A的第二极连接于所述第十一晶体管Q3B的第二极，所述第十一晶体管Q3B的第一极和第二极短接，所述第十晶体管Q3A和第十一晶体管Q3B的第三极均连接于电源地。
在本公开实施例中，所述第三电流镜还包括：第十二晶体管Q3C和第十三晶体管Q3D，所述第十二晶体管Q3C与所述第十晶体管Q3A串联连接，所述第十三晶体管Q3D与所述第十一晶体管Q3B串联连接；所述第十二晶体管Q3C的第一极连接于所述第一电流镜的第三输出端，所述第十二晶体管Q3C的第三极连接于所述第十晶体管Q3A的第一极，所述第十二晶体管Q3C的第二极连接于所述第十三晶体管Q3D的第二极，所述第十三晶体管Q3D的第一极连接于所述第一电流镜的第四输出端，并连接于所述第十一晶体管Q3B的第二极，所述第十三晶体管Q3D的第三极连接于所述第十一晶体管Q3B的第一极。
在本公开实施例中，所述稳压电路还包括跨导放大电路，所述跨导放大电路与所述第一放大电路串联连接，将所述第一放大电路的输出电压信号转换为电流信号，以为所述第一电流镜提供输入信号。
在本公开实施例中，所述跨导放大电路包括第十四晶体管Q4，所述第十四晶体管Q4的第一极连接于所述第一电流镜的输入端，第二极连接于所述第一放大电路的输出端，第三极接电源地。
在本公开实施例中，所述负载调整率补偿电路还可以包括第二放大电路Av2，所述第二放大电路Av2可以是差分放大电路，所述第二放大电路Av2的第一输入端连接于所述第一电流镜的第三输出端，所述第二放大电路Av2的第二输入端和输出端均连接于所述第一电流镜的第四输出端，以形成跟随器结构。具体地，当所述第二放大电路Av2由场效应晶体管(MOS管)组成时，所述第二放大电路Av2形成源极跟随器结构；当所述第二放大电路Av2由双极型晶体管(bipolar管)组成时，所述第二放大电路Av2形成射极跟随器结构。通过增设跟随器结构的第二放大电路Av2，根据理想运算放大器的虚短原理，可以使所述第四晶体管Q1D和第五晶体管Q1E的第一极电压相等，从而减少了沟道长度调制效应的影响，提高了所述第一电流镜在第四晶体管Q1D和第五晶体管Q1E的匹配精度。
在本公开实施例中，所述第一放大电路和第二放大电路均可以为差分稳压电路。
在本公开实施例中，所述负载包括：并联连接的负载电阻Rout和负载电容Cout，所述负载电阻Rout和负载电容Cout的第一端均连接于所述第一电流镜的第一输出端，所述负载电阻Rout和负载电容Cout的第二端均接电源地。
在本公开实施例中，各晶体管可以为场效应晶体管，其第一极为漏极，第二极为栅极，第三极为源极。当所述晶体管为场效应晶体管时，所述第一晶体管Q1A、第二晶体管Q1B、第三晶体管Q1C、第四晶体管Q1D、第五晶体管Q1E、第八晶体管Q2C和第九晶体管Q2D为P型场效应晶体管，所述第六晶体管Q2A、第七晶体管Q2B、第十晶体管Q3A、第十一晶体管Q3B、第十二晶体管Q3C、第十三晶体管Q3D和第十四晶体管Q4为N型场效应晶体管。
根据本公开实施例的技术方案，通过多个具有特定特征尺寸比例的电流镜将稳压电路的功率管的输出电流镜像出一个较小的电流，并将其馈入反馈电阻，以将输出电压平移一个刚好能够抵消输入电流稳态变化影响的电压，从而在不改变稳压电路中放大器的开环增益和功率管跨导的条件下，仅通过内部电流反馈实现负载调整率的改善，这种负载调整率实现方法不会造成稳压电路稳定性的降低，且不会影响稳压电路的集成度。
在本公开实施例中，所述稳压电路还可以包括第二电阻R2和第十五晶体管Q5，所述第二电阻R2的一端连接于所述跨导放大器的输入端，另一端连接于所述第十五晶体管Q5的第三极，所述第十五晶体管Q5的第一极和第二极短接，并连接于电源地。所述第二电阻R2和第十五晶体管Q5可以降低所述第一放大电路的输出阻抗，提高稳压电路环路稳定性。
在本公开实施例中，所述负载调整率补偿电路通过如下方式进行工作：
调整所述第一电流镜和第二电流镜的输出电流比值，以使具有所述负载调整率补偿电路的稳压电路在所述负载处的输出电压，由所述稳压电路的负载电流变化导致的变化值能够被至少部分抵消。
在本公开实施例中，所述具有所述负载调整率补偿电路的稳压电路在所述负载处的输出电压为所述稳压电路输出电压；所述具有所述负载调整率补偿电路的稳压电路在所述负载处的输出电压，包括：由所述第一电流镜和第二电流镜的输出电流比值、所述反馈电阻Rx的阻值以及所述第一电流镜的第一输出电流I1确定的电压。
在本公开实施例中，还可以调整所述反馈电阻Rx的阻值，以使所述具有所述负载调整率补偿电路的稳压电路的稳压电路输出电压，由所述稳压电路的负载电流变化导致的变化值能够被至少部分抵消。
在本公开实施例中，所述第一电流镜和第二电流镜的输出电流比值，通过以下方式确定：所述第三晶体管Q1C的特征尺寸和第六晶体管Q2A的特征尺寸的乘积，与所述第二晶体管Q1B的特征尺寸和所述第七晶体管Q2B的特征尺寸的乘积的比值。
在本公开实施例中，所述具有所述负载调整率补偿电路的稳压电路在所述负载处的输出电压，由所述稳压电路的负载电流变化导致的变化值，包括：所述稳压电路与负载之间的电缆电阻产生的变化值；和/或由所述稳压电路中包含的第一放大电路产生的变化值。
具体地，参考图1和图2，可以在第一电流镜中设置第四晶体管Q1D和第五晶体管Q1E的特征尺寸相同，以使所述第一电流镜的第三输出电流I3与第四输出电流I4相等；在第三电流镜中设置第十晶体管Q3A和第十一晶体管Q3B的特征尺寸相同，以使流经所述第十晶体管Q3A的漏极的电流I5与所述第一电流镜的第三输出电流I3和第四输出电流I4相等。在I3与I5相等的情况下，可以得出I7＝-I6，其中，I7为流经所述反馈电阻Rx的电流。
如前所述，可以设置第二晶体管Q1B、第三晶体管Q1C、第四晶体管Q1D和第五晶体管Q1E的特征尺寸比为a:b:c:c，并设置第八晶体管Q2C和第九晶体管Q2D的特征尺寸比为d:e，此时，可以得出I7＝-I6＝(d/e)I2＝(bd/ae)I1，此时，所述稳压电路在负载处的输出电压为Vout＝(bd/ae)RxI1+Vin。
由于输出所述电流I1的第二晶体管Q1B直接连接于负载，因此当所述稳压电路的负载电流增大时，电流I1也会增大，即上述计算输出电压的公式中的RxI1项会相应增大。同时，当所述负载电流增大时，所述稳压电路在负载处的输出电压会降低，这通常是由于稳压电路和负载之间的电缆电阻可能消耗部分输出电压，和/或稳压电路中第一放大电路的环路增益有限，负反馈回路无法完全抵消第一输出电流I1的变化导致的。通过合理设置a、b、d和e的数值，和/或调整反馈电阻Rx的阻值，可以使(bd/ae)RxI1的变化量抵消所述输出电压的降低值，从而抵消了负载电流变化导致的输出电压变化，改善了电路的负载调整率。
根据本公开实施例的技术方案，通过多个具有特定特征尺寸比例的电流镜将稳压电路的功率管的输出电流镜像出一个较小的电流，并将其馈入反馈电阻，以将输出电压平移一个刚好能够抵消输入电流稳态变化影响的电压，从而在不改变稳压电路中放大器的开环增益和功率管跨导的条件下，仅通过内部电流反馈实现负载调整率的改善，这种负载调整率实现方法不会造成稳压电路稳定性的降低，且不会影响稳压电路的集成度。
图3根据本公开实施例的具有负载调整率补偿电路的稳压电路的原理图，如图3所示，所述稳压电路包括第一放大电路、跨导电路以及本公开实施例提供的负载调整率补偿电路。
图4A和图4B示出具有本公开实施例的负载调整率补偿电路的稳压电路的仿真图形，仿真工艺为smic180 BCD，输出电压为1.5V，输出电容为10uF。
如图4A所示，图中三条输入-输出电压曲线自上而下分别对应所述稳压电路的负载电流为0A、0.5A和1A的情况，从图4A可以看出，在所述负载电流增大时，所述稳压电路的输出电压基本保持稳定，没有降低，反而有小幅增加，在整个工作范围内(输出电压为1.5A-5V，负载电流为0A-1A)，负载调节小于40uV/mA。
如图4B示出具有本公开实施例的负载调整率补偿电路的稳压电路与不具有本公开实施例的负载调整率补偿电路的稳压电路的负载瞬态响应的对比图，其中上图为不具有本公开实施例的负载调整率补偿电路的稳压电路的负载瞬态响应图，下图为具有本公开实施例的负载调整率补偿电路的稳压电路的负载瞬态响应图。可以看到，在具有本公开实施例的负载调整率补偿电路时，稳压电路在负载电流大幅变化时的输出电压的变化幅度大幅减小，具有更稳定的输出电压。
本公开还公开了一种电子装置，图5示出根据本公开的实施例的电子装置的结构框图。
在本公开实施例中，所述电子装置包括本公开实施例提供的负载调整率补偿电路，所述电子装置可以是稳压装置，用以实现稳压功能，也可以是包括稳压装置的其他电子装置，此处不做限制。
本公开实施例还提供了一种芯片，所述芯片包括本公开实施例提供的具有负载调整率补偿电路。
以上描述仅为本公开的较佳实施例以及对所运用技术原理的说明。本领域技术人员应当理解，本公开中所涉及的发明范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离所述发明构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本公开中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。
Claims (22)
1.一种负载调整率补偿电路，应用于稳压电路，所述稳压电路的第一输入端用于输入参考信号，其特征在于，包括：
第一电流镜，所述第一电流镜的输入端连接于所述稳压电路的第一输出端，所述第一电流镜的第一输出端连接于负载；
第二电流镜，所述第二电流镜的第一输入端连接于所述第一电流镜的第二输出端，所述第二电流镜的第二输入端连接于所述第一电流镜的第三输出端，并连接于所述稳压电路的第二输入端，所述第二电流镜的第一和第二输出端均连接于电源地；以及
第三电流镜，所述第三电流镜的第一输入端连接于所述第一电流镜的第三输出端，所述第三电流镜的第二输入端连接于所述第一电流镜的第四输出端，所述第三电流镜的第一和第二输出端均连接于电源地；
其中，所述第一电流镜和第二电流镜中器件的特征尺寸比值满足：
所述稳压电路在所述负载处的输出电压，由所述稳压电路的负载电流变化导致的变化值能够被至少部分抵消。
2.根据权利要求1所述的电路，其特征在于，所述第一电流镜包括：
第一晶体管Q1A，所述第一晶体管Q1A的第一极和第二极短接，并连接于所述稳压电路的第一输出端，第三极连接于电源地；
第二晶体管Q1B，所述第二晶体管Q1B的第一极为所述第一电流镜的第一输出端，第二极连接于所述第一晶体管Q1A的第二极，第三极连接于电源地；
第三晶体管Q1C，所述第三晶体管Q1C的第一极为所述第一电流镜的第二输出端，第二极连接于所述第一晶体管Q1A的第二极，第三极连接于电源地；
第四晶体管Q1D，所述第四晶体管Q1D的第一极为所述第一电流镜的第三输出端，第二极连接于所述第一晶体管Q1A的第二极，第三极连接于电源地；
第五晶体管Q1E，所述第五晶体管Q1E的第一极为所述第一电流镜的第四输出端，第二极连接于所述第一晶体管Q1A的第二极，第三极连接于电源地。
3.根据权利要求2所述的电路，其特征在于，
所述第二晶体管Q1B、第三晶体管Q1C、第四晶体管Q1D和第五晶体管Q1E的特征尺寸比为a:b:c:c，其中，a、b和c均为正数。
4.根据权利要求3所述的电路，其特征在于，所述第二电流镜包括：
第六晶体管Q2A，所述第六晶体管Q2A的第一极与第二极短接，第三极连接于电源地；
第七晶体管Q2B，所述第七晶体管Q2B的，第二极连接于所述第六晶体管Q2A的第一极，第三极连接于电源地；
第八晶体管Q2C，所述第八晶体管Q2C的第一极连接于所述第六晶体管Q2A的第一极，第三极连接于所述第一电流镜的第二输出端；
第九晶体管Q2D，所述第九晶体管Q2D的第一极和第二极短接，并连接于所述第七晶体管Q2B的第一极和所述第八晶体管Q2C的第二极，第三极连接于所述第一电流镜的第三输出端。
5.根据权利要求4所述的电路，其特征在于，还包括：
所述第六晶体管Q2A和第七晶体管Q2B的特征尺寸比为d:e，所述第八晶体管Q2C和第九晶体管Q2D的特征尺寸比为d:e，其中，d和e均为正数。
6.根据权利要求5所述的电路，其特征在于，所述稳压电路还包括：
反馈电阻Rx，所述反馈电阻Rx连接在所述稳压电路的输出端和所述稳压电路的第二输入端之间，其中，所述稳压电路的输出端连接于所述第一电流镜的第一输出端。
7.根据权利要求6所述的电路，其特征在于，所述稳压电路在所述负载处的输出电压，包括：
由所述第一电流镜和第二电流镜中器件的特征尺寸比值、所述反馈电阻Rx的阻值以及所述第一电流镜的第一输出电流I1确定的电压。
8.根据权利要求6或7所述的电路，其特征在于，所述第一电流镜和第二电流镜中器件的特征尺寸比值满足，所述稳压电路在所述负载处的输出电压，由所述稳压电路的负载电流变化导致的变化值能够被至少部分抵消，包括：
由比值bd/ae确定的电压值(bd/ae)RxI1，能够抵消由所述稳压电路的负载电流变化导致的所述稳压电路输出电压的变化值，其中，I1为所述第一电流镜的第一输出电流，所述稳压电路输出电压为所述稳压电路的输出端处的电压。
9.根据权利要求8所述的电路，其特征在于，
所述稳压电路输出电压的变化值由所述稳压电路与负载之间的电缆电阻产生；以及
所述稳压电路包括第一放大电路，所述稳压电路输出电压的变化值由所述第一放大电路产生。
10.根据权利要求1所述的电路，其特征在于，所述第三电流镜包括：
第十晶体管Q3A和第十一晶体管Q3B，所述第十晶体管Q3A的第一极连接于所述第一电流镜的第三输出端，所述第十晶体管Q3A的第二极连接于所述第十一晶体管Q3B的第二极，所述第十一晶体管Q3B的第一极和第二极短接，所述第十晶体管Q3A和第十一晶体管Q3B的第三极均连接于电源地。
11.根据权利要求10所述的电路，其特征在于，所述第三电流镜还包括：
第十二晶体管Q3C和第十三晶体管Q3D，所述第十二晶体管Q3C与所述第十晶体管Q3A串联连接，所述第十三晶体管Q3D与所述第十一晶体管Q3B串联连接；
所述第十二晶体管Q3C的第一极连接于所述第一电流镜的第三输出端，所述第十二晶体管Q3C的第三极连接于所述第十晶体管Q3A的第一极，所述第十二晶体管Q3C的第二极连接于所述第十三晶体管Q3D的第二极，所述第十三晶体管Q3D的第一极连接于所述第一电流镜的第四输出端，并连接于所述第十一晶体管Q3B的第二极，所述第十三晶体管Q3D的第三极连接于所述第十一晶体管Q3B的第一极。
12.根据权利要求9所述的电路，其特征在于，
所述稳压电路还包括跨导放大电路，所述跨导放大电路与所述第一放大电路串联连接，将所述第一放大电路的输出电压信号转换为电流信号，以为所述第一电流镜提供输入信号。
13.根据权利要求12所述的电路，其特征在于，
所述跨导放大电路包括第十四晶体管Q4，所述第十四晶体管Q4的第一极连接于所述第一电流镜的输入端，第二极连接于所述第一放大电路的输出端，第三极接电源地。
14.根据权利要求9或12-13中任一项所述的电路，其特征在于，还包括：
第二放大电路，所述第二放大电路的第一输入端连接于所述稳压电路的第二输入端，所述第二放大电路的第二输入端和输出端均连接于所述第一电流镜的第三输出端，以形成跟随器结构。
15.根据权利要求14所述的电路，其特征在于，
所述第一放大电路和第二放大电路均为差分稳压电路。
16.根据权利要求1所述的电路，其特征在于，所述负载包括：
并联连接的负载电阻Rout和负载电容Cout，所述负载电阻Rout和负载电容Cout的第一端均连接于所述第一电流镜的第一输出端，所述负载电阻Rout和负载电容Cout的第二端均接电源地。
17.根据权利要求1-7或9-13中任一项所述的电路，其特征在于，
所述晶体管为场效应晶体管，其第一极为漏极，第二极为栅极，第三极为源极。
18.根据权利要求17所述的电路，其特征在于，
所述第一晶体管Q1A、第二晶体管Q1B、第三晶体管Q1C、第四晶体管Q1D、第五晶体管Q1E、第八晶体管Q2C和第九晶体管Q2D为P型场效应晶体管，所述第六晶体管Q2A、第七晶体管Q2B、第十晶体管Q3A、第十一晶体管Q3B、第十二晶体管Q3C、第十三晶体管Q3D和第十四晶体管Q4为N型场效应晶体管。
19.根据权利要求1-7、9-13、15-16以及18中任一项所述的电路，其特征在于，
所述稳压电路为低压差线性稳压电路。
20.一种稳压电路，其特征在于，
所述稳压电路包括如权利要求1-19中任一项所述的负载调整率补偿电路。
21.一种电子装置，其特征在于，
所述电子装置包括如权利要求1-19中任一项所述的负载调整率补偿电路。
22.一种芯片，其特征在于，
所述芯片包括如权利要求1-19中任一项所述的负载调整率补偿电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210870348.0A CN115113681B (zh) | 2022-07-22 | 2022-07-22 | 负载调整率补偿电路、稳压电路、装置及芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210870348.0A CN115113681B (zh) | 2022-07-22 | 2022-07-22 | 负载调整率补偿电路、稳压电路、装置及芯片 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115113681A true CN115113681A (zh) | 2022-09-27 |
| CN115113681B CN115113681B (zh) | 2023-04-28 |
Family
ID=83334139
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210870348.0A Active CN115113681B (zh) | 2022-07-22 | 2022-07-22 | 负载调整率补偿电路、稳压电路、装置及芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115113681B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10283048A (ja) * | 1997-04-10 | 1998-10-23 | Toshiba Corp | 定電流回路 |
| US20080231249A1 (en) * | 2007-03-19 | 2008-09-25 | Analog Devices, Inc. | Integrated circuit current reference |
| CN101295189A (zh) * | 2007-04-24 | 2008-10-29 | 联发科技股份有限公司 | 稳压电路及用来提供经过调节输出电压的方法 |
| CN103838290A (zh) * | 2014-03-17 | 2014-06-04 | 上海华虹宏力半导体制造有限公司 | Ldo电路 |
| US20160065201A1 (en) * | 2014-08-28 | 2016-03-03 | Kabushiki Kaisha Toshiba | Reference current setting circuit |
| US20170242448A1 (en) * | 2016-02-24 | 2017-08-24 | Broadcom Corporation | Low dropout regulator with replica feedback frequency compensation |
| US20190258283A1 (en) * | 2018-02-21 | 2019-08-22 | Atlazo, Inc. | Low power regulator circuits, systems and methods regarding the same |
-
2022
- 2022-07-22 CN CN202210870348.0A patent/CN115113681B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10283048A (ja) * | 1997-04-10 | 1998-10-23 | Toshiba Corp | 定電流回路 |
| US20080231249A1 (en) * | 2007-03-19 | 2008-09-25 | Analog Devices, Inc. | Integrated circuit current reference |
| CN101295189A (zh) * | 2007-04-24 | 2008-10-29 | 联发科技股份有限公司 | 稳压电路及用来提供经过调节输出电压的方法 |
| CN103838290A (zh) * | 2014-03-17 | 2014-06-04 | 上海华虹宏力半导体制造有限公司 | Ldo电路 |
| US20160065201A1 (en) * | 2014-08-28 | 2016-03-03 | Kabushiki Kaisha Toshiba | Reference current setting circuit |
| US20170242448A1 (en) * | 2016-02-24 | 2017-08-24 | Broadcom Corporation | Low dropout regulator with replica feedback frequency compensation |
| US20190258283A1 (en) * | 2018-02-21 | 2019-08-22 | Atlazo, Inc. | Low power regulator circuits, systems and methods regarding the same |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115113681B (zh) | 2023-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11480986B2 (en) | PMOS-output LDO with full spectrum PSR | |
| US7746047B2 (en) | Low dropout voltage regulator with improved voltage controlled current source | |
| US7173402B2 (en) | Low dropout voltage regulator | |
| KR101238296B1 (ko) | 출력 커패시터값의 광범위에 걸쳐 안정성을 제공하는 보상기술 | |
| US8878510B2 (en) | Reducing power consumption in a voltage regulator | |
| US8054055B2 (en) | Fully integrated on-chip low dropout voltage regulator | |
| TWI476557B (zh) | 低壓降電壓調節器及其方法 | |
| US20170315574A1 (en) | Voltage regulator with adaptive bias network | |
| US20110101936A1 (en) | Low dropout voltage regulator and method of stabilising a linear regulator | |
| US7402985B2 (en) | Dual path linear voltage regulator | |
| US8669753B2 (en) | Voltage regulator having a phase compensation circuit | |
| CN109388170B (zh) | 电压调节器 | |
| US11474550B2 (en) | Dual loop voltage regulator utilizing gain and phase shaping | |
| CN113448372A (zh) | 低压差稳压器的补偿 | |
| CN107783588B (zh) | 一种推挽式快速响应ldo电路 | |
| CN114421897B (zh) | 降低集成电路放大器噪声的电路及其降噪方法 | |
| US6933708B2 (en) | Voltage regulator with reduced open-loop static gain | |
| US6812778B1 (en) | Compensating capacitive multiplier | |
| CN113885649B (zh) | 低压差线性稳压器 | |
| CN115113681B (zh) | 负载调整率补偿电路、稳压电路、装置及芯片 | |
| CN115113680B (zh) | 频率补偿电路、稳压电路、电路的工作方法、装置及芯片 | |
| US11835979B2 (en) | Voltage regulator device | |
| US20240126314A1 (en) | Low dropout regulator | |
| US20230221743A1 (en) | Electronic device | |
| US20230161364A1 (en) | Linear regulator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |