CN115113425A - 液晶显示的封装结构及制备方法 - Google Patents
液晶显示的封装结构及制备方法 Download PDFInfo
- Publication number
- CN115113425A CN115113425A CN202210926362.8A CN202210926362A CN115113425A CN 115113425 A CN115113425 A CN 115113425A CN 202210926362 A CN202210926362 A CN 202210926362A CN 115113425 A CN115113425 A CN 115113425A
- Authority
- CN
- China
- Prior art keywords
- liquid crystal
- crystal display
- package body
- plastic package
- connection structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 144
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 35
- 238000002360 preparation method Methods 0.000 title claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 57
- 239000002184 metal Substances 0.000 claims description 97
- 229910052751 metal Inorganic materials 0.000 claims description 97
- 238000004519 manufacturing process Methods 0.000 claims description 34
- 239000011521 glass Substances 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 24
- 239000000853 adhesive Substances 0.000 claims description 14
- 230000001070 adhesive effect Effects 0.000 claims description 14
- 238000005538 encapsulation Methods 0.000 claims description 12
- 238000000465 moulding Methods 0.000 claims description 2
- 230000010354 integration Effects 0.000 abstract description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 13
- 239000010931 gold Substances 0.000 description 13
- 229910052737 gold Inorganic materials 0.000 description 13
- 238000010586 diagram Methods 0.000 description 6
- 230000000007 visual effect Effects 0.000 description 5
- 238000011109 contamination Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133308—Support structures for LCD panels, e.g. frames or bezels
- G02F1/133325—Assembling processes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
- G09F9/35—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being liquid crystals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Manufacturing & Machinery (AREA)
- Theoretical Computer Science (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明提供一种液晶显示的封装结构及制备方法,封装结构包括:基板,所述基板上具有重布线层;芯片,所述芯片贴装于所述重布线层上;电连结构,所述电连结构的下端电性连接于所述重布线层;塑封体,所述塑封体包裹所述重布线层、所述芯片以及所述电连结构,所述电连结构的上端自所述塑封体的上表面向外暴露;液晶显示模块,所述液晶显示模块设于所述塑封体的上侧,且所述液晶显示模块与所述电连结构的上端相电性连接;能够综合利用所述基板上的空间,提高了所述基板的利用率,减少了所述封装结构的体积,符合封装小型化、集成化的趋势。
Description
技术领域
本发明涉及封装领域,尤其涉及一种液晶显示的封装结构及制备方法。
背景技术
随着“元宇宙”概念的兴起,市场对可视化穿戴设备的期望越来越高,可视化穿戴设备的功能会不断的增加,同时,基于可视化穿戴设备的便携需求,消费者也希望可视化穿戴设备能够越来越小,故,急需一种将液晶显示屏与芯片高度集成的新型封装结构,可以实现可视化穿戴设备的小型化、集成化。
发明内容
本发明的目的在于提供一种液晶显示的封装结构及制备方法。
为实现上述发明目的,本发明提供一种液晶显示的封装结构,包括:
基板,所述基板上具有重布线层;
芯片,所述芯片贴装于所述重布线层上;
电连结构,所述电连结构的下端电性连接于所述重布线层;
塑封体,所述塑封体包裹所述重布线层、所述芯片以及所述电连结构,所述电连结构的上端自所述塑封体的上表面向外暴露;
液晶显示模块,所述液晶显示模块设于所述塑封体的上侧,且所述液晶显示模块与所述电连结构的上端电性连接。
作为本发明进一步改进的技术方案,所述液晶显示模块包括ITO玻璃板、贴装于所述ITO玻璃板下侧的CMOS基板、位于所述CMOS基板与所述ITO玻璃板之间的液晶层,所述电连结构包括用以电性连接所述 CMOS基板与所述重布线层的金属条带;所述金属条带的下端电性连接于所述重布线层,所述金属条带的上端固定于所述芯片的上表面。
作为本发明进一步改进的技术方案,所述ITO玻璃板具有位于所述 CMOS基板的周向的边缘区,所述液晶显示的封装结构还包括被动元件,所述被动元件电性连接于所述ITO玻璃板的边缘区与所述重布线层之间。
作为本发明进一步改进的技术方案,所述电连结构还包括设于所述重布线层上的金属柱,所述被动元件安装于所述金属柱的上端。
作为本发明进一步改进的技术方案,所述金属柱的高度小于所述塑封体的高度;所述塑封体上具有供所述金属柱的上端向外暴露的第一凹槽,所述被动元件位于所述第一凹槽内。
作为本发明进一步改进的技术方案,所述金属柱的高度小于所述塑封体的高度;所述塑封体包裹所述金属柱以及所述被动元件,所述被动元件的上端自所述塑封体的上表面向外暴露。
作为本发明进一步改进的技术方案,所述ITO玻璃板的尺寸大于所述 CMOS基板的尺寸;所述塑封体上具有用以收容所述CMOS基板以及所述液晶层的第二凹槽,所述金属条带的上端暴露于所述第二凹槽内。
作为本发明进一步改进的技术方案,所述液晶显示模块贴装于所述塑封体上,所述液晶显示模块与所述电连结构之间通过导电胶相电性连接。
作为本发明进一步改进的技术方案,所述芯片倒装于所述重布线层上。
为实现上述发明目的,本发明还提供一种液晶显示的封装结构的制备方法,包括如下步骤:
在基板上形成重布线层;
在所述重布线层上贴装芯片以及电连结构;
对所述芯片以及电连结构进行塑封,形成包裹所述重布线层、所述芯片以及所述电连结构的塑封体;
使所述电连结构的上端自所述塑封体的上表面向外暴露;
将液晶显示模块安装于所述塑封体的上侧,且使所述液晶显示模块与所述电连结构的上端相电性连接。
作为本发明进一步改进的技术方案,在所述重布线层上贴装芯片具体为:将所述芯片倒装于所述重布线层上。
作为本发明进一步改进的技术方案,在所述重布线层上贴装电连结构具体包括如下步骤:在贴装完所述芯片后,在所述芯片的上表面与所述重布线层之间贴装金属条带。
作为本发明进一步改进的技术方案,在所述重布线层上贴装电连结构还包括如下步骤:在所述重布线层上贴装或成型金属柱。
作为本发明进一步改进的技术方案,使所述电连结构的上端自所述塑封体的上表面向外暴露具体包括如下步骤:在所述塑封体上与所述金属柱对应的位置成型供所述金属柱的上端向外暴露的第一凹槽,在所述塑封体上与所述金属条带对应的位置成型供所述金属条带的上端向外暴露的第二凹槽,所述第二凹槽用以收容所述液晶显示模块的CMOS基板以及液晶层。
作为本发明进一步改进的技术方案,使所述电连结构的上端自所述塑封体的上表面向外暴露具体包括如下步骤:
减薄所述塑封体使所述金属条带的上端向外暴露;
在所述塑封体上与所述金属柱对应的位置成型供所述金属柱的上端向外暴露的第一凹槽。
作为本发明进一步改进的技术方案,在步骤使所述电连结构的上端自所述塑封体的上表面向外暴露以及步骤将液晶显示模块安装于所述塑封体的上侧之间,所述液晶显示的封装结构的制备方法还包括如下步骤:在所述金属柱的上端安装被动元件,所述被动元件收容于所述第一凹槽内。
作为本发明进一步改进的技术方案,在步骤在所述重布线层上贴装芯片以及电连结构以及步骤对所述芯片以及电连结构进行塑封之间,所述液晶显示的封装结构的制备方法还包括如下步骤:在所述金属柱的上端安装被动元件;其中,在进行塑封后,所述塑封体包裹所述被动元件。
作为本发明进一步改进的技术方案,使所述电连结构的上端自所述塑封体的上表面向外暴露具体包括如下步骤:减薄所述塑封体使所述金属条带的上端以及所述被动元件的上端向外暴露。
作为本发明进一步改进的技术方案,将液晶显示模块安装于所述塑封体的上侧,且使所述液晶显示模块与所述电连结构的上端相电性连接具体包括如下步骤:
将所述液晶显示模块贴装于所述塑封体的上侧,其中,所述液晶显示模块与所述电连结构的上端之间通过导电胶相贴装。
作为本发明进一步改进的技术方案,使所述液晶显示模块与所述电连结构的上端相电性连接具体包括:
使液晶显示模块中的CMOS基板与电连结构中的金属条带相电性连接,以及使所述液晶显示模块中的ITO玻璃板与安装于电连结构中的金属柱上的被动元件电性连接。
本发明的有益效果是:本发明中的液晶显示的封装结构中,通过将液晶显示模块设于芯片的上侧,且所述液晶显示模块与基板之间通过位于塑封体内的电连结构相电性连接,能够综合利用所述基板上的空间,提高了所述基板的利用率,减少了所述封装结构的体积,符合封装小型化、集成化的趋势。
附图说明
图1为本发明第一实施方式中的液晶显示的封装结构的结构示意图;
图2(a)~图2(f)为制备图1中的封装结构的步骤图;
图3为本发明第二实施方式中的液晶显示的封装结构的结构示意图;
图4(a)~图4(f)为制备图3中的封装结构的步骤图;
图5为本发明第三实施方式中的液晶显示的封装结构的结构示意图;
图6(a)~图6(f)为制备图1中的封装结构的步骤图。
具体实施方式
以下将结合附图所示的各实施方式对本发明进行详细描述,请参照图 1-图6所示,为本发明的较佳实施方式。但应当说明的是,这些实施方式并非对本发明的限制,本领域普通技术人员根据这些实施方式所作的功能、方法、或者结构上的等效变换或替代,均属于本发明的保护范围之内。
同时,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、清晰地辅助说明本发明中的各实施方式。
需要说明的是,本文所述的液晶显示的封装结构的制备方法包括一系列步骤,且本文所呈现的这些步骤的顺序并非必须是可执行这些步骤的唯一顺序,且一些所述的步骤可被省略,或一些本文中未描述的其他步骤可被添加到该液晶显示的封装结构的制备方法中。
请参图1所示,为本发明第一实施方式中的液晶显示的封装结构10。所述液晶显示的封装结构10包括基板1、芯片2、电连结构3、塑封体4、液晶显示模块5。所述基板1的上表面设置有重布线层11,所述芯片2以及所述电连结构3均电性连接于所述重布线层11上,所述电连结构3用以实现所述液晶显示模块5与所述重布线层11之间的电性连接。
所述塑封体4包裹所述重布线层11、所述芯片2以及所述电连结构3,所述电连结构3的上端自所述塑封体4的上表面向外暴露。所述液晶显示模块5设于所述塑封体4的上侧,且所述液晶显示模块5与所述电连结构3的上端相电性连接。即,通过预设于所述塑封体4内的电连结构3实现所述液晶显示模块5与所述重布线层11之间的电性连接,且,将所述液晶显示模块 5设于所述芯片2的上方,能够综合利用所述基板1上的空间,提高了所述基板1的利用率,减少了所述封装结构10的体积,符合封装小型化、集成化的趋势。
具体地,所述基板1为PCB电路板或柔性电路板。当然,并不以此为限。
进一步地,所述液晶显示模块5包括ITO玻璃板51、贴装于所述ITO玻璃板51下侧的CMOS基板52、位于所述CMOS基板52与所述ITO玻璃板 51之间的液晶层53。所述ITO玻璃板51的尺寸大于所述CMOS基板52的尺寸。所述CMOS基板52的下表面具有若干金手指,通过所述金手指与外界电连以实现信号的传输。
进一步地,所述电连结构3包括用以电性连接所述CMOS基板52与所述重布线层11的金属条带31。所述金属条带31的上端自所述塑封体4的上表面向外暴露,在所述液晶显示模组安装于所述塑封体4上后,所述CMOS 基板52上的金手指与所述金属条带31的上端相电性连接。
可知的是,所述金属条带31的数量与所述金手指的数量相对应,且,所述金属条带31的排列方向与所述金手指的排列方向相同。
具体地,所述金属条带31的下端电性连接于所述重布线层11,所述金属条带31的上端固定于所述芯片2的上表面。在塑封前能够预先固定所述金属条带31,能够避免塑封过程中金属条带31错位,且能够综合利用所述基板1上侧的空间,提高了所述基板1的利用率,减少了所述封装结构10的体积。
进一步地,所述芯片2倒装安装于所述重布线层11上。可知的是,所述金属条带31与所述芯片2之间无需电性连接,从而,将所述芯片2倒装,能够减少所述金属条带31与所述芯片2上表面之间固定位置的局限性。
进一步地,所述CMOS基板52上的金手指与所述金属条带31的上端可通过导电胶6实现电性连接,所述液晶显示模块5可通过不导电胶7贴装于所述塑封体4上,简化所述液晶显示模块5的贴装。
进一步地,所述ITO玻璃板51的尺寸大于所述CMOS基板52的尺寸;所述塑封体4上具有用以收容所述CMOS基板52以及所述液晶层53的第二凹槽42,所述金属条带31的上端暴露于所述第二凹槽42内。在将所述液晶显示模块5安装于所述塑封体4上后,所述ITO玻璃板51搭接于所述第二凹槽42的周缘,所述CMOS基板52以及所述液晶层53位于由所述第二凹槽42以及所述ITO玻璃板51围设形成的收容空间内,能够保护所述液晶层53 在制程中不受污染。
进一步地,所述CMOS基板52的下表面与所述第二凹槽42的槽底之间相胶粘,进一步保护所述液晶层53在制程中不受污染。
具体地,所述CMOS基板52上的金手指区域涂附有导电胶6,所述CMOS 基板52上除金手指以外的区域涂附有不导电胶7,在所述液晶显示模块5安装于所述塑封体4上后,所述CMOS基板52上的金手指与所述金属条带31 之间通过所述导电胶6相电性连接,所述CMOS基板52上除金手指以外的区域与所述第二凹槽42的槽底通过所述不导电胶7相贴装连接。
进一步地,所述ITO玻璃板51具有位于所述CMOS基板52的周向的边缘区,所述液晶显示的封装结构10还包括用以保护电路结构的被动元件8,所述被动元件8电性连接于所述ITO玻璃板51的边缘区与所述重布线层11 之间。
于一具体实施方式中,所述被动元件8为电容、电阻。当然,并不以此为限。
本实施方式中,所述电连结构3还包括设于所述重布线层11上的金属柱 32,所述被动元件8安装于所述金属柱32的上端。能够提高所述被动元件8 的高度,即减小所述被动元件8与所述ITO玻璃板51之间的距离,减少点胶量,降低点胶的难度。
进一步地,所述金属柱32的高度小于所述塑封体4的高度;所述塑封体 4上具有供所述金属柱32的上端向外暴露的第一凹槽41,所述被动元件8位于所述第一凹槽41内。使所述被动元件8的上表面与所述金属条带31的上表面基本位于同一平面上,有利于所述液晶显示模块5的安装。
具体地,所述被动元件8与所述CMOS基板52上的金手指位于所述液晶显示模块5的相对两端。如图1所示,所述液晶显示模块5的左端的被动元件8通过所述金属柱32与重布线层11电性连接,所述液晶显示模块5的右端通过金属条带31直接连接CMOS基板52与重布线层11,能够形成一个完整的电性回路,增强了电性的输出稳定性,也能实现高电压/电流的输出。
同时,本发明中的液晶显示的封装结构10中的被动元件8、金属条带31 以及金属柱32在实现所述液晶显示模块5与重布线层11之间的电性连接的同时,能够提高所述封装结构10的散热性以及阻抗性。
进一步地,请参图2(a)~图2(f)所示,本发明还提供一种制备上述的液晶显示的封装结构10的制备方法,所述制备方法包括如下步骤:
如图2(a)所示,在基板1上形成重布线层11;
如图2(b)所示,在所述重布线层11上贴装芯片2以及电连结构3;
如图2(c)所示,对所述芯片2以及电连结构3进行塑封,形成包裹所述重布线层11、所述芯片2以及所述电连结构3的塑封体4;
如图2(d)所示,使所述电连结构3的上端自所述塑封体4的上表面向外暴露;
如图2(f)所示,将液晶显示模块5安装于所述塑封体4的上侧,且使所述液晶显示模块5与所述电连结构3的上端相电性连接。
本发明中的制备方法中,将液晶显示模块5安装于所述塑封体4的上侧,且所述液晶显示模块5与所述基板1之间通过位于塑封体4内的电连结构3 相电性连接,能够综合利用所述基板1上的空间,提高了所述基板1的利用率,减少了所述封装结构10的体积,符合封装小型化、集成化的趋势。
进一步地,在所述重布线层11上贴装电连结构3具体包括如下步骤:在贴装完所述芯片2后,在所述芯片2的上表面与所述重布线层11之间贴装金属条带31。
即,将所述金属条带31的下端贴装于所述重布线层11上实现所述金属条带31与所述重布线层11之间的电性连接,同时,将所述金属条带31的上端固定于所述芯片2的上表面上,在塑封前能够预先定位所述金属条带31,避免塑封过程中金属条带31错位,且能够综合利用所述基板1上侧的空间,提高了所述基板1的利用率,减少了所述封装结构10的体积。
进一步地,在所述重布线层11上贴装芯片2具体为:将所述芯片2倒装于所述重布线层11上。
可知的是,所述金属条带31与所述芯片2之间无需电性连接,从而,将所述芯片2倒装,能够减少所述金属条带31与所述芯片2上表面之间固定位置的局限性。
进一步地,在所述重布线层11上贴装电连结构3还包括如下步骤:在所述重布线层11上贴装或成型金属柱32。
即,所述金属柱32可以是预制的也可以是通过电镀等直接成型于所述重布线层11上的。
进一步地,如图2(d)所示,对于本发明第一实施方式中的液晶显示的封装结构10而言,使所述电连结构3的上端自所述塑封体4的上表面向外暴露具体包括如下步骤:在所述塑封体4上与所述金属柱32对应的位置成型供所述金属柱32的上端向外暴露的第一凹槽41,在所述塑封体4上与所述金属条带31对应的位置成型供所述金属条带31的上端向外暴露的第二凹槽42,所述第二凹槽42用以收容所述液晶显示模块5的CMOS基板52以及液晶层53。
在将所述液晶显示模块5安装于所述塑封体4上后,所述ITO玻璃板51 搭接于所述第二凹槽42的周缘,所述CMOS基板52以及所述液晶层53位于由所述第二凹槽42以及所述ITO玻璃板51围设形成的收容空间内,能够保护所述液晶层53在制程中不受污染。
具体地,可通过激光的方式在所述塑封体4上成型所述第一凹槽41以及所述第二凹槽42。
进一步地,如图2(e)所示,在步骤使所述电连结构3的上端自所述塑封体4的上表面向外暴露以及步骤将液晶显示模块5安装于所述塑封体4的上侧之间,所述液晶显示的封装结构10的制备方法还包括如下步骤:在所述金属柱32的上端安装被动元件8,所述被动元件8收容于所述第一凹槽41 内。以便于后续所述被动元件8与所述ITO玻璃板51之间的电性连接。
进一步地,将液晶显示模块5安装于所述塑封体4的上侧,且使所述液晶显示模块5与所述电连结构3的上端相电性连接具体包括如下步骤:
将所述液晶显示模块5贴装于所述塑封体4的上侧,其中,所述液晶显示模块5与所述电连结构3的上端之间通过导电胶6相贴装。
具体地,所述液晶显示模块5中的CMOS基板52中的金手指与电连结构3中的金属条带31之间通过导电胶6相电性连接,所述被动元件8与所述液晶显示模块5中的ITO玻璃板51之间通过导电胶6相电性连接。所述CMOS 基板52中除金手指以外的区域与所述第二凹槽42的槽底之间通过不导电胶 7相连接,实现所述液晶显示模块5与所述塑封体4之间的贴装。
请参图3所示,为本发明第二实施方式中的液晶显示的封装结构10a,本发明第二实施方式中的液晶显示的封装结构10a与本发明第一实施方式中的液晶显示的封装结构10的区别在于:所述塑封体4上不具有所述第二凹槽 42,所述金属条带31的上端直接自所述塑封体4的上表面向外暴露。
本发明中的第二实施方式与第一实施方式除上述区别外,其他均相同,于此,不再赘述。
对应地,结合参图4(a)~图4(f)所示,制备本发明第二实施方式中的液晶显示的封装结构10a的制备方法与制备本发明第一实施方式中的液晶显示的封装结构10的制备方法的区别在于:结合图4(d)所示,使所述电连结构3的上端自所述塑封体4的上表面向外暴露具体包括如下步骤:
减薄所述塑封体4使所述金属条带31的上端向外暴露;
在所述塑封体4上与所述金属柱32对应的位置成型供所述金属柱32的上端向外暴露的第一凹槽41。
具体地,自所述塑封体4的上表面减薄所述塑封体4至所述金属条带31 的上端向外暴露,以便于所述金属条带31与所述液晶显示模块5之间的电性连接。
制备本发明第二实施方式中的液晶显示的封装结构10的制备方法与制备本发明第一实施方式中的液晶显示的封装结构10的制备方法除上述区别外,其他均相同,于此,不再赘述。
请参图5所示,为本发明第三实施方式中的液晶显示的封装结构10b,本发明第三实施方式中的液晶显示的封装结构10b与本发明第一实施方式中的液晶显示的封装结构10的区别在于:所述塑封体4上不具有所述第一凹槽 41、第二凹槽42,所述塑封体4包裹所述被动元件8,所述金属条带31的上端以及所述被动元件8的上端直接自所述塑封体4的上表面向外暴露。
本发明中的第三实施方式与第一实施方式除上述区别外,其他均相同,于此,不再赘述。
对应地,结合参图6(a)~图6(f)所示,制备本发明第三实施方式中的液晶显示的封装结构10b的制备方法与制备本发明第一实施方式中的液晶显示的封装结构10的制备方法的区别在于:结合参图6(c)所示,在步骤在所述重布线层11上贴装芯片2以及电连结构3以及步骤对所述芯片2以及电连结构3进行塑封之间,所述液晶显示的封装结构10的制备方法还包括如下步骤:在所述金属柱32的上端安装被动元件8。即,在所述金属柱32上预先安装所述被动元件8。
可知的是,步骤对所述芯片2以及电连结构3进行塑封中形成的塑封体 4也会包裹所述被动元件8。
进一步地,结合参图6(e)所示,使所述电连结构3的上端自所述塑封体4的上表面向外暴露具体包括如下步骤:减薄所述塑封体4使所述金属条带31的上端以及所述被动元件8的上端均向外暴露。能够简化对所述塑封体 4的后加工。
制备本发明第三实施方式中的液晶显示的封装结构10的制备方法与制备本发明第一实施方式中的液晶显示的封装结构10的制备方法除上述区别外,其他均相同,于此,不再赘述。
与现有技术相比,本发明中的液晶显示的封装结构10中,通过将液晶显示模块5设于芯片2的上侧,且所述液晶显示模块5与基板1之间通过位于塑封体4内的电连结构3相电性连接,能够综合利用所述基板1上的空间,提高了所述基板1的利用率,减少了所述封装结构10的体积,符合封装小型化、集成化的趋势。
应当理解,虽然本说明书按照实施方式加以描述,但并非每个实施方式仅包含一个独立的技术方案,说明书的这种叙述方式仅仅是为清楚起见,本领域技术人员应当将说明书作为一个整体,各实施方式中的技术方案也可以经适当组合,形成本领域技术人员可以理解的其他实施方式。
上文所列出的一系列的详细说明仅仅是针对本发明的可行性实施方式的具体说明,它们并非用以限制本发明的保护范围,凡未脱离本发明技艺精神所作的等效实施方式或变更均应包含在本发明的保护范围之内。
Claims (20)
1.一种液晶显示的封装结构,其特征在于:包括:
基板,所述基板上具有重布线层;
芯片,所述芯片贴装于所述重布线层上;
电连结构,所述电连结构的下端电性连接于所述重布线层;
塑封体,所述塑封体包裹所述重布线层、所述芯片以及所述电连结构,所述电连结构的上端自所述塑封体的上表面向外暴露;
液晶显示模块,所述液晶显示模块设于所述塑封体的上侧,且所述液晶显示模块与所述电连结构的上端电性连接。
2.如权利要求1所述的液晶显示的封装结构,其特征在于:所述液晶显示模块包括ITO玻璃板、贴装于所述ITO玻璃板下侧的CMOS基板、位于所述CMOS基板与所述ITO玻璃板之间的液晶层,所述电连结构包括用以电性连接所述CMOS基板与所述重布线层的金属条带;所述金属条带的下端电性连接于所述重布线层,所述金属条带的上端固定于所述芯片的上表面。
3.如权利要求2所述的液晶显示的封装结构,其特征在于:所述ITO玻璃板具有位于所述CMOS基板的周向的边缘区,所述液晶显示的封装结构还包括被动元件,所述被动元件电性连接于所述ITO玻璃板的边缘区与所述重布线层之间。
4.如权利要求3所述的液晶显示的封装结构,其特征在于:所述电连结构还包括设于所述重布线层上的金属柱,所述被动元件安装于所述金属柱的上端。
5.如权利要求4所述的液晶显示的封装结构,其特征在于:所述金属柱的高度小于所述塑封体的高度;所述塑封体上具有供所述金属柱的上端向外暴露的第一凹槽,所述被动元件位于所述第一凹槽内。
6.如权利要求4所述的液晶显示的封装结构,其特征在于:所述金属柱的高度小于所述塑封体的高度;所述塑封体包裹所述金属柱以及所述被动元件,所述被动元件的上端自所述塑封体的上表面向外暴露。
7.如权利要求2所述的液晶显示的封装结构,其特征在于:所述ITO玻璃板的尺寸大于所述CMOS基板的尺寸;所述塑封体上具有用以收容所述CMOS基板以及所述液晶层的第二凹槽,所述金属条带的上端暴露于所述第二凹槽内。
8.如权利要求1所述的液晶显示的封装结构,其特征在于:所述液晶显示模块贴装于所述塑封体上,所述液晶显示模块与所述电连结构之间通过导电胶相电性连接。
9.如权利要求1所述的液晶显示的封装结构,其特征在于:所述芯片倒装于所述重布线层上。
10.一种液晶显示的封装结构的制备方法,其特征在于:包括如下步骤:
在基板上形成重布线层;
在所述重布线层上贴装芯片以及电连结构;
对所述芯片以及电连结构进行塑封,形成包裹所述重布线层、所述芯片以及所述电连结构的塑封体;
使所述电连结构的上端自所述塑封体的上表面向外暴露;
将液晶显示模块安装于所述塑封体的上侧,且使所述液晶显示模块与所述电连结构的上端相电性连接。
11.如权利要求10所述的液晶显示的封装结构的制备方法,其特征在于:在所述重布线层上贴装芯片具体为:将所述芯片倒装于所述重布线层上。
12.如权利要求10所述的液晶显示的封装结构的制备方法,其特征在于:在所述重布线层上贴装电连结构具体包括如下步骤:在贴装完所述芯片后,在所述芯片的上表面与所述重布线层之间贴装金属条带。
13.如权利要求12所述的液晶显示的封装结构的制备方法,其特征在于:在所述重布线层上贴装电连结构还包括如下步骤:在所述重布线层上贴装或成型金属柱。
14.如权利要求13所述的液晶显示的封装结构的制备方法,其特征在于:使所述电连结构的上端自所述塑封体的上表面向外暴露具体包括如下步骤:在所述塑封体上与所述金属柱对应的位置成型供所述金属柱的上端向外暴露的第一凹槽,在所述塑封体上与所述金属条带对应的位置成型供所述金属条带的上端向外暴露的第二凹槽,所述第二凹槽用以收容所述液晶显示模块的CMOS基板以及液晶层。
15.如权利要求13所述的液晶显示的封装结构的制备方法,其特征在于:使所述电连结构的上端自所述塑封体的上表面向外暴露具体包括如下步骤:
减薄所述塑封体使所述金属条带的上端向外暴露;
在所述塑封体上与所述金属柱对应的位置成型供所述金属柱的上端向外暴露的第一凹槽。
16.如权利要求14或15所述的液晶显示的封装结构的制备方法,其特征在于:在步骤使所述电连结构的上端自所述塑封体的上表面向外暴露以及步骤将液晶显示模块安装于所述塑封体的上侧之间,所述液晶显示的封装结构的制备方法还包括如下步骤:在所述金属柱的上端安装被动元件,所述被动元件收容于所述第一凹槽内。
17.如权利要求13所述的液晶显示的封装结构的制备方法,其特征在于:在步骤在所述重布线层上贴装芯片以及电连结构以及步骤对所述芯片以及电连结构进行塑封之间,所述液晶显示的封装结构的制备方法还包括如下步骤:在所述金属柱的上端安装被动元件;其中,在进行塑封后,所述塑封体包裹所述被动元件。
18.如权利要求17所述的液晶显示的封装结构的制备方法,其特征在于:使所述电连结构的上端自所述塑封体的上表面向外暴露具体包括如下步骤:减薄所述塑封体使所述金属条带的上端以及所述被动元件的上端向外暴露。
19.如权利要求10所述的液晶显示的封装结构的制备方法,其特征在于:将液晶显示模块安装于所述塑封体的上侧,且使所述液晶显示模块与所述电连结构的上端相电性连接具体包括如下步骤:
将所述液晶显示模块贴装于所述塑封体的上侧,其中,所述液晶显示模块与所述电连结构的上端之间通过导电胶相贴装。
20.如权利要求10所述的液晶显示的封装结构的制备方法,其特征在于:使所述液晶显示模块与所述电连结构的上端相电性连接具体包括:
使液晶显示模块中的CMOS基板与电连结构中的金属条带相电性连接,以及使所述液晶显示模块中的ITO玻璃板与安装于电连结构中的金属柱上的被动元件电性连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210926362.8A CN115113425A (zh) | 2022-08-03 | 2022-08-03 | 液晶显示的封装结构及制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210926362.8A CN115113425A (zh) | 2022-08-03 | 2022-08-03 | 液晶显示的封装结构及制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115113425A true CN115113425A (zh) | 2022-09-27 |
Family
ID=83334345
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210926362.8A Pending CN115113425A (zh) | 2022-08-03 | 2022-08-03 | 液晶显示的封装结构及制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115113425A (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1010565A (ja) * | 1996-06-27 | 1998-01-16 | Seiko Epson Corp | 液晶表示装置及び電子機器 |
KR20050042924A (ko) * | 2003-11-04 | 2005-05-11 | 삼성전자주식회사 | 테이프 배선 기판, 그를 이용한 반도체 칩 패키지 및 그를이용한 액정표시장치 |
US20060176254A1 (en) * | 2005-02-07 | 2006-08-10 | Dong-Hwan Lee | Display apparatus |
CN111739863A (zh) * | 2020-08-25 | 2020-10-02 | 甬矽电子(宁波)股份有限公司 | 指纹识别芯片封装结构及其制备方法 |
US20210066560A1 (en) * | 2019-08-30 | 2021-03-04 | Samsung Electronics Co., Ltd. | Display module package |
-
2022
- 2022-08-03 CN CN202210926362.8A patent/CN115113425A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1010565A (ja) * | 1996-06-27 | 1998-01-16 | Seiko Epson Corp | 液晶表示装置及び電子機器 |
KR20050042924A (ko) * | 2003-11-04 | 2005-05-11 | 삼성전자주식회사 | 테이프 배선 기판, 그를 이용한 반도체 칩 패키지 및 그를이용한 액정표시장치 |
US20060176254A1 (en) * | 2005-02-07 | 2006-08-10 | Dong-Hwan Lee | Display apparatus |
US20210066560A1 (en) * | 2019-08-30 | 2021-03-04 | Samsung Electronics Co., Ltd. | Display module package |
CN111739863A (zh) * | 2020-08-25 | 2020-10-02 | 甬矽电子(宁波)股份有限公司 | 指纹识别芯片封装结构及其制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7560857B2 (en) | Package structure of MEMS microphone | |
CN102842531B (zh) | 在种子层之上形成互连结构的半导体器件和方法 | |
KR101424777B1 (ko) | 집적 회로 패키지 시스템 | |
KR20110128748A (ko) | 이중 측부 연결부를 구비한 집적회로 패키징 시스템 및 이의 제조 방법 | |
KR0177395B1 (ko) | 반도체소자를 칩 상태로 장착시켜서 된 전자회로 보드 및 그 제조방법 | |
CA2716920C (en) | Semiconductor device, and communication apparatus and electronic apparatus having the same | |
CN114899155A (zh) | 多种类多数量芯片三维堆叠集成封装结构及其制造方法 | |
CN110010597B (zh) | 芯片封装结构及其封装方法 | |
US20120286410A1 (en) | Semiconductor device packaging method and semiconductor device package | |
CN109729242B (zh) | 摄像模组及其扩展走线封装感光组件、拼板组件和制造方法 | |
TW200534454A (en) | Exposed pad module integrated a passive device therein | |
US10529680B2 (en) | Encapsulated electronic device mounted on a redistribution layer | |
CN110176439B (zh) | 一种模块SiP结构及其制造方法 | |
US20230245986A1 (en) | Electronic package and fabrication method thereof | |
CN115113425A (zh) | 液晶显示的封装结构及制备方法 | |
US6654218B1 (en) | Protection circuit module for rechargeable battery and method of making the same | |
CN115863315A (zh) | 封装结构、电子设备和封装方法 | |
CN112509932A (zh) | 一种系统级封装方法和电子设备 | |
CN111739876B (zh) | 封装天线结构、其制作方法和电子设备 | |
CN211045375U (zh) | 晶圆级芯片封装结构 | |
US20180240738A1 (en) | Electronic package and fabrication method thereof | |
CN110060983B (zh) | 天线封装结构及封装方法 | |
CN210692485U (zh) | 天线封装结构 | |
CN113299620B (zh) | 封装结构、电路板组件及电子设备 | |
CN217955843U (zh) | 多种类多数量芯片三维堆叠集成封装结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |