CN115103140A - 数据处理方法、处理芯片、模组控制板及视频处理设备 - Google Patents

Abstract

本发明公开了一种数据处理方法、处理芯片、模组控制板及视频处理设备。其中，该方法包括：获取解码后的原始图像数据，并将原始图像数据发送至内存中进行缓存；从内存中读取缓存的原始图像数据；在目标时间间隔内对原始图像数据进行图像数据处理，得到目标图像数据，其中，目标时间间隔的长度为原始图像数据的帧间隔时长；在目标时间间隔内，将目标图像数据直接发送至恒流源驱动芯片。本发明解决了模组控制板中从获取视频源到输出数据之间需要缓存多帧图像导致延时较高的技术问题。

Description

数据处理方法、处理芯片、模组控制板及视频处理设备

技术领域

本发明涉及显示设备领域，具体而言，涉及一种数据处理方法、处理芯片、模组控制板及视频处理设备。

背景技术

相关技术中，为LED显示设备提供的图像数据流需要预先经过一些处理，从视频源获取数据开始，整个数据处理流程包括：1、从视频源(计算机显卡等)获取原始视频流；2、由视频接入板对原始视频流进行HDMI解码；3、解码后的视频流给到信号分配板，由信号分配板进行图像切割，得到对应于显示大屏的各个模组的模组控制板；4、模组控制板拿到切割后的原始视频流之后，对原始视频流进行数据处理，生成控制恒流源驱动信号并驱动LED；5、恒流源驱动LED模组显示视频。

上述过程中，在视频接入板和信号分配板的处理中，视频流的传输是没有延时的。当数据进入模组控制板后，由于模组控制板需要对原始视频流中的每一帧图像进行数据处理，导致在进入模组控制板和输出模组控制板的视频流之间存在较长的延时。

针对上述的问题，目前尚未提出有效的解决方案。

发明内容

本发明实施例提供了一种数据处理方法、处理芯片、模组控制板及视频处理设备，以至少解决模组控制板中从获取视频源到输出数据之间需要缓存多帧图像导致延时较高的技术问题。

根据本发明实施例的一个方面，提供了一种数据处理方法，包括：获取解码后的原始图像数据，并将原始图像数据发送至内存中进行缓存；从内存中读取缓存的原始图像数据；在目标时间间隔内对原始图像数据进行图像数据处理，得到目标图像数据，其中，目标时间间隔的长度为原始图像数据的帧间隔时长；在目标时间间隔内，将目标图像数据直接发送至恒流源驱动芯片。

可选地，所述在目标时间间隔内对所述原始图像数据进行图像数据处理，得到目标图像数据，包括：在所述目标时间间隔的第一时长内，从所述内存中读取与所述原始图像数据对应的图像处理参数；在所述目标时间间隔的第二时长内，基于所述图像处理参数处理所述原始图像数据，得到所述目标图像数据，其中，所述第一时长、所述第二时长与发送时长的和不大于所述帧间隔时长，所述发送时长为将所述目标图像数据直接发送至所述恒流源驱动芯片所需的时长。

可选地，所述从所述内存中读取与所述原始图像数据对应的图像处理参数，包括：确定所述恒流源驱动芯片的通道与所述原始图像数据的对应关系；基于所述对应关系，采用每次读取所述图像处理参数中的一组目标参数的方式，从所述内存中依次读取多组目标参数，直到读取完所述图像处理参数，其中，所述图像处理参数依据所述对应关系被划分为所述多组目标参数。

可选地，所述基于所述图像处理参数处理所述原始图像数据，得到所述目标图像数据，包括：基于所述对应关系，确定所述原始图像数据中与多组所述目标参数分别对应的多组待处理数据；采用所述多组目标参数分别处理对应的所述多组待处理数据，得到多组目标数据；基于所述多组目标数据，确定所述目标图像数据。

可选地，所述图像处理参数包括以下至少之一：伽马运算参数，校正运算参数，色域运算参数，亮度运算参数。

根据本发明实施例的另一方面，还提供了一种数据处理装置，包括：获取模块，用于获取解码后的原始图像数据，并将所述原始图像数据发送至内存中进行缓存；读取模块，用于从所述内存中读取缓存的所述原始图像数据；处理模块，用于在目标时间间隔内对所述原始图像数据进行图像数据处理，得到目标图像数据，其中，所述目标时间间隔的长度为所述原始图像数据的帧间隔时长；发送模块，用于在所述目标时间间隔内，将所述目标图像数据直接发送至恒流源驱动芯片。

根据本发明实施例的另一方面，还提供了一种处理芯片，所述处理芯片为FPGA芯片，所述FPGA芯片用于执行程序，所述程序运行时执行上述任意一项所述数据处理方法。

根据本发明实施例的另一方面，还提供了一种模组控制板，所述模组控制板包括：上述的FPGA芯片以及SDRAM内存，其中，所述SDRAM内存用于对所述原始图像数据进行缓存。

根据本发明实施例的又一方面，还提供了一种计算机可读存储介质，所述计算机可读存储介质包括存储的程序，其中，在所述程序运行时控制所述计算机可读存储介质所在设备执行上述任意一项所述数据处理方法。

根据本发明实施例的再一方面，还提供了一种计算机设备，所述计算机设备包括处理器，所述处理器用于运行程序，其中，所述程序运行时执行上述任意一项所述数据处理方法。

在本发明实施例中，通过减少对原始图像数据进行处理的前后过程中数据向内存中的缓存次数，达到了减少模组控制板处理原始图像数据的整个流程所需时间的目的，从而实现了降低模组控制板处理视频流的原始图像数据导致的视频时延的技术效果，进而解决了模组控制板中从获取视频源到输出数据之间需要缓存多帧图像导致延时较高的技术问题。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1示出了一种用于实现数据处理方法的计算机终端的硬件结构框图；

图2是根据本发明实施例提供的数据处理方法的流程示意图；

图3是根据本发明实施例提供的数据处理装置的结构框图；

图4是根据本发明实施例提供的处理芯片的结构框图；

图5是根据本发明实施例提供的模组控制板的结构框图。

具体实施方式

为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

首先，对本申请实施例进行描述的过程中出现的部分名词或者术语适用于如下解释：

FPGA芯片，可编程门阵列(Field Programmable Gate Array，简称FPGA)，一种专用集成电路领域的半定制电路。

SDRAM内存，同步动态随机存取内存(synchronous dynamic random-accessmemory，简称SDRAM)，是有一个同步接口的动态随机存取内存，可以与计算机的系统总线实现同步。

根据本发明实施例，提供了一种数据处理的方法实施例，需要说明的是，在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行，并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。

本申请实施例一所提供的方法实施例可以在移动终端、计算机终端或者类似的运算装置中执行。图1示出了一种用于实现数据处理方法的计算机终端的硬件结构框图。如图1所示，计算机终端10可以包括一个或多个(图中采用102a、102b，……，102n来示出)处理器(处理器可以包括但不限于微处理器MCU或可编程逻辑器件FPGA等的处理装置)、用于存储数据的存储器104。除此以外，还可以包括：显示器、输入/输出接口(I/O接口)、通用串行总线(USB)端口(可以作为BUS总线的端口中的一个端口被包括)、网络接口、电源和/或相机。本领域普通技术人员可以理解，图1所示的结构仅为示意，其并不对上述电子装置的结构造成限定。例如，计算机终端10还可包括比图1中所示更多或者更少的组件，或者具有与图1所示不同的配置。

应当注意到的是上述一个或多个处理器和/或其他数据处理电路在本文中通常可以被称为“数据处理电路”。该数据处理电路可以全部或部分的体现为软件、硬件、固件或其他任意组合。此外，数据处理电路可为单个独立的处理模块，或全部或部分的结合到计算机终端10中的其他元件中的任意一个内。如本申请实施例中所涉及到的，该数据处理电路作为一种处理器控制(例如与接口连接的可变电阻终端路径的选择)。

存储器104可用于存储应用软件的软件程序以及模块，如本发明实施例中的数据处理方法对应的程序指令/数据存储装置，处理器通过运行存储在存储器104内的软件程序以及模块，从而执行各种功能应用以及数据处理，即实现上述的应用程序的数据处理方法。存储器104可包括高速随机存储器，还可包括计算机可读存储器，如一个或者多个磁性存储装置、闪存、或者其他计算机可读固态存储器。在一些实例中，存储器104可进一步包括相对于处理器远程设置的存储器，这些远程存储器可以通过网络连接至计算机终端10。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。

显示器可以例如触摸屏式的液晶显示器(LCD)，该液晶显示器可使得用户能够与计算机终端10的用户界面进行交互。

为LED显示设备提供的图像数据流需要预先经过一些处理，从视频源获取数据开始，整个数据处理流程包括：1、从视频源(计算机显卡等)获取原始视频流；2、由视频接入板对原始视频流进行HDMI解码；3、解码后的视频流给到信号分配板，由信号分配板进行图像切割，得到对应于显示大屏的各个模组的模组控制板；4、模组控制板拿到切割后的原始视频流之后，对原始视频流进行数据处理，生成控制恒流源驱动信号并驱动LED；5、恒流源驱动LED模组显示视频。

上述过程中，在视频接入板和信号分配板的处理中，视频流的传输是没有延时的。当数据进入模组控制板后，模组控制板需要对原始视频流中的每一帧图像进行数据处理，在数据处理完成后，还需要将处理后的图像数据发送给恒流源芯片，图像数据处理和向恒流源芯片发送图像数据的过程都需要占用处理时间，上述过程整体耗时较长并超过了一帧图像的单帧时间，因此在一帧时间内无法完成数据的处理和发送的全部工作，并且模组控制板的工作原理不支持在每两帧时间窗口间连续处理数据流，导致模组控制板中需要首先将处理后的图像数据缓存到内存中，然后在下一帧时间窗口内从内存中将处理后的图像数据读取出来并发送给恒流源驱动芯片。显然，模组控制板中的上述处理过程需要多次缓存数据，且在进入模组控制板和输出模组控制板的视频流之间存在较长的延时，例如至少存在两帧延时，该两帧延时包括模组控制板处理图像数据占用的一帧时间和向恒流源驱动芯片发送处理后的图像数据占用的一帧时间。

图2是根据本发明实施例提供的数据处理方法的流程示意图，该方法可以应用于模组控制板中以降低模组控制板处理视频流过程的延时。如图2所示，该方法包括如下步骤：

步骤S202，获取解码后的原始图像数据，并将原始图像数据发送至内存中进行缓存。其中，解码后的原始图像数据可以为信号分配板给到模组控制板的切割后的视频流数据，也可以是视频接入板直接给到模组控制板的视频流数据。本实施例中，原始图像数据可以为视频流数据中的一帧图像，通过对单帧图像的处理流程的说明，解释了模组控制板如何处理整个视频流数据并降低延时。

步骤S204，从内存中读取缓存的原始图像数据。

由于模组控制板需要将原始图像数据先缓存至内存，然后从内存中获取缓存后的原始图像数据，之后再进行数据处理，因此模组控制板中不可避免地会存在一帧图像的帧时长的延时。

步骤S206，在目标时间间隔内对原始图像数据进行图像数据处理，得到目标图像数据，其中，目标时间间隔的长度为原始图像数据的帧间隔时长。作为一种可选的实施例，对原始图像数据进行的图像处理可以包括以下至少之一：伽马运算，校正运算，色域运算，亮度运算。

步骤S208，在目标时间间隔内，将目标图像数据直接发送至恒流源驱动芯片。

现有技术中，模组控制板在缓存完一帧图像数据后，会继续缓存下一帧图像数据，同时会把缓存好的那一帧数据从内存中读出来，进行图像数据处理，数据处理完后，将处理后的图像数据再次写入内存中。然后在下一帧图像对应的时间内，通过模组控制板中的恒流源驱动软件模块将处理后的图像数据送至恒流源，驱动LED显示设备进行图像显示。显然，该过程需要在模组控制板中执行两次数据存取内存的操作，导致视频流数据在进入模组控制板和流出模组控制板之间至少存在两帧图像时间的延时。

步骤S206至S208中，模组控制板将原始图像数据进行数据处理后，不再存入内存中，而是通过任务执行时长的方式，将对原始图像数据的图像数据处理时长和目标图像数据发送时长限定在目标时间间隔以内，即保证单帧图像的处理时长不大于原始图像数据的帧间隔时长，因而模组控制板不再需要将处理后的数据存入内存中，不再需要在下一个帧间隔时间窗口内从内存中读取该处理后的数据，而可以在目标时间间隔内将目标图像数据直接发送至恒流源驱动芯片，通过改进改流程步骤，使得可以在得到目标图像数据后立刻将数据发送至恒流源驱动芯片，而不用通过将数据放入缓存的方式等待下一帧的时间窗口再向恒流源驱动芯片发送数据，使得流入模组控制板的原始图像数据与流出模组控制板的目标图像数据之间仅有一帧图像时间的延时，大大降低了模组控制板处理图像导致的图像延时。

通过上述步骤，通过减少对原始图像数据进行处理的前后过程中数据向内存中的缓存次数，达到了减少模组控制板处理原始图像数据的整个流程所需时间的目的，从而实现了降低模组控制板处理视频流的原始图像数据导致的视频时延的技术效果，进而解决了模组控制板中从获取视频源到输出数据之间需要缓存多帧图像导致延时较高的技术问题。

作为一种可选的实施例，对原始图像数据进行图像数据处理，得到目标图像数据，可以采用如下方式：在所述目标时间间隔的第一时长内，从内存中读取与原始图像数据对应的图像处理参数；在所述目标时间间隔的第二时长内，基于图像处理参数处理原始图像数据，得到目标图像数据，其中，所述第一时长、所述第二时长与发送时长的和不大于所述帧间隔时长，所述发送时长为将所述目标图像数据直接发送至所述恒流源驱动芯片所需的时长。可选的，所述图像处理参数包括以下至少之一：伽马运算参数，校正运算参数，色域运算参数，亮度运算参数。

可选的，为了将从内存中读取与原始图像数据对应的图像处理参数的过程限定在第一时长以内，可以采用技术手段加快图像处理参数的读取过程，例如，可以将图像处理参数进行简化，区域内的多个像素点共用一套图像处理参数的方式，降低数据传输量，保证第一时长内可以读取完图像处理参数；又例如，可以提高图像处理参数读取效率，每次读取图像处理参数中的多个参数，而不是每次仅读取图像处理参数中的一个参数，减少参数的读取次数，提高读取效率，进而保证第一时长内可以读取完图像处理参数。

相应的，可以通过加快处理原始图像数据速度的方式，将基于图像处理参数处理原始图像数据的过程限定在第二时长内，保证第一时长与第二时长的和不占用太多时间，使得目标时间间隔内的剩余时间可以支持将处理后的目标图像数据发送给恒流源驱动芯片，而不再需要将目标图像数据缓存到内存在下一帧时间窗口内再向恒流源驱动芯片发送，实现了降低模组控制板中的时间延迟的技术效果。

需要说明的是，上述伽马运算参数，校正运算参数，色域运算参数，亮度运算参数用于对原始图像数据进行图像处理，例如，在原始图像中的像素数据上乘以色域运算参数可以得到色域校正后的像素数据。

作为一种可选的实施例，从内存中读取与原始图像数据对应的图像处理参数，可以采用如下方式：确定恒流源驱动芯片的通道与原始图像数据的对应关系；基于对应关系，采用每次读取图像处理参数中的一组目标参数的方式，从内存中依次读取多组目标参数，直到读取完图像处理参数，其中，图像处理参数依据对应关系被划分为多组目标参数。

需要说明的是，恒流源驱动芯片的通道与原始图像数据中的像素点存在对应关系，每个像素点至少存在一个通道与之对应。因此，基于上述对应关系，可以确定恒流源驱动芯片上的通道排布与原始图像数据中的像素排布的关系，进而可以实现通道与像素点的成组对应。而图像处理参数可以按照恒流源驱动芯片的通道排布形式进行存储，因此基于上述对应关系可以达到从内存中成组提取图像处理参数或者原始图像数据的目的，而不会发生数据对应混乱的问题。

现有技术中，从内存中读取图像处理参数的过程采用的是单点读取，例如每次从图像处理参数中读取一个参数，使用该参数对原始图像数据中的一个像素点进行处理，然后再读取下一个参数，继续对下一个像素点进行处理，该过程需要多次读取图像处理参数，会消耗大量时间，导致在原始图像数据的一帧时间内无法完成对整个原始图像数据的图像处理，因此需要占用两帧图像时间对原始图像数据进行处理，并将处理后的目标图像数据缓存入内存中，等待下一帧的时间窗口发送给恒流源驱动芯片，进而导致模组控制板中由于处理图像数据导致存在至少两帧图像时间的延时。

本可选实施例通过每次从内存中读取一组目标参数，每一组目标参数包括多个图像处理参数的方式，减少图像处理参数的整体读取时间，加快读取速度，节省读取时间，使得模组控制板可以在一帧图像时间内完成图像数据处理，因此可以直接将处理完的目标图像数据发送给恒流源驱动芯片，而不需要再将数据缓存到内存中，因此基于本可选实施例中提供的方法可以降低模组控制板前后视频数据流之间的延时，将延时降低到一帧时间。

作为一种可选的实施例，基于图像处理参数处理原始图像数据，得到目标图像数据，可以采用如下方式：基于对应关系，确定原始图像数据中与多组目标参数分别对应的多组待处理数据；采用多组目标参数分别处理对应的多组待处理数据，得到多组目标数据；基于多组目标数据，确定目标图像数据。

现有技术中，从内存中读取缓存后的原始图像数据的过程采用的是单点读取，例如每次从缓存后的原始图像数据中读取一个像素点的数据，基于该像素点对应的图像处理参数对该像素点的图像数据进行处理，然后再读取下一个像素点的数据，继续对下一个像素点进行处理，该过程导致需要从内存中多次读取原始图像数据，会消耗大量时间，导致在原始图像数据的一帧时间内无法完成对整个原始图像数据的图像处理，因此需要占用两帧图像时间对原始图像数据进行处理，并将处理后的目标图像数据缓存入内存中，等待下一帧的时间窗口发送给恒流源驱动芯片，进而导致模组控制板中由于处理图像数据导致存在至少两帧图像时间的延时。

本可选实施例通过每次从内存中读取一组待处理数据，每一组待处理数据包括多个像素点的数据的方式，减少缓存后的原始图像数据的整体读取时间，加快读取速度，节省读取时间，使得模组控制板可以在一帧图像时间内完成图像数据的处理，因此模组控制板可以直接将处理完的目标图像数据发送给恒流源驱动芯片，而不需要再将数据缓存到内存中，因此基于本可选实施例中提供的方法可以降低模组控制板前后视频数据流之间的延时，将延时降低到一帧时间。

根据本发明实施例，还提供了一种用于实施上述数据处理方法的数据处理装置，图3是根据本发明实施例提供的数据处理装置的结构框图，如图3所示，该数据处理装置包括：获取模块32，读取模块34，处理模块36和发送模块38，下面对该数据处理装置进行说明。

获取模块32，用于获取解码后的原始图像数据，并将原始图像数据发送至内存中进行缓存；

读取模块34，连接于上述获取模块32，用于从内存中读取缓存的原始图像数据；

处理模块36，连接于上述读取模块34，用于在目标时间间隔内对原始图像数据进行图像数据处理，得到目标图像数据，其中，目标时间间隔的长度为原始图像数据的帧间隔时长；

发送模块38，连接于上述处理模块36，用于在目标时间间隔内，将目标图像数据直接发送至恒流源驱动芯片。

此处需要说明的是，上述获取模块32，读取模块34，处理模块36和发送模块38，对应于实施例中的步骤S202至步骤S208，多个模块与对应的步骤所实现的实例和应用场景相同，但不限于上述实施例所公开的内容。需要说明的是，上述模块作为装置的一部分可以运行在实施例提供的计算机终端10中。

根据本发明实施例，还提供了一种用于实施上述数据处理方法的处理芯片，图4是根据本发明实施例提供的处理芯片的结构框图，如图4所示，该处理芯片可以为FPGA芯片且位于模组控制板中，用于运行程序以执行上述的数据处理方法，实现对信号分配板传输的解码后的原始图像数据的处理。可选的，输入处理芯片40的原始图像数据除了来自于信号分配板，也可以来自于其他硬件装置，只要是解码后的视频图像数据即可。

根据本发明实施例，还提供了一种模组控制板，图5是根据本发明实施例提供的模组控制板的结构框图，如图5所示，该模组控制板50包括：处理芯片40以及SDRAM内存52。其中，处理芯片用于运行程序以执行上述实施例中提供的数据处理方法，SDRAM内存52用于缓存原始图像数据以及图像处理参数。

本发明的实施例可以提供一种视频处理设备，可选地，在本实施例中，上述视频处理设备可以位于计算机网络的多个网络设备中的至少一个网络设备。该视频处理设备包括存储器和处理器。

其中，存储器可用于存储软件程序以及模块，如本发明实施例中的数据处理方法和装置对应的程序指令/模块，处理器通过运行存储在存储器内的软件程序以及模块，从而执行各种功能应用以及数据处理，即实现上述的数据处理方法。存储器可包括高速随机存储器，还可以包括计算机可读存储器，如一个或者多个磁性存储装置、闪存、或者其他计算机可读固态存储器。在一些实例中，存储器可进一步包括相对于处理器远程设置的存储器，这些远程存储器可以通过网络连接至计算机终端。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。

处理器可以通过传输装置调用存储器存储的信息及应用程序，以执行下述步骤：获取解码后的原始图像数据，并将原始图像数据发送至内存中进行缓存；从内存中读取缓存的原始图像数据；在目标时间间隔内对原始图像数据进行图像数据处理，得到目标图像数据，其中，目标时间间隔的长度为原始图像数据的帧间隔时长；在目标时间间隔内，将目标图像数据直接发送至恒流源驱动芯片。

可选的，处理器还可以通过调用存储器存储的信息及应用程序执行：所述在目标时间间隔内对所述原始图像数据进行图像数据处理，得到目标图像数据，包括：在所述目标时间间隔的第一时长内，从所述内存中读取与所述原始图像数据对应的图像处理参数；在所述目标时间间隔的第二时长内，基于所述图像处理参数处理所述原始图像数据，得到所述目标图像数据，其中，所述第一时长、所述第二时长与发送时长的和不大于所述帧间隔时长，所述发送时长为将所述目标图像数据直接发送至所述恒流源驱动芯片所需的时长。

可选的，处理器还可以通过调用存储器存储的信息及应用程序执行：从内存中读取与原始图像数据对应的图像处理参数，包括：确定恒流源驱动芯片的通道与原始图像数据的对应关系；基于对应关系，采用每次读取图像处理参数中的一组目标参数的方式，从内存中依次读取多组目标参数，直到读取完图像处理参数，其中，图像处理参数依据对应关系被划分为多组目标参数。

可选的，处理器还可以通过调用存储器存储的信息及应用程序执行：基于图像处理参数处理原始图像数据，得到目标图像数据，包括：基于对应关系，确定原始图像数据中与多组目标参数分别对应的多组待处理数据；采用多组目标参数分别处理对应的多组待处理数据，得到多组目标数据；基于多组目标数据，确定目标图像数据。

可选的，处理器还可以通过调用存储器存储的信息及应用程序执行：图像处理参数包括以下至少之一：伽马运算参数，校正运算参数，色域运算参数，亮度运算参数。

采用本发明实施例，提供了一种进行数据处理的方案。通过减少对原始图像数据进行处理的前后过程中数据向内存中的缓存次数，达到了减少模组控制板处理原始图像数据的整个流程所需时间的目的，从而实现了降低模组控制板处理视频流的原始图像数据导致的视频时延的技术效果，进而解决了模组控制板中从获取视频源到输出数据之间需要缓存多帧图像导致延时较高的技术问题。

本领域普通技术人员可以理解上述实施例的各种方法中的全部或部分步骤是可以通过程序来指令终端设备相关的硬件来完成，该程序可以存储于一计算机可读存储介质中，存储介质可以包括：闪存盘、只读存储器(Read-Only Memory，ROM)、随机存取器(RandomAccess Memory，RAM)、磁盘或光盘等。

本发明的实施例还提供了一种计算机可读存储介质。可选地，在本实施例中，上述计算机可读存储介质可以用于保存上述实施例所提供的数据处理方法所执行的程序代码。

可选地，在本实施例中，上述计算机可读存储介质可以位于计算机网络中计算机终端群中的任意一个计算机终端中，或者位于移动终端群中的任意一个移动终端中。

可选地，在本实施例中，计算机可读存储介质被设置为存储用于执行以下步骤的程序代码：获取解码后的原始图像数据，并将原始图像数据发送至内存中进行缓存；从内存中读取缓存的原始图像数据；在目标时间间隔内对原始图像数据进行图像数据处理，得到目标图像数据，其中，目标时间间隔的长度为原始图像数据的帧间隔时长；在目标时间间隔内，将目标图像数据直接发送至恒流源驱动芯片。

可选地，在本实施例中，计算机可读存储介质被设置为存储用于执行以下步骤的程序代码：所述在目标时间间隔内对所述原始图像数据进行图像数据处理，得到目标图像数据，包括：在所述目标时间间隔的第一时长内，从所述内存中读取与所述原始图像数据对应的图像处理参数；在所述目标时间间隔的第二时长内，基于所述图像处理参数处理所述原始图像数据，得到所述目标图像数据，其中，所述第一时长、所述第二时长与发送时长的和不大于所述帧间隔时长，所述发送时长为将所述目标图像数据直接发送至所述恒流源驱动芯片所需的时长。

可选地，在本实施例中，计算机可读存储介质被设置为存储用于执行以下步骤的程序代码：从内存中读取与原始图像数据对应的图像处理参数，包括：确定恒流源驱动芯片的通道与原始图像数据的对应关系；基于对应关系，采用每次读取图像处理参数中的一组目标参数的方式，从内存中依次读取多组目标参数，直到读取完图像处理参数，其中，图像处理参数依据对应关系被划分为多组目标参数。

可选地，在本实施例中，计算机可读存储介质被设置为存储用于执行以下步骤的程序代码：基于图像处理参数处理原始图像数据，得到目标图像数据，包括：基于对应关系，确定原始图像数据中与多组目标参数分别对应的多组待处理数据；采用多组目标参数分别处理对应的多组待处理数据，得到多组目标数据；基于多组目标数据，确定目标图像数据。

可选地，在本实施例中，计算机可读存储介质被设置为存储用于执行以下步骤的程序代码：图像处理参数包括以下至少之一：伽马运算参数，校正运算参数，色域运算参数，亮度运算参数。

上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。

在本发明的上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。

在本申请所提供的几个实施例中，应该理解到，所揭露的技术内容，可通过其它的方式实现。其中，以上所描述的装置实施例仅仅是示意性的，例如单元的划分，可以为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，单元或模块的间接耦合或通信连接，可以是电性或其它的形式。

作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。

集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可为个人计算机、服务器或者网络设备等)执行本发明各个实施例方法的全部或部分步骤。而前述的存储介质包括：U盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、移动硬盘、磁碟或者光盘等各种可以存储程序代码的介质。

以上仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种数据处理方法，应用于模组控制板的处理芯片中，其特征在于，包括：

获取解码后的原始图像数据，并将所述原始图像数据发送至内存中进行缓存；

从所述内存中读取缓存的所述原始图像数据；

在目标时间间隔内对所述原始图像数据进行图像数据处理，得到目标图像数据，其中，所述目标时间间隔的长度为所述原始图像数据的帧间隔时长；

在所述目标时间间隔内，将所述目标图像数据直接发送至恒流源驱动芯片。

2.根据权利要求1所述的方法，其特征在于，所述在目标时间间隔内对所述原始图像数据进行图像数据处理，得到目标图像数据，包括：

在所述目标时间间隔的第一时长内，从所述内存中读取与所述原始图像数据对应的图像处理参数；

在所述目标时间间隔的第二时长内，基于所述图像处理参数处理所述原始图像数据，得到所述目标图像数据，其中，所述第一时长、所述第二时长与发送时长的和不大于所述帧间隔时长，所述发送时长为将所述目标图像数据直接发送至所述恒流源驱动芯片所需的时长。

3.根据权利要求2所述的方法，其特征在于，所述从所述内存中读取与所述原始图像数据对应的图像处理参数，包括：

确定所述恒流源驱动芯片的通道与所述原始图像数据的对应关系；

基于所述对应关系，采用每次读取所述图像处理参数中的一组目标参数的方式，从所述内存中依次读取多组目标参数，直到读取完所述图像处理参数，其中，所述图像处理参数依据所述对应关系被划分为所述多组目标参数。

4.根据权利要求3所述的方法，其特征在于，所述基于所述图像处理参数处理所述原始图像数据，得到所述目标图像数据，包括：

基于所述对应关系，确定所述原始图像数据中与多组所述目标参数分别对应的多组待处理数据；

采用所述多组目标参数分别处理对应的所述多组待处理数据，得到多组目标数据；

基于所述多组目标数据，确定所述目标图像数据。

5.根据权利要求2所述的方法，其特征在于，所述图像处理参数包括以下至少之一：伽马运算参数，校正运算参数，色域运算参数，亮度运算参数。

6.一种数据处理装置，其特征在于，包括：

获取模块，用于获取解码后的原始图像数据，并将所述原始图像数据发送至内存中进行缓存；

读取模块，用于从所述内存中读取缓存的所述原始图像数据；

处理模块，用于在目标时间间隔内对所述原始图像数据进行图像数据处理，得到目标图像数据，其中，所述目标时间间隔的长度为所述原始图像数据的帧间隔时长；

发送模块，用于在所述目标时间间隔内，将所述目标图像数据直接发送至恒流源驱动芯片。

7.一种处理芯片，其特征在于，所述处理芯片为FPGA芯片，所述FPGA芯片用于执行程序，所述程序运行时执行权利要求1至5中任意一项所述数据处理方法。

8.一种模组控制板，其特征在于，所述模组控制板包括：权利要求7所述的FPGA芯片以及SDRAM内存，其中，所述SDRAM内存用于对所述原始图像数据进行缓存。

9.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质包括存储的程序，其中，在所述程序运行时控制所述计算机可读存储介质所在设备执行权利要求1至5中任意一项所述数据处理方法。

10.一种视频处理设备，其特征在于，所述视频处理设备包括处理器，所述处理器用于运行程序，其中，所述程序运行时执行权利要求1至5中任意一项所述数据处理方法。

Images