CN115102701B - 多芯片数据加密解密处理方法及装置 - Google Patents
多芯片数据加密解密处理方法及装置 Download PDFInfo
- Publication number
- CN115102701B CN115102701B CN202211027837.6A CN202211027837A CN115102701B CN 115102701 B CN115102701 B CN 115102701B CN 202211027837 A CN202211027837 A CN 202211027837A CN 115102701 B CN115102701 B CN 115102701B
- Authority
- CN
- China
- Prior art keywords
- chip
- mode
- encryption
- data
- security
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
- H04L9/0894—Escrow, recovery or storing of secret information, e.g. secret key escrow or cryptographic key storage
- H04L9/0897—Escrow, recovery or storing of secret information, e.g. secret key escrow or cryptographic key storage involving additional devices, e.g. trusted platform module [TPM], smartcard or USB
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L63/00—Network architectures or network communication protocols for network security
- H04L63/04—Network architectures or network communication protocols for network security for providing a confidential data exchange among entities communicating through data packet networks
- H04L63/0428—Network architectures or network communication protocols for network security for providing a confidential data exchange among entities communicating through data packet networks wherein the data content is protected, e.g. by encrypting or encapsulating the payload
Abstract
本发明实施例公开了一种多芯片数据加密解密处理方法及装置,该方法包括:确定当前传输链路的延迟信息以及发送端设备的性能信息;根据所述延迟信息和所述性能信息确定芯片加密模式,不同的芯片加密模式对应使用不同数量的安全芯片;在所述芯片加密模式为第一模式的情况下,使用单个安全芯片进行传输数据的加密,并将加密数据发送至接收端设备;在所述芯片加密模式为第二模式的情况下,使用两个安全芯片进行传输数据的加密,并将加密数据发送至接收端设备。本方案,解决了相关技术中,加密机制不合理的问题,在保证数据处理性能的前提下,进一步提升了数据安全性。
Description
技术领域
本申请实施例涉及安全芯片技术领域,尤其涉及一种多芯片数据加密解密处理方法及装置。
背景技术
随着5G网络的发展,智能终端、物联网、智能驾驶、AR/VR、AI人工智能等各类技术被广泛应用,其中最基础的一层即为芯片,为了保证数据安全大多集成有安全芯片,通过安全芯片对数据进行加密解密,以保证数据安全。
相关技术中,为了提高集成有安全芯片的设备的稳定性和可靠性,通常会设置多芯片以互为备用,如设置两颗安全芯片,一个使用时另一个备用,在出现安全问题或无法正常工作时进行切换。然而,上述架构下,并没有合理高效的对两个可用的安全芯片进行综合处理,以应对不同情况下的传输数据的加密,需要改进。
发明内容
本发明实施例提供了一种多芯片数据加密解密处理方法及装置,解决了相关技术中,加密机制不合理的问题,在保证数据处理性能的前提下,进一步提升了数据安全性解决了相关技术中,加密机制不合理的问题,在保证数据处理性能的前提下,进一步提升了数据安全性。
第一方面,本发明实施例提供了一种多芯片数据加密解密处理方法,该方法包括:
确定当前传输链路的延迟信息以及发送端设备的性能信息;
根据所述延迟信息和所述性能信息确定芯片加密模式,不同的芯片加密模式对应使用不同数量的安全芯片;
在所述芯片加密模式为第一模式的情况下,使用单个安全芯片进行传输数据的加密,并将加密数据发送至接收端设备;
在所述芯片加密模式为第二模式的情况下,使用两个安全芯片进行传输数据的加密,并将加密数据发送至接收端设备。
可选的,所述根据所述延迟信息和所述性能信息确定芯片加密模式,包括:
根据所述延迟信息中记录的链路延迟数值和设置的延迟阈值进行比对,以及根据所述性能信息中记录的性能参数和预设参数进行匹配,根据比对结果以及匹配结果确定芯片加密模式。
可选的,所述根据比对结果以及匹配结果确定芯片加密模式,包括:
如果所述链路延迟数值大于所述延迟阈值,且所述性能参数匹配到低性能参数区间对应的预设参数,则确定使用单个安全芯片进行传输数据的加密。
可选的,所述根据比对结果以及匹配结果确定芯片加密模式,包括:
如果所述链路延迟数值小于或等于所述延迟阈值,或者,所述性能参数匹配到高性能参数区间对应的预设参数,则确定使用两个安全芯片进行传输数据的加密。
可选的,所述使用两个安全芯片进行传输数据的加密,包括:
依次通过第一安全芯片和第二安全芯片进行传输数据的加密。
可选的,所述方法还包括:
如果检测到所述第一安全芯片或所述第二安全芯片工作异常,则停用第二模式的加密方式,使用安全工作的安全芯片采用第一模式进行传输数据的处理。
可选的,所述方法还包括:
在通过第一模式或第二模式进行传输数据的加密过程中,如果检测到满足模式切换条件,则将所述第一模式的加密方式切换至所述第二模式,或者,将所述第二模式的加密方式切换至所述第一模式。
第二方面,发明实施例还提供了一种多芯片数据加密解密处理装置,包括:
信息确定模块,配置为确定当前传输链路的延迟信息以及发送端设备的性能信息;
加密模式确定模块,配置为根据所述延迟信息和所述性能信息确定芯片加密模式,不同的芯片加密模式对应使用不同数量的安全芯片;
加密处理模块,配置为在所述芯片加密模式为第一模式的情况下,使用单个安全芯片进行传输数据的加密,并将加密数据发送至接收端设备,在所述芯片加密模式为第二模式的情况下,使用两个安全芯片进行传输数据的加密,并将加密数据发送至接收端设备。
第三方面,本发明实施例还提供了一种多芯片数据加密解密处理设备,该设备包括:
一个或多个处理器;
存储安全芯片装置,用于存储一个或多个程序,
当所述一个或多个程序被所述一个或多个处理器执行,使得所述一个或多个处理器实现本发明实施例所述的多芯片数据加密解密处理方法。
第四方面,本发明实施例还提供了一种包含计算机可执行指令的存储介质,所述计算机可执行指令在由计算机处理器执行时用于执行本发明实施例所述的多芯片数据加密解密处理方法。
第五方面,本申请实施例还提供了一种计算机程序产品,该计算机程序产品包括计算机程序,该计算机程序存储在计算机可读存储介质中,设备的至少一个处理器从计算机可读存储介质读取并执行计算机程序,使得设备执行本申请实施例所述的多芯片数据加密解密处理方法。
本发明实施例中,确定当前传输链路的延迟信息以及发送端设备的性能信息;根据所述延迟信息和所述性能信息确定芯片加密模式,不同的芯片加密模式对应使用不同数量的安全芯片;在所述芯片加密模式为第一模式的情况下,使用单个安全芯片进行传输数据的加密,并将加密数据发送至接收端设备;在所述芯片加密模式为第二模式的情况下,使用两个安全芯片进行传输数据的加密,并将加密数据发送至接收端设备。本方案,解决了相关技术中,加密机制不合理的问题,在保证数据处理性能的前提下,进一步提升了数据安全性。
附图说明
图1为本发明实施例提供的一种多芯片数据加密解密处理方法的流程图;
图2为本发明实施例提供的一种确定芯片加密模式的方法的流程图;
图3为本发明实施例提供的进行加密模式切换的方法的流程图;
图4为本发明实施例提供的一种多芯片数据加密解密处理装置的结构框图;
图5为本发明实施例提供的一种多芯片数据加密解密处理设备的结构示意图。
具体实施方式
下面结合附图和实施例对本发明实施例作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅仅用于解释本发明实施例,而非对本发明实施例的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本发明实施例相关的部分而非全部结构。
图1为本发明实施例提供的一种多芯片数据加密解密处理方法的流程图,本申请一实施例方案具体包括如下步骤:
步骤S101、确定当前传输链路的延迟信息以及发送端设备的性能信息,根据所述延迟信息和所述性能信息确定芯片加密模式,不同的芯片加密模式对应使用不同数量的安全芯片。
在一个实施例中,对于集成安全芯片的设备,其包含不同的芯片加密模式。示例性的,可以记作第一模式和第二模式。不同的芯片加密模式采用不同的芯片数量进行数据的加密。
可选的,该执行主体所在的设备具备至少两个安全芯片。其中,延迟信息为传输链路当前的延迟,由于传输链路通信抖动的影响,延迟信息可高可低。性能信息为该执行主体此处记为发送端设备当前自身的处理性能,如CPU型号以及当前的CPU占用率等。
可选的,所述根据所述延迟信息和所述性能信息确定芯片加密模式,包括:根据所述延迟信息中记录的链路延迟数值和设置的延迟阈值进行比对,以及根据所述性能信息中记录的性能参数和预设参数进行匹配,根据比对结果以及匹配结果确定芯片加密模式。
在一个实施例中,芯片加密模式基于该延迟信息和性能信息共同确定。
步骤S102、在所述芯片加密模式为第一模式的情况下,使用单个安全芯片进行传输数据的加密,并将加密数据发送至接收端设备。
在一个实施例中,如果确定出芯片加密模式为第一模式,使用单个安全芯片进行传输数据的加密,并将加密数据发送至接收端设备。
步骤S103、在所述芯片加密模式为第二模式的情况下,使用两个安全芯片进行传输数据的加密,并将加密数据发送至接收端设备。
在一个实施例中,如果确定出芯片加密模式为第二模式,使用两个安全芯片进行传输数据的加密,并将加密数据发送至接收端设备。
可选的,集成的该两个安全芯片可以是相同性能的芯片也可以是不同性能的芯片。每个芯片拥有各自对应的加密密钥和加密算法。
可选的,使用两个安全芯片进行传输数据的加密可以是依次使用第一安全芯片加密后,将加密数据再通过第二安全芯片进行加密。
由上述可知,通过确定当前传输链路的延迟信息以及发送端设备的性能信息;根据所述延迟信息和所述性能信息确定芯片加密模式,不同的芯片加密模式对应使用不同数量的安全芯片;在所述芯片加密模式为第一模式的情况下,使用单个安全芯片进行传输数据的加密,并将加密数据发送至接收端设备;在所述芯片加密模式为第二模式的情况下,使用两个安全芯片进行传输数据的加密,并将加密数据发送至接收端设备。本方案,解决了相关技术中,加密机制不合理的问题,在保证数据处理性能的前提下,进一步提升了数据安全性。
在上述技术方案的基础上,所述方法还包括:如果检测到所述第一安全芯片或所述第二安全芯片工作异常,则停用第二模式的加密方式,使用安全工作的安全芯片采用第一模式进行传输数据的处理。由此,可以将两个安全芯片作为常规的互为备用的处理,保证设备稳定性和可靠性。
图2为本发明实施例提供的一种确定芯片加密模式的方法的流程图,如图2所示,具体包括:
步骤S201、确定当前传输链路的延迟信息以及发送端设备的性能信息,根据所述延迟信息中记录的链路延迟数值和设置的延迟阈值进行比对,以及根据所述性能信息中记录的性能参数和预设参数进行匹配,根据比对结果以及匹配结果确定芯片加密模式。
步骤S202、如果所述链路延迟数值大于所述延迟阈值,且所述性能参数匹配到低性能参数区间对应的预设参数,则确定使用单个安全芯片进行传输数据的加密。
在一个实施例中,如果当前链路的链路延迟数值大于延迟阈值,如设置为100毫秒,同时性能参数匹配到低性能参数区间对应的预设参数,如CPU可用率为20%以内为低性能参数区间,其当前的CPU可用率落入该区间,则确定使用单个安全芯片进行传输数据的加密。即通过原有的普通加密模式进行数据的加密处理。
步骤S203、如果所述链路延迟数值小于或等于所述延迟阈值,或者,所述性能参数匹配到高性能参数区间对应的预设参数,则确定使用两个安全芯片进行传输数据的加密。
在一个实施例中,如果当前链路的链路延迟数值小于或等于延迟阈值,如延迟阈值设置为100毫秒,同时性能参数匹配到高性能参数区间对应的预设参数,如CPU可用率为20%以上为高性能参数区间,其当前的CPU可用率落入该区间,则确定使用确定使用两个安全芯片进行传输数据的加密。如依次进行每个安全芯片的数据加密。
由上述可知,确定当前传输链路的延迟信息以及发送端设备的性能信息;根据所述延迟信息和所述性能信息确定芯片加密模式,不同的芯片加密模式对应使用不同数量的安全芯片;在所述芯片加密模式为第一模式的情况下,使用单个安全芯片进行传输数据的加密,并将加密数据发送至接收端设备;在所述芯片加密模式为第二模式的情况下,使用两个安全芯片进行传输数据的加密,并将加密数据发送至接收端设备。本方案,解决了相关技术中,加密机制不合理的问题,在保证数据处理性能的前提下,进一步提升了数据安全性。
图3为本发明实施例提供的进行加密模式切换的方法的流程图,如图3所示,具体包括:
步骤S301、确定当前传输链路的延迟信息以及发送端设备的性能信息,根据所述延迟信息和所述性能信息确定芯片加密模式,不同的芯片加密模式对应使用不同数量的安全芯片。
步骤S302、在所述芯片加密模式为第一模式的情况下,使用单个安全芯片进行传输数据的加密,并将加密数据发送至接收端设备。
步骤S303、在所述芯片加密模式为第二模式的情况下,使用两个安全芯片进行传输数据的加密,并将加密数据发送至接收端设备。
步骤S304、在通过第一模式或第二模式进行传输数据的加密过程中,如果检测到满足模式切换条件,则将所述第一模式的加密方式切换至所述第二模式,或者,将所述第二模式的加密方式切换至所述第一模式。
在一个实施例中,对当前正在使用的加密模式进行实时的是否进行切换的检测。如果再满足切换条件时,进行相应的切换。其中,该切换条件示例性的可以是前述的第一模式和第二模式各自对应的延迟信息与性能信息的判断条件,当达到相应模式的匹配条件时,进行二者的切换。
由上述可知,通过确定当前传输链路的延迟信息以及发送端设备的性能信息;根据所述延迟信息和所述性能信息确定芯片加密模式,不同的芯片加密模式对应使用不同数量的安全芯片;在所述芯片加密模式为第一模式的情况下,使用单个安全芯片进行传输数据的加密,并将加密数据发送至接收端设备;在所述芯片加密模式为第二模式的情况下,使用两个安全芯片进行传输数据的加密,并将加密数据发送至接收端设备。本方案,解决了相关技术中,加密机制不合理的问题,在保证数据处理性能的前提下,进一步提升了数据安全性。
图4为本发明实施例提供的一种多芯片数据加密解密处理装置的结构框图,该安全芯片装置用于执行上述数据接收端实施例提供的多芯片数据加密解密处理方法,具备执行方法相应的功能模块和有益效果。如图4所示,该安全芯片装置具体包括:信息确定模块101、加密模式确定模块102和加密处理模块103,其中,
信息确定模块101,配置为确定当前传输链路的延迟信息以及发送端设备的性能信息;
加密模式确定模块102,配置为根据所述延迟信息和所述性能信息确定芯片加密模式,不同的芯片加密模式对应使用不同数量的安全芯片;
加密处理模块103,配置为在所述芯片加密模式为第一模式的情况下,使用单个安全芯片进行传输数据的加密,并将加密数据发送至接收端设备,在所述芯片加密模式为第二模式的情况下,使用两个安全芯片进行传输数据的加密,并将加密数据发送至接收端设备。
由上述方案可知,通过确定当前传输链路的延迟信息以及发送端设备的性能信息;根据所述延迟信息和所述性能信息确定芯片加密模式,不同的芯片加密模式对应使用不同数量的安全芯片;在所述芯片加密模式为第一模式的情况下,使用单个安全芯片进行传输数据的加密,并将加密数据发送至接收端设备;在所述芯片加密模式为第二模式的情况下,使用两个安全芯片进行传输数据的加密,并将加密数据发送至接收端设备。本方案,解决了相关技术中,加密机制不合理的问题,在保证数据处理性能的前提下,进一步提升了数据安全性。相应的,上述模块对应的执行的功能分别如下:
在一个可能的实施例中,所述根据所述延迟信息和所述性能信息确定芯片加密模式,包括:
根据所述延迟信息中记录的链路延迟数值和设置的延迟阈值进行比对,以及根据所述性能信息中记录的性能参数和预设参数进行匹配,根据比对结果以及匹配结果确定芯片加密模式。
在一个可能的实施例中,所述根据比对结果以及匹配结果确定芯片加密模式,包括:
如果所述链路延迟数值大于所述延迟阈值,且所述性能参数匹配到低性能参数区间对应的预设参数,则确定使用单个安全芯片进行传输数据的加密。
在一个可能的实施例中,所述根据比对结果以及匹配结果确定芯片加密模式,包括:
如果所述链路延迟数值小于或等于所述延迟阈值,或者,所述性能参数匹配到高性能参数区间对应的预设参数,则确定使用两个安全芯片进行传输数据的加密。
在一个可能的实施例中,所述使用两个安全芯片进行传输数据的加密,包括:
依次通过第一安全芯片和第二安全芯片进行传输数据的加密。
在一个可能的实施例中,所述方法还包括:
如果检测到所述第一安全芯片或所述第二安全芯片工作异常,则停用第二模式的加密方式,使用安全工作的安全芯片采用第一模式进行传输数据的处理。
在一个可能的实施例中,所述方法还包括:
在通过第一模式或第二模式进行传输数据的加密过程中,如果检测到满足模式切换条件,则将所述第一模式的加密方式切换至所述第二模式,或者,将所述第二模式的加密方式切换至所述第一模式。
图5为本发明实施例提供的一种多芯片数据加密解密处理设备的结构示意图,如图5所示,该设备包括处理器201、存储器202、输入装置203和输出装置204;设备中处理器201的数量可以是一个或多个,图5中以一个处理器201为例;设备中的处理器201、存储器202、输入装置203和输出装置204可以通过总线或其他方式连接,图5中以通过总线连接为例。存储器202作为一种计算机可读存储介质,可用于存储软件程序、计算机可执行程序以及模块,如本发明实施例中的多芯片数据加密解密处理方法对应的程序指令/模块。处理器201通过运行存储在存储器202中的软件程序、指令以及模块,从而执行设备的各种功能应用以及数据处理,即实现上述的多芯片数据加密解密处理方法。输入装置203可用于接收输入的数字或字符信息,以及产生与设备的用户设置以及功能控制有关的键信号输入。输出装置204可包括显示屏等显示设备。
本发明实施例还提供一种包含计算机可执行指令的存储介质,所述计算机可执行指令在由计算机处理器执行时用于执行一种多芯片数据加密解密处理方法,该方法包括:
确定当前传输链路的延迟信息以及发送端设备的性能信息;
根据所述延迟信息和所述性能信息确定芯片加密模式,不同的芯片加密模式对应使用不同数量的安全芯片;
在所述芯片加密模式为第一模式的情况下,使用单个安全芯片进行传输数据的加密,并将加密数据发送至接收端设备;
在所述芯片加密模式为第二模式的情况下,使用两个安全芯片进行传输数据的加密,并将加密数据发送至接收端设备。
可选的,所述根据所述延迟信息和所述性能信息确定芯片加密模式,包括:
根据所述延迟信息中记录的链路延迟数值和设置的延迟阈值进行比对,以及根据所述性能信息中记录的性能参数和预设参数进行匹配,根据比对结果以及匹配结果确定芯片加密模式。
可选的,所述根据比对结果以及匹配结果确定芯片加密模式,包括:
如果所述链路延迟数值大于所述延迟阈值,且所述性能参数匹配到低性能参数区间对应的预设参数,则确定使用单个安全芯片进行传输数据的加密。
可选的,所述根据比对结果以及匹配结果确定芯片加密模式,包括:
如果所述链路延迟数值小于或等于所述延迟阈值,或者,所述性能参数匹配到高性能参数区间对应的预设参数,则确定使用两个安全芯片进行传输数据的加密。
可选的,所述使用两个安全芯片进行传输数据的加密,包括:
依次通过第一安全芯片和第二安全芯片进行传输数据的加密。
可选的,所述方法还包括:
如果检测到所述第一安全芯片或所述第二安全芯片工作异常,则停用第二模式的加密方式,使用安全工作的安全芯片采用第一模式进行传输数据的处理。
可选的,所述方法还包括:
在通过第一模式或第二模式进行传输数据的加密过程中,如果检测到满足模式切换条件,则将所述第一模式的加密方式切换至所述第二模式,或者,将所述第二模式的加密方式切换至所述第一模式。
通过以上关于实施方式的描述,所属领域的技术人员可以清楚地了解到,本发明实施例可借助软件及必需的通用硬件来实现,当然也可以通过硬件实现,但很多情况下前者是更佳的实施方式。基于这样的理解,本发明实施例的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来,该计算机软件产品可以存储在计算机可读存储介质中,如计算机的软盘、只读存储器(Read-Only Memory, ROM)、随机存取存储器(Random Access Memory, RAM)、闪存(FLASH)、硬盘或光盘等,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务,或者网络设备等)执行本发明实施例各个实施例所述的方法。
值得注意的是,上述多芯片数据加密解密处理装置的实施例中,所包括的各个单元和模块只是按照功能逻辑进行划分的,但并不局限于上述的划分,只要能够实现相应的功能即可;另外,各功能单元的具体名称也只是为了便于相互区分,并不用于限制本发明实施例的保护范围。
在一些可能的实施方式中,本申请提供的方法的各个方面还可以实现为一种程序产品的形式,其包括程序代码,当所述程序产品在计算机设备上运行时,所述程序代码用于使所述计算机设备执行本说明书上述描述的根据本申请各种示例性实施方式的方法中的步骤,例如,所述计算机设备可以执行本申请实施例所记载的多芯片数据加密解密处理方法。所述程序产品可以采用一个或多个可读介质的任意组合实现。
注意,上述仅为本发明实施例的较佳实施例及所运用技术原理。本领域技术人员会理解,本发明实施例不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明实施例的保护范围。因此,虽然通过以上实施例对本发明实施例进行了较为详细的说明,但是本发明实施例不仅仅限于以上实施例,在不脱离本发明实施例构思的情况下,还可以包括更多其他等效实施例,而本发明实施例的范围由所附的权利要求范围决定。
Claims (7)
1.多芯片数据加密解密处理方法,其特征在于,包括:
确定当前传输链路的延迟信息以及发送端设备的性能信息;
根据所述延迟信息和所述性能信息确定芯片加密模式,不同的芯片加密模式对应使用不同数量的安全芯片,其中,包括根据所述延迟信息中记录的链路延迟数值和设置的延迟阈值进行比对,以及根据所述性能信息中记录的性能参数和预设参数进行匹配,如果所述链路延迟数值大于所述延迟阈值,且所述性能参数匹配到低性能参数区间对应的预设参数,则确定使用单个安全芯片进行传输数据的加密,如果所述链路延迟数值小于或等于所述延迟阈值,或者,所述性能参数匹配到高性能参数区间对应的预设参数,则确定使用两个安全芯片进行传输数据的加密;
在所述芯片加密模式为第一模式的情况下,使用单个安全芯片进行传输数据的加密,并将加密数据发送至接收端设备;
在所述芯片加密模式为第二模式的情况下,使用两个安全芯片进行传输数据的加密,并将加密数据发送至接收端设备。
2.根据权利要求1所述的多芯片数据加密解密处理方法,其特征在于,所述使用两个安全芯片进行传输数据的加密,包括:
依次通过第一安全芯片和第二安全芯片进行传输数据的加密。
3.根据权利要求2所述的多芯片数据加密解密处理方法,其特征在于,所述方法还包括:
如果检测到所述第一安全芯片或所述第二安全芯片工作异常,则停用第二模式的加密方式,使用安全工作的安全芯片采用第一模式进行传输数据的处理。
4.根据权利要求1所述的多芯片数据加密解密处理方法,其特征在于,所述方法还包括:
在通过第一模式或第二模式进行传输数据的加密过程中,如果检测到满足模式切换条件,则将所述第一模式的加密方式切换至所述第二模式,或者,将所述第二模式的加密方式切换至所述第一模式。
5.多芯片数据加密解密处理装置,其特征在于,包括:
信息确定模块,配置为确定当前传输链路的延迟信息以及发送端设备的性能信息;
加密模式确定模块,配置为根据所述延迟信息和所述性能信息确定芯片加密模式,不同的芯片加密模式对应使用不同数量的安全芯片,其中,包括根据所述延迟信息中记录的链路延迟数值和设置的延迟阈值进行比对,以及根据所述性能信息中记录的性能参数和预设参数进行匹配,如果所述链路延迟数值大于所述延迟阈值,且所述性能参数匹配到低性能参数区间对应的预设参数,则确定使用单个安全芯片进行传输数据的加密,如果所述链路延迟数值小于或等于所述延迟阈值,或者,所述性能参数匹配到高性能参数区间对应的预设参数,则确定使用两个安全芯片进行传输数据的加密;
加密处理模块,配置为在所述芯片加密模式为第一模式的情况下,使用单个安全芯片进行传输数据的加密,并将加密数据发送至接收端设备,在所述芯片加密模式为第二模式的情况下,使用两个安全芯片进行传输数据的加密,并将加密数据发送至接收端设备。
6.一种多芯片数据加密解密处理设备,所述设备包括:一个或多个处理器;存储安全芯片装置,用于存储一个或多个程序,当所述一个或多个程序被所述一个或多个处理器执行,使得所述一个或多个处理器实现如权利要求1-4中任一项所述的多芯片数据加密解密处理方法。
7.一种包含计算机可执行指令的存储介质,所述计算机可执行指令在由计算机处理器执行时用于执行如权利要求1-4中任一项所述的多芯片数据加密解密处理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211027837.6A CN115102701B (zh) | 2022-08-25 | 2022-08-25 | 多芯片数据加密解密处理方法及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211027837.6A CN115102701B (zh) | 2022-08-25 | 2022-08-25 | 多芯片数据加密解密处理方法及装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115102701A CN115102701A (zh) | 2022-09-23 |
CN115102701B true CN115102701B (zh) | 2022-12-20 |
Family
ID=83300352
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211027837.6A Active CN115102701B (zh) | 2022-08-25 | 2022-08-25 | 多芯片数据加密解密处理方法及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115102701B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115883257B (zh) * | 2023-02-09 | 2023-05-30 | 广州万协通信息技术有限公司 | 基于安全芯片的密码运算方法及装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5530749A (en) * | 1994-08-15 | 1996-06-25 | International Business Machines Corporation | Methods and apparatus for secure hardware configuration |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6270101B2 (ja) * | 2013-08-14 | 2018-01-31 | 株式会社エルイーテック | 暗号回路のための切替手段を有するコンピュータチップ |
EP3648430B1 (de) * | 2018-11-05 | 2021-06-02 | Wincor Nixdorf International GmbH | Hardware-sicherheitsmodul |
CN113836543A (zh) * | 2020-06-08 | 2021-12-24 | 华为技术有限公司 | 数据加密或解密的方法、装置和系统 |
CN112182624A (zh) * | 2020-10-13 | 2021-01-05 | Oppo广东移动通信有限公司 | 加密方法、加密装置、存储介质与电子设备 |
US20220150065A1 (en) * | 2020-11-11 | 2022-05-12 | International Business Machines Corporation | Determining facet values for sensitive information in a data object to determine an encryption technique to encrypt the data object for backup |
CN114520727B (zh) * | 2022-04-15 | 2022-06-21 | 广州万协通信息技术有限公司 | 安全芯片数据防护方法及系统 |
-
2022
- 2022-08-25 CN CN202211027837.6A patent/CN115102701B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5530749A (en) * | 1994-08-15 | 1996-06-25 | International Business Machines Corporation | Methods and apparatus for secure hardware configuration |
Also Published As
Publication number | Publication date |
---|---|
CN115102701A (zh) | 2022-09-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN115208701B (zh) | 数据包选择加密方法及装置 | |
CN110287041B (zh) | 一种业务数据发送方法、装置、设备及存储介质 | |
CN115102701B (zh) | 多芯片数据加密解密处理方法及装置 | |
CN115065472B (zh) | 基于多密钥加密解密的安全芯片加密解密方法及装置 | |
CN115208697A (zh) | 基于攻击行为的自适应数据加密方法及装置 | |
CN114531239B (zh) | 多加密密钥的数据传输方法及系统 | |
CN113992427B (zh) | 基于相邻节点的数据加密发送方法及装置 | |
CN116070240B (zh) | 多芯片调用机制的数据加密处理方法及装置 | |
CN116048809B (zh) | 多芯粒异构安全芯片的任务处理方法及安全芯片装置 | |
CN115085925B (zh) | 密钥信息组合加密的安全芯片处理方法及装置 | |
CN114979717B (zh) | 基于设备解码能力的差异性视频加密方法及安全芯片装置 | |
CN114499958B (zh) | 控制方法及装置、车辆及存储介质 | |
CN113938883B (zh) | 基于中间节点的数据加密发送方法及装置 | |
CN115208570A (zh) | 基于对密钥进行动态更换的加密方法及装置 | |
CN115378627A (zh) | 一种数据处理方法、装置、设备及存储介质 | |
CN115426403A (zh) | 数据处理方法、装置、电子设备及存储介质 | |
CN115021919A (zh) | Ssl协商方法、装置、设备及计算机可读存储介质 | |
CN115118523B (zh) | 终端设备调整加密策略的安全芯片加密处理方法及装置 | |
CN114513371B (zh) | 一种基于交互数据的攻击检测方法及系统 | |
CN114666173B (zh) | 基于中间设备的物联网信息传输方法及装置 | |
CN113572591B (zh) | 智慧能源服务系统实时高并发安全接入装置和接入方法 | |
CN115208569B (zh) | 密钥动态分配的加密解密方法及装置 | |
CN115883257B (zh) | 基于安全芯片的密码运算方法及装置 | |
CN109240849B (zh) | 数据备份方法、装置及用于视频会议系统的多点控制单元 | |
CN117014434A (zh) | 数据处理方法、装置、存储介质、电子设备及产品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |