CN115085547A - 开关调节器控制电路以及dc/dc转换器 - Google Patents

Abstract

本发明涉及开关调节器控制电路以及DC/DC转换器。提供一种DC/DC转换器，能够在不受与输出端子(102)连接的外置元件等的影响的情况下，可靠地进行过电压保护。特征在于，具有比较器(112)、RS‑FF电路(113)、驱动电路(110)和导通计时器电路(111)，导通计时器电路(111)具有输出基于电源电压的电流的电流源电路(220)、生成纹波电压的纹波生成电路(230)、对纹波电压进行平均化的平均化电路(240)、生成导通计时器信号的计时器电路(250)和过电压保护电路(钳位电路(260))。

Description

开关调节器控制电路以及DC/DC转换器

技术领域

本发明涉及开关调节器控制电路以及DC/DC转换器，详细而言，涉及输出电压的过电压保护。

背景技术

图6是具有现有的过电压保护电路的DC/DC转换器。

图6的DC/DC转换器具有斩波调节器2、直流电源3、齐纳二极管4、电感器5、输出电容器6、分压电阻7、分压电阻8、电阻9和相位补偿电容器10。

斩波调节器2具有输入端子11、输出端子12、调整端子13、补偿端子14、电流放大器15、比较器16、振荡器17、反相器18、SR触发器19、NAND电路20、驱动电路21、开关元件22、误差放大器23、基准电源24和开关元件25。以误差放大器23的输出电压对栅极进行控制的开关元件25构成了过电压保护电路。

具有现有的过电压保护电路的DC/DC转换器在开关元件25根据误差放大器23的输出电压来检测到DC/DC转换器的输出电压成为了过电压的情况时接通，通过对相位补偿电容器10进行放电来防止输出电压的过电压(例如，参照专利文献1)。

专利文献1：日本特开2009-153278号公报

但是，由于上述的DC/DC转换器根据输出电压Vout来检测输出端子12的过电压，因此存在如下课题：在与输出端子12连接的外置元件发生了不良情况的情况下，进行错误检测，并且在物理上切断连接的情况下，无法检测。

发明内容

本发明是鉴于上述课题而完成的，其目的在于提供一种能够在不受与输出端子12连接的外置元件等影响的情况下可靠地进行过电压保护的DC/DC转换器。

本发明的一个方式的开关调节器控制电路的特征在于，具有：比较器，其对与DC/DC转换器的输出电压对应的分压电压和基准电压进行比较；RS-FF电路，比较器的输出端子与该RS-FF电路的置位端子连接，该RS-FF电路的输出端子与驱动电路的输入端子连接；以及导通计时器电路，RS-FF电路的输出端子与该导通计时器电路的输入端子连接，该导通计时器电路的输出端子与RS-FF电路的复位端子连接，导通计时器电路具有：电流源电路，其输出基于电源电压的电流；纹波生成电路，其根据电流源电路的电流和RS-FF电路的输出信号来生成纹波电压；平均化电路，其对纹波电压进行平均化；计时器电路，其根据电流源电路的电流、RS-FF电路的输出信号和平均化的纹波电压来生成导通计时器信号；以及钳位电路(过电压保护电路)，其将纹波电压钳制为规定的电压。

发明效果

根据本发明的开关调节器控制电路，由于在导通计时器电路中具有过电压保护电路，因此，能够在不受与输出端子12连接的外置元件等的影响的情况下，可靠地进行过电压保护。

附图说明

图1是示出具有本实施方式的开关调节器控制电路的DC/DC转换器的框图。

图2是示出具有第一实施方式的过电压保护电路的导通计时器电路的结构的框图。

图3是示出图2的导通计时器电路的一例的电路图。

图4是示出第一实施方式的导通计时器电路的其他结构的框图。

图5是示出具有第二实施方式的过电压保护电路的导通计时器电路的结构的框图。

图6是示出具有现有的过电压保护电路的开关调节器控制电路的框图。

标号说明

100：开关调节器控制电路；101：输入端子；102：输出端子；111：导通计时器电路；112：比较器；113：RS-FF电路；114：基准电压电路；115、116：NMOS晶体管；220：电流源电路；230：纹波生成电路；240：平均化电路；250：计时器电路；260：钳位电路(过电压保护电路)；270：过电压保护电路。

具体实施方式

以下，参照附图对本发明的开关调节器控制电路进行说明。

图1是示出具有本实施方式的开关调节器控制电路的DC/DC转换器的框图。

图1的DC/DC转换器具有开关调节器控制电路100、构成分压电路的电阻103及104、线圈106和电容器107。开关调节器控制电路100具有输入端子101、输出端子102、驱动电路110、具有过电压保护电路的导通计时器电路111、比较器112、RS-FF(RS触发器)电路113、基准电压电路114和作为开关晶体管的NMOS晶体管115及116。

电阻103和电阻104连接在DC/DC转换器的输出端子与接地端子之间，构成反馈电阻电路。比较器112的反相输入端子经由输入端子101而与反馈电阻电路的输出端子连接，同相输入端子与基准电压电路114的正极连接，输出端子与RS-FF电路113的置位端子S连接。RS-FF电路113的复位端子R与导通计时器电路111的输出端子124连接，输出端子Q与驱动电路110的输入端子及导通计时器电路111的输入端子121连接。驱动电路110的第一输出端子与NMOS晶体管115的栅极连接，第二输出端子与NMOS晶体管116的栅极连接。NMOS晶体管115的漏极与电源端子连接，源极与线圈106的一个端子连接。NMOS晶体管116的漏极与线圈106的一个端子连接，源极与接地端子连接。电容器107的一个端子与线圈106的另一个端子连接，另一个端子与接地端子连接。

如上述那样构成的DC/DC转换器如以下那样进行动作。

当输入了电源电压时，DC/DC转换器输出输出电压Vout。作为反馈电阻电路的电阻103和104对输出电压Vout进行分压而输出分压电压VFB。开关调节器控制电路100根据经由输入端子101而输入的分压电压VFB来向输出端子102输出输出信号。

基准电压电路114输出基准电压Vref。比较器112对输入至同相输入端子+的基准电压Vref与输入至反相输入端子-的分压电压VFB进行比较，并从输出端子输出信号VS。RS-FF电路113在置位端子S被输入了高电平的信号VS时，从输出端子Q输出高电平的信号VQ。驱动电路110在被输入了高电平的信号VQ时，从第一输出端子向NMOS晶体管115的栅极输出高电平的驱动信号，并从第二输出端子向NMOS晶体管116的栅极输出低电平的驱动信号。导通计时器电路111的输入端子121被输入信号VQ，从导通计时器电路111的输出端子124向RS-FF电路113的复位端子R输出导通时间信号VR。RS-FF电路113在复位端子R被输入了高电平的信号VR时，从输出端子Q输出低电平的信号VQ。驱动电路110在被输入了低电平的信号VQ时，将低电平的驱动信号从第一输出端子输出至NMOS晶体管115的栅极，并将高电平的驱动信号从第二输出端子输出至NMOS晶体管116的栅极。

<第一实施方式>

图2是示出具有第一实施方式的过电压保护电路的导通计时器电路111的结构的框图。

导通计时器电路111具有电流源电路220、纹波生成电路230、平均化电路240、计时器电路250和作为过电压保护电路的钳位电路260。

电流源电路220将依赖于电源电压的电流I1提供给纹波生成电路230和计时器电路250。纹波生成电路230根据所输入的电流I1和信号VQ来输出包含纹波分量且与输出电压Vout成比例的电压Vcref0。平均化电路240输出将电压Vcref0平均化后的电压Vcref。计时器电路250根据所输入的电流I1和电压Vcref，生成向RS-FF电路113的复位端子R输出的信号VR。

图3是示出图2的导通计时器电路111的一例的电路图。

电流源电路220包含电阻202、201、203、放大器204、NMOS晶体管205和PMOS晶体管206。纹波生成电路230具有PMOS晶体管207、开关电路208、电容器209和电阻210。平均化电路240具有电阻211和电容器212。计时器电路250包含反相器213、NMOS晶体管214、电容器215、比较器216和PMOS晶体管217。钳位电路260包含PMOS晶体管261、放大器262和基准电压电路263。

电流源电路220如以下那样生成电流I1。

放大器204由于同相输入端子被输入通过电阻202和电阻201对电源电压进行分压后的电压V1，因此，以NMOS晶体管205的源极与电阻203的连接点成为电压V1的方式对NMOS晶体管205的栅极电压进行控制。因此，电阻203中流过依赖于电源电压的电流I1。电流I1从PMOS晶体管206经由PMOS晶体管207被供给至纹波生成电路230，经由PMOS晶体管217被供给至计时器电路250。

纹波生成电路230如以下那样生成电压Vcref0。

电容器209通过电流I1被充电，在两端产生电压Vcref0。当将电源电压设为VDD、将比例系数设为K时，电流I1被表示为I1＝VDD×K。当将电阻210的电阻值设为R2时，流过电阻210的电流I2被表示为I2＝Vcref0/R2。在信号VQ为高电平时，开关电路208导通，电容器209以电流I1进行充电，并以电流I2进行放电。另外，在信号VQ为低电平时，开关电路208断开，电容器209以电流I2进行放电。当将信号VQ为高电平的时间放电设为Ton时，充电的电荷量Q1被表示为Q1＝I1×Ton。当将从信号VQ成为高电平起至再次成为高电平为止的时间设为TS时，电荷量Q2被表示为Q2＝I2×TS。在输出电压Vout被控制为恒定电压时，Q1＝Q2，因此，Ton/TS＝I2/I1＝Vout/VDD。当代入电流I1和I2来对式进行展开时，电压Vcref0成为Vcref0＝Vout×R2×K。因此，电压Vcref0是与RS-FF电路113的信号VQ同步、包含纹波分量且与输出电压Vout成比例的电压。

平均化电路240通过利用电阻211和电容器212对电压Vcref0进行平均化，从电压Vcref0中去除了纹波分量。因此，电压Vcref成为与不包含纹波分量的电压Vcref0相等的电压。

计时器电路250以如下方式生成信号VR。

经由反相器213向NMOS晶体管214的栅极输入信号VQ，因此，在信号VQ为高电平、即NMOS晶体管115导通时NMOS晶体管214被控制为截止。在NMOS晶体管214截止时，电容器215利用电流I1进行充电，两端的电压Vcap上升。比较器216在电压Vcap比电压Vcref低时，向输出端子124输出低电平的信号VR，当电压Vcap变得比电压Vcref高时，向输出端子124输出高电平的信号VR。通过高电平的信号VR，信号VQ成为低电平，NMOS晶体管115被控制为截止。并且，NMOS晶体管214由于信号VQ成为低电平而导通，使电容器215的电荷释放。

当将电容器215的电容值设为C2时，NMOS晶体管115处于导通的导通时间为Ton＝C2/I1×Vcref＝C2×R2×Vout/VDD。即，导通时间Ton能够进行由Vout/VDD表示的占空比(duty)控制。这样，导通计时器电路111能够在不直接使用输出电压Vout的情况下通过与输出电压Vout成比例的电压Vcref，将输出电压Vout控制为期望的电压。

在这样进行动作的DC/DC转换器中，在输出电压Vout比期望的电压上升的过电压状态下，电压Vcref由于与输出电压Vout成比例，因此同样地上升。钳位电路260通过抑制电压Vcref的上升来防止输出电压Vout的过电压。

钳位电路260包含PMOS晶体管261、放大器262和基准电压电路263。放大器262的反相输入端子-被输入电压Vcref，同相输入端子+被输入基准电压电路263所输出的基准电压。PMOS晶体管261的源极与放大器262的反相输入端子-连接，栅极与放大器262的输出端子连接，漏极与接地端子连接。基准电压电路263所输出的基准电压、即钳位电压设定为比正常进行动作时的电压Vcref＝Vout×R2×K高的值。

在电压Vcref低于基准电压电路263的基准电压的正常状态下，放大器262输出高电平的电压，因此PMOS晶体管261截止。因此，钳位电路260不执行钳位动作。

当输出电压Vout成为过电压状态且电压Vcref达到基准电压电路263的基准电压时，放大器262以电压Vcref不超过基准电压的方式对PMOS晶体管261的栅极电压进行控制。在此，由于导通时间Ton为C2/I1×Vcref，输出电压Vout为Ton/TS×VDD，因此，可抑制输出电压Vout的上升，能够进行过电压保护动作。

如以上说明的那样，具有第一实施方式的过电压保护电路的导通计时器电路以电压Vcref不超过钳位电路260的钳位电压的方式进行控制，因此能够在不受与输出端子12连接的外置元件等的影响的情况下，可靠地进行过电压保护。

图4是示出第一实施方式的导通计时器电路的其他结构的框图。

本结构的导通计时器电路111构成为，在图2的导通计时器电路111中，将过电压保护电路即钳位电路260连接在纹波生成电路230与平均化电路240之间。另外，其他结构与图2的导通计时器电路111相同，因此省略详细的说明。

具有如图4那样构成的过电压保护电路的导通计时器电路以电压Vcref0不超过钳位电路260的钳位电压的方式进行控制，因此起到与第一实施方式相同的效果。

<第二实施方式>

图5是示出具有第二实施方式的过电压保护电路的导通计时器电路的结构的框图。

本实施方式的导通计时器电路111在图2的导通计时器电路111中，代替作为过电压保护电路的钳位电路260而具有过电压保护电路270。过电压保护电路270具有OR电路(或电路)271、比较器272和基准电压电路273。基准电压电路273的基准电压与钳位电路260的钳位电压同样地设定为比Vout×R2×K高的电压。

比较器272的反相输入端子-与基准电压电路273的输出端子连接，同相输入端子+与平均化电路240的输出端子连接。OR电路271的第一输入端子与计时器电路250的输出端子连接，第二输入端子与比较器272的输出端子连接，输出端子与导通计时器电路111的输出端子124连接。

当输出电压Vout成为过电压状态时，电压Vcref与输出电压Vout同样地上升。当电压Vcref达到基准电压时，比较器272输出高电平的信号。OR电路271在接收到比较器272的高电平的信号时，与计时器电路250的输出信号无关地输出高电平的信号。即，导通计时器电路111从输出端子124输出高电平的信号VR，使NMOS晶体管115截止，使NMOS晶体管116导通。因此，能够使输出电压Vout降低，进行过电压保护动作。

如以上说明的那样，具有第二实施方式的过电压保护电路的导通计时器电路具有以电压Vcref对输出电压Vout成为了过电压状态的情况进行检测的比较器272、和输出其信号的OR电路271，因此能够与第一实施方式同样地进行过电压保护动作。

以上，对本发明的实施方式进行了说明，但本发明并不限于上述实施方式，在不脱离本发明的主旨的范围内能够进行各种变更。例如，第一实施方式的钳位电路只要是能够钳制为期望的电压的电路，则不限于图3所示的电路。

Claims (6)

1.一种开关调节器控制电路，其特征在于，具有：

比较器，其对与DC/DC转换器的输出电压对应的分压电压和基准电压进行比较；

RS-FF电路，所述比较器的输出端子与该RS-FF电路的置位端子连接，该RS-FF电路的输出端子与驱动电路的输入端子连接；以及

导通计时器电路，所述RS-FF电路的输出端子与该导通计时器电路的输入端子连接，该导通计时器电路的输出端子与所述RS-FF电路的复位端子连接，

所述导通计时器电路具有：电流源电路，其输出基于电源电压的电流；纹波生成电路，其根据所述电流和所述RS-FF电路的输出信号来生成纹波电压；平均化电路，其对所述纹波电压进行平均化；计时器电路，其根据所述电流、所述RS-FF电路的输出信号和所述平均化的纹波电压来生成导通计时器信号；以及钳位电路，其将所述纹波电压钳制为规定的电压。

2.根据权利要求1所述的开关调节器控制电路，其特征在于，

所述钳位电路对所述纹波生成电路所输出的所述纹波电压进行钳制。

3.根据权利要求1所述的开关调节器控制电路，其特征在于，

所述钳位电路对所述平均化电路所输出的所述平均化的纹波电压进行钳制。

4.一种开关调节器控制电路，其特征在于，具有：

比较器，其对与DC/DC转换器的输出电压对应的分压电压和基准电压进行比较；

RS-FF电路，所述比较器的输出端子与该RS-FF电路的置位端子连接，该RS-FF电路的输出端子与驱动电路的输入端子连接；以及

导通计时器电路，所述RS-FF电路的输出端子与该导通计时器电路的输入端子连接，该导通计时器电路的输出端子与所述RS-FF电路的复位端子连接，

所述导通计时器电路具有：电流源电路，其输出基于电源电压的电流；纹波生成电路，其根据所述电流和所述RS-FF电路的输出信号来生成纹波电压；平均化电路，其对所述纹波电压进行平均化；计时器电路，其根据所述电流、所述RS-FF电路的输出信号和所述平均化的纹波电压来生成导通计时器信号；以及过电压保护电路，其在检测到所述平均化的纹波电压成为了规定的电压以上的情况时，与所述计时器电路的导通计时器信号无关地输出所述导通计时器信号。

5.一种DC/DC转换器，其特征在于，具有：

权利要求1所述的开关调节器控制电路；

线圈及电容器，它们设置在所述开关调节器控制电路的输出端子；

DC/DC转换器的输出端子，其设置在所述线圈与电容器的连接点；以及

分压电路，其设置在所述DC/DC转换器的输出端子与所述开关调节器控制电路的输入端子之间，将对所述DC/DC转换器的输出电压进行分压而得到的分压电压输出至所述开关调节器控制电路的输入端子。

6.一种DC/DC转换器，其特征在于，具有：

权利要求4所述的开关调节器控制电路；

线圈及电容器，它们设置在所述开关调节器控制电路的输出端子；

DC/DC转换器的输出端子，其设置在所述线圈与电容器的连接点；以及

分压电路，其设置在所述DC/DC转换器的输出端子与所述开关调节器控制电路的输入端子之间，将对所述DC/DC转换器的输出电压进行分压而得到的分压电压输出至所述开关调节器控制电路的输入端子。

Images