CN115081375A - 过孔叠层结构的处理方法、库建立方法、设备及存储介质 - Google Patents
过孔叠层结构的处理方法、库建立方法、设备及存储介质 Download PDFInfo
- Publication number
- CN115081375A CN115081375A CN202210662002.1A CN202210662002A CN115081375A CN 115081375 A CN115081375 A CN 115081375A CN 202210662002 A CN202210662002 A CN 202210662002A CN 115081375 A CN115081375 A CN 115081375A
- Authority
- CN
- China
- Prior art keywords
- metal layer
- metal
- stack structure
- processing method
- via stack
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/337—Design optimisation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
一种过孔叠层结构的处理方法、库建立方法、设备及存储介质。该生成过孔叠层结构的方法包括基于第一金属层的对齐基准,确定连接第一金属层和第二金属层的过孔叠层结构的第一部分,第二金属层为第一金属层的下层金属层,对齐基准为过孔叠层结构的第二部分,第二部分连接第二金属层和第二金属层的下层金属层,基于第一金属层的金属层模式,确定是否调整第一部分的位置;其中,在金属层模式为双间距模式时,调整第一部分的位置。该方法可克服现有EDA工具提供的插入过孔叠层结构的方法限制条件多且性能差的缺陷,并实现定义高质量的过孔叠层结构、使过孔叠层结构的插入独立于PDK和标准单元库并便于用户使用。
Description
技术领域
本公开的实施例涉及生成多层金属的过孔叠层结构的处理方法、针对过孔叠层结构的库的建立方法、向电路单元插入过孔叠层结构的处理方法、处理设备及存储介质。
背景技术
过孔叠层结构,也可以被称为过孔梯子(Via Ladder,也被称为Via Pillar),是一种多层的过孔阵列,其被引入到芯片设计中来改善设计的性能。当在电路单元的引脚处插入过孔叠层结构时,能够有效地减少连接线的阻抗。尽管有很多好处,但目前的商用电子设计自动化(Electronic design automation,EDA)工具提供的过孔叠层结构的插入功能存在诸多缺陷。
EDA工具提供的定义和插入过孔叠层结构的方法通常是基于绕线轨道的,例如绕线器向绕线轨道插入目标过孔叠层结构。这种方法具有如下的缺陷:
(1)过孔叠层结构插入比例高度依赖于工艺设计套件(Process Desgin Kit,PDK)和标准单元库(Standard Cell Library),即高度依赖于半导体的工艺制程。对于过孔叠层结构不友好的PDK和标准单元库,过孔叠层结构插入比例可能低至零。
(2)由于过孔叠层结构的插入是基于轨道定义的,过孔和金属走线的对齐总是无法得到更好的优化,从而过孔叠层结构本身带来的优势大打折扣。
(3)由于轨道的间隔或间距,被插入的过孔叠层结构的面积通常比实际所需要的大,并且过孔叠层结构的层数越多,过孔叠层结构的投影面积就越大,这将浪费绕线资源和增大绕线的电参数,例如电阻和电容。
发明内容
本公开至少一个实施例提供一种生成多层金属的过孔叠层结构的处理方法,包括:基于第一金属层的对齐基准,确定连接第一金属层和第二金属层的过孔叠层结构的第一部分,第二金属层为第一金属层的下层金属层,对齐基准为过孔叠层结构的第二部分,第二部分连接第二金属层和第二金属层的下层金属层,基于第一金属层的金属层模式,确定是否调整第一部分的位置;其中,在金属层模式为双间距模式时,调整第一部分的位置。
例如,在本公开一实施例提供的处理方法中,第一部分包括第一金属层和第二金属层之间的至少一个过孔以及第一金属层中的至少一条金属线段。
例如,在本公开一实施例提供的处理方法中,基于第一金属层的对齐基准,确定连接第一金属层和第二金属层的过孔叠层结构的第一部分,包括:基于对齐基准的横坐标或纵坐标,从第一金属层中预设的多个轨道中确定与横坐标或纵坐标最接近的至少一个轨道。
例如,在本公开一实施例提供的处理方法中,在金属层模式为双间距模式时,移动至少一条金属线段,以使至少一条金属线段中每两条金属线段之间间隔两个轨道。
例如,本公开一实施例提供的处理方法还包括:基于过孔叠层结构的预设尺寸,调整至少一条金属线段的长度。
例如,本公开一实施例提供的处理方法还包括:基于至少一条金属线段与对齐基准的正投影,确定至少一个过孔的中心位置。
例如,本公开一实施例提供的处理方法还包括:至少一条金属线段中的每两条金属线段之间的间距大于或等于预设阈值。
例如,本公开一实施例提供的处理方法还包括:判断至少一条金属线段中的每一条金属线段是否符合最小间隔规则或符合跨金属层间隔规则;在判断结果为是时,将符合最小间隔规则或符合跨金属层间隔规则的金属线段移动偏离预设的轨道。
例如,在本公开一实施例提供的处理方法中,基于对齐基准的横坐标或纵坐标,从第一金属层中预设的多个轨道中确定与横坐标或纵坐标最接近的至少一个轨道,包括:建立包括轨道标识和轨道位置之间的映射关系的映射表,其中多个轨道中的每个轨道具有不同的轨道标识,轨道位置以预先存储的多个横坐标或多个纵坐标表示;确定对齐基准的位置,对齐基准的位置包括横坐标和纵坐标;根据对齐基准的位置的横坐标或纵坐标,查找映射表中预先记录的多个横坐标或多个纵坐标,确定与对齐基准的位置的横坐标最接近的至少一个横坐标或确定与对齐基准的位置的纵坐标最接近的至少一个纵坐标;确定至少一个横坐标对应的至少一个轨道为与横坐标最接近的至少一个轨道,或者确定至少一个纵坐标对应的至少一个轨道为与纵坐标最接近的至少一个轨道。
本公开至少一个实施例提供一种针对过孔叠层结构的库的建立方法,包括:获取多个过孔叠层结构的参数信息;根据电参数和绕线资源,对多个过孔叠层结构进行分类;基于多个过孔叠层结构中的每一个的输入端口的几何结构,对多个过孔叠层结构进行标记;对分类和标记后的多个过孔叠层结构进行模式提取,以获取多个过孔叠层结构模板;其中,模式提取包括提取多个预设参数。
例如,在本公开一实施例提供的建立方法中,获取多个过孔叠层结构的参数信息,包括:从历史生成的过孔叠层结构中获取参数信息;和/或,对电路单元的执行如上述第一方法实施例中任一项的处理方法,建立针对电路单元的过孔叠层结构并获取参数信息。
本公开至少一个实施例提供一种向电路单元插入过孔叠层结构的处理方法,包括:基于电路单元的输入端口的几何结构,针对电路单元的至少一层金属层,执行如上述第一方法实施例中任一项的处理方法;或者,基于电路单元的输入端口的几何结构,从执行如上述第二方法实施例中任一项的建立方法得到的库中获取对应于电路单元的目标过孔叠层结构模板;将目标过孔叠层结构模板插入电路单元。
例如,在本公开一实施例提供的处理方法中,基于电路单元的输入端口的几何结构,针对电路单元的至少一层金属层,执行如上述第一方法实施例中任一项的处理方法,包括:获取电路单元的至少一层金属层中每一层金属层对应的第一部分,由至少一个第一部分组成电路单元对应的过孔叠层结构。
例如,在本公开一实施例提供的处理方法中,基于电路单元的输入端口的几何结构,从执行如上述第二方法实施例中任一项的建立方法得到的库中获取对应于电路单元的目标过孔叠层结构模板,包括:基于电路单元的输入端口的几何结构,从库中搜索与几何结构对应的过孔叠层结构模板的至少一个候选;根据电路单元的特征参数,对至少一个候选进行筛选,获取对应于电路单元的目标过孔叠层结构模板,特征参数包括电参数和/或绕线资源。
例如,在本公开一实施例提供的处理方法中,根据电路单元的电参数和/或绕线资源,对至少一个候选进行筛选,包括:根据特征参数,对至少一个候选进行模式匹配,获取模式匹配程度最高的一个候选作为对应于电路单元的目标过孔叠层结构模板。
例如,在本公开一实施例提供的处理方法中,基于电路单元的输入端口的几何结构,从库中搜索与几何结构对应的过孔叠层结构模板的至少一个候选,包括:基于几何结构,搜索库中的所有过孔叠层结构模板;在金属线段和/或过孔的密度小于预设阈值时,返回与密度小于预设阈值的金属线段和/或过孔的对应的过孔叠层结构模板作为候选,其中,过孔叠层结构模板由金属线段和过孔组成。
例如,在本公开一实施例提供的处理方法中,将目标过孔叠层结构模板插入电路单元,包括:将目标过孔叠层结构模板与电路单元合并;建立目标过孔叠层结构模板与电路单元内部的电子器件的逻辑连接;建立目标过孔叠层结构模板与电路单元外部的输入和/或输出的连接。
本公开至少一个实施例提供一种处理设备,包括处理器和存储器,该存储器中存储有一个或多个计算机程序指令模块;其中,所述一个或多个计算机程序指令模块被所述处理器执行时实现用于执行上述的处理方法或建立方法。
本公开至少一个实施例提供一种计算机可读存储介质,非暂时性存储有计算机可执行指令,其中,当所述计算机可执行指令由处理器执行时实现用于执行上述的处理方法或建立方法。
如上所述,本公开的多个实施例分别提供生成多层金属的过孔叠层结构的方法、建立针对过孔叠层结构的库的方法、向电路单元插入过孔叠层结构的方法、处理设备以及存储介质。通过本公开至少一个实施例提供的方法或设备,可以克服现有EDA工具提供的插入过孔叠层结构的方法限制条件多且性能差的缺陷,并实现定义高质量的过孔叠层结构、使过孔叠层结构的插入独立于PDK和标准单元库并便于用户使用的技术效果。
附图说明
为了更清楚地说明本公开实施例的技术方案,下面将对实施例的附图作简单地介绍,显而易见地,下面描述的附图仅仅涉及本公开的一些实施例,而非对本公开的限制。
图1为本公开至少一个实施例提供的一种生成多层金属的过孔叠层结构的方法的流程图;
图2A为本公开至少一个实施例提供的针对多个输出引脚的待插入过孔叠层结构的单元示意图;
图2B为本公开至少一个实施例提供的一个针对底层金属层生成的过孔叠层结构的示意图;
图2C为本公开至少一个实施例提供的一个针对中层金属层生成的过孔叠层结构的示意图;
图2D为本公开至少一个实施例提供的一个针对顶层金属层生成的过孔叠层结构的示意图;
图3A为本公开至少一个实施例提供的针对单个输出引脚的待插入过孔叠层结构的单元示意图;
图3B为本公开至少一个实施例提供的另一个针对底层金属层生成的过孔叠层结构的示意图;
图4为本公开至少一个实施例提供的一种确定最接近的轨道的流程图;
图5为本公开至少一个实施例提供的一种建立针对过孔叠层结构的库的方法的流程图;
图6为本公开至少一个实施例提供的一种向电路单元插入过孔叠层结构的方法的流程图;
图7为本公开至少一个实施例提供的一种处理设备的示意图;
图8A为本公开至少一个实施例提供的过孔叠层结构的等效电阻图;
图8B为本公开至少一个实施例提供的过孔叠层结构对于减小电阻的结果图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚,下面将结合附图,对本公开实施例的技术方案进行清楚、完整地描述。显然,所描述的实施例是本公开的一部分实施例,而不是全部的实施例。基于所描述的本公开的实施例,本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例,都属于本公开保护的范围。
除非另外定义,本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性,而只是用来区分不同的组成部分。同样,“一个”、“一”或者“该”等类似词语也不表示数量限制,而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同,而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接,而是可以包括电性的连接,不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系,当被描述对象的绝对位置改变后,则该相对位置关系也可能相应地改变。
本公开至少一个实施例提供一种生成多层金属的过孔叠层结构的方法,包括:基于第一金属层的对齐基准,确定连接第一金属层和第二金属层的过孔叠层结构的第一部分,第二金属层为第一金属层的下层金属层,对齐基准为过孔叠层结构的第二部分,第二部分连接第二金属层和第二金属层的下层金属层,基于第一金属层的金属层模式,确定是否调整第一部分的位置;其中,在金属层模式为双间距模式时,调整第一部分的位置。
本公开至少一个实施例提供一种建立针对过孔叠层结构的库的方法,包括:获取多个过孔叠层结构的参数信息;根据电参数和绕线资源,对多个过孔叠层结构进行分类;基于多个过孔叠层结构中的每一个的输入端口的几何结构,对多个过孔叠层结构进行标记;对分类和标记后的多个过孔叠层结构进行模式提取,以获取多个过孔叠层结构模板;其中,模式提取包括提取多个预设参数。
本公开至少一个实施例提供一种向电路单元插入过孔叠层结构的方法,包括:基于电路单元的输入端口的几何结构,针对电路单元的至少一层金属层,执行如上述第一方法实施例中任一项的方法;或者,基于电路单元的输入端口的几何结构,从执行如上述第二方法实施例中任一项的方法得到的库中获取对应于电路单元的目标过孔叠层结构模板;将目标过孔叠层结构模板插入电路单元。
本公开至少一个实施例提供一种处理设备,该处理设备包括处理器和存储器,该存储器中存储有一个或多个计算机程序指令模块;其中,所述一个或多个计算机程序指令模块被所述处理器执行时实现用于执行上述的处理方法或库建立方法。
通过本公开至少一个实施例提供的方法或设备,可以克服现有EDA工具提供的插入过孔叠层结构的方法限制条件多且性能差的缺陷,并实现定义高质量的过孔叠层结构、使过孔叠层结构的插入独立于PDK和标准单元库并便于用户使用的技术效果。
以下将结合附图对本公开提供的实施例进行描述。需要说明的是,对于附图中相同的图案表示相同的金属层、相同的过孔、相同的引脚或相同的金属线段,而相似的附图标记则可以表示相同或相似的部件。
图1示出了根据本公开至少一个实施例的一种生成多层金属的过孔叠层结构的方法流程图。
如图1所示,生成多层金属的过孔叠层结构的方法100包括:
步骤S101,基于第一金属层的对齐基准,确定连接第一金属层和第二金属层的过孔叠层结构的第一部分。其中,第二金属层为第一金属层的下层金属层,对齐基准为过孔叠层结构的第二部分,第二部分连接第二金属层和第二金属层的下层金属层。
在本公开的实施例中,过孔叠层结构包括多个过孔和多条金属线段。例如,6层金属的过孔叠层结构的每一层金属中都有金属线段,或者其中的5层金属中设置有金属线段等。本公开的实施例中的金属线段也可以被称为走线、绕线等。金属线段的宽度由制作工艺所决定,例如PDK,而长度则根据过孔叠层结构所在的单元的宽度所确定,该长度也可以为预设值。
对于涉及半导体的集成电路设计,电路都是由多层金属组成的,比如6层、8层、9层等。在步骤S101中,第一金属层可以是多层金属层中未设置过孔的金属层。例如,对于8层金属,由于M0和M1之间的输出引脚已经确定,第一金属层不能是M0和M1,而可以是M2-M7。对齐基准可以为过孔、轨道或金属线段。输出引脚属于过孔,并且输出引脚的位置是预先确定或预先设置的,其不可更改。本实施方式中,对齐基准可以是标准单元的输出端,其也可以多层金属层中已经设置过孔的金属层,其中标准单元的输出端是标准单元的顶层金属层。标准单元例如是由半导体制造时基板及其上氧化层实现的,其被包装成标准化的标准单元,其包括在标准单元库内。可以理解地,不同的工艺制程或不同的厂商的标准单元也不同。例如,对于多层金属层的所有金属层,其对齐基准可以均采用标准单元的输出端。又如,对于多层金属层的较低层的金属层,其对齐基准可以是标准单元的输出端,对于较高层的金属层,其对齐基准可以是多层金属层中低于较高层的底层的已设置过孔的金属层。可以理解地,对齐基准也可为被称为参考层。
例如,在第一金属层为M2时,第二金属层为M1,对齐基准为M0和M1之间的过孔。又如,第一金属层为M3时,第二金属层仍旧为M1,对齐基准为M0和M1之间的过孔。再如,第一金属层为M4-M7时,第二金属层分别对应于M2-M5,对齐基准分别对应于M2-M5中的金属线段。而在第一金属层为M8时,第二金属层为M6,对齐基准是M6中的金属线段的中间位置。
执行步骤S101之后,就确定了连接第一金属层和第二金属层之间的过孔叠层结构的第一部分。针对多层金属的一个完整的过孔叠层结构包括多个第一部分,例如,6层金属的过孔叠层结构包括5个第一部分。
可选地,第一部分包括第一金属层和第二金属层之间的至少一个过孔以及第一金属层中的至少一条金属线段。
例如,在第一金属层为M2,第二金属层为M1时,第一部分为M1和M2之间的6个过孔及2条金属线段。
除了确定金属线段的位置以外,还可以基于至少一条金属线段与对齐基准的正投影,确定至少一个过孔的中心位置。从而根据过孔的中心位置,就可以生成过孔。
可选地,在执行步骤S101时,基于对齐基准的横坐标或纵坐标,从第一金属层中预设的多个轨道中确定与横坐标或纵坐标最接近的至少一个轨道。
例如,第一金属层为M4,M4中预设有N个轨道,对齐基准为M2中的2条金属线段的纵坐标,则从N个轨道中分别确定与2个纵坐标最接近的至少2个轨道,即每个纵坐标都需要确定最接近的至少1个轨道。N为正整数且N的取值通常由工艺制程决定。
又如,第一金属层为M7,M7中预设有N个轨道,对齐基准为M5中的2条金属线段的横坐标,则分别为这2个横坐标在N个轨道中确定至少1个最接近的轨道。
可选地,在确定最近接的轨道时,可以建立包括轨道标识和轨道位置之间的映射关系的映射表,其中多个轨道中的每个轨道具有不同的轨道标识,轨道位置以预先存储的多个横坐标或多个纵坐标表示。确定对齐基准的位置,对齐基准的位置包括横坐标和纵坐标。根据对齐基准的位置的横坐标或纵坐标,查找映射表中预先记录的多个横坐标或多个纵坐标,确定与对齐基准的位置的横坐标最接近的至少一个横坐标或确定与对齐基准的位置的纵坐标最接近的至少一个纵坐标。确定至少一个横坐标对应的至少一个轨道为与横坐标最接近的至少一个轨道,或者确定至少一个纵坐标对应的至少一个轨道为与纵坐标最接近的至少一个轨道。
本实施方式中,轨道标识可以是轨道的编号,而轨道位置可以用轨道所在的横坐标或纵坐标表识,例如金属层M0中的轨道用横坐标表示,金属层M1中的轨道用纵坐标表示,需要说明的是,同一金属层中的轨道不会采用不同类型的坐标来表示。对齐基准可以是过孔或轨道,从而其对应的对齐基准的位置分别是(横坐标,纵坐标)或者单独的横坐标/纵坐标。即使对齐基准是过孔,在查找映射表时仅使用横坐标或者纵坐标。
而在已经知晓了对齐基准的横坐标或者纵坐标之后,利用该横坐标和纵坐标可以从映射表查找到超过1个横坐标或纵坐标,例如,对齐基准的横坐标是Xi,映射表中预先记录有X0、X1、……、X200共201个横坐标,根据Xi确定X50和X51为距离Xi最近的两个横坐标,即|Xi-X50|=|Xi-X51|,从而得到2个最接近的轨道。
返回继续参见图1,步骤S103,基于第一金属层的金属层模式,确定是否调整第一部分的位置。
例如,针对多层金属的每一层都预先设置有金属层模式,包括单间距模式和双间距模式。单间距模式为两条金属线段之间存在1个轨道,双间距模式为两条金属线段之间存在2个轨道。从而根据预设的金属层模式来确定是否调整第一部分的位置。
步骤S105,在金属层模式为双间距模式时,调整第一部分的位置。
例如,在步骤S101中所确定的第一部分中的金属线段都是默认单间距模式的,那么在确定金属层模式为双间距模式时,就调整第一部分中的金属线段的位置。在金属层模式为单间距模式时,则无需调整第一部分中的金属线段的位置。
可选地,在金属层模式为双间距模式时,移动至少一条金属线段,以使至少一条金属线段中每两条金属线段之间间隔两个轨道。
例如,确定M3的金属层模式为双间距模式,在M3中有3条金属线段,可以仅通过移动其中的2条金属线段来将3条金属线段中的每2条金属线段之间的间距/距离调整为间隔两个轨道。又如,确定M4的金属层模式为双间距模式,在M4中有2条金属线段,仅移动其中的1条金属线段就可以将2条金属线段之间的间距调整为间隔两个轨道。
进一步可选地,选择移动多条金属线段中的任意的至少一条金属线段来调整每两条金属线段之间的间距。
在执行完步骤S105之后,还可以调整金属线段的长度,例如,基于过孔叠层结构的预设尺寸,调整至少一条金属线段的长度。在调整金属线段的长度时,包括增加和减少金属线段的长度。减少金属线段的长度有利于缩小过孔叠层结构的整体尺寸,而增加金属线段的长度有利于过孔叠层结构的设计更简单便捷并且便于绕线布置。
可选地,除了金属层模式所规定的双间距模式和单间距模式之外,对于至少一条金属线段中的每两条金属线段之间的间距大于或等于预设阈值。即,金属线段之间可设置最小的间距值,从而保证在制作时金属线段可以被正确的分开且不会断开。
在一些实施方式中,对于过孔叠层结构的设计存在一些规则限制,例如最小间隔规则或跨金属层间隔规则。可以判断至少一条金属线段中的每一条金属线段是否符合最小间隔规则或符合跨金属层间隔规则。在判断结果为是时,将符合最小间隔规则或符合跨金属层间隔规则的金属线段移动偏离预设的轨道。而在判断结果为否时,则无需对金属线段进行移动。
例如,在M2中有2条金属线段,需要分别判断2条金属线段是否都符合最小间隔规则或符合跨金属层间隔规则,若其中1条金属线段不符合最小间隔规则,则将其从原先的轨道移动开,使得该金属线段的正投影的中轴线与原先的轨道不重合。本实施方式中,最小间隔规则和跨金属层间隔规则的优先级大于金属层模式对于金属线段之间的间距的要求。
本实施例中的方法提供了一种通用的生成多层金属的过孔叠层结构的方案,从而无论针对何种类型的工艺制程、金属层在多层金属所处的位置或者不同的输出引脚的数量,都可以应用相同的方法来生成过孔叠层结构,使得过孔叠层结构与工艺制程或EDA工具不相关,拓宽了本实施例的方法的应用范围并能够提高过孔叠层结构的插入率。
图2A为本公开至少一个实施例提供的针对多个输出引脚的待插入过孔叠层结构的单元的示意图。
在图2A中单元200包括金属层M0、金属层M1和输出引脚201。金属层M0为最底层的金属层,金属层M1为位于金属层M0之上的金属层。金属层M1并非必须是紧邻金属层M0的金属层。作为示例,输出引脚201共有6个,输出引脚201是2倍冗余的设置在金属层M0和金属层M1之间。即,输出引脚201是连接金属层M0和金属层M1的过孔。输出引脚201的数量大于或等于2。
图2A中还示出了一些虚线,虚线为金属层中的轨道(也可被称为轨迹、绕线轨道等),需要理解的是,图2A中并未示出所有的轨道,轨道之间的距离也仅为示意。
图2B示出了本公开至少一个实施例提供的一个针对底层金属层生成的过孔叠层结构的示意图。
在图2B中,过孔叠层结构210包括金属层M0、金属层M1、金属层M2、金属层M3、输出引脚201、过孔202和过孔203。
通常而言,对于多层金属的工艺,底层金属通常为约前三分之一至二分之一的金属层,中层金属为中间的约三分之一的金属层,顶层金属在本公开实施例中通常指最顶层金属。例如,多层金属共包括9层金属,则底层金属可以为M0-M3共四层,中层金属为M4-M7共四层,顶层金属为M8。
与图2A类似,金属层M2位于金属层M1之上,金属层M3位于金属层M2之上,过孔202的数量为6,过孔203的数量为6。过孔202是金属层M1和金属层M2之间的过孔,过孔203为金属层M2和金属层M3之间的过孔。
相隔2层的金属层的轨道的走向相同,例如金属层M0和金属层M2的轨道是水平的,而金属层M1和金属层M3的的轨道的走向是竖直的。并且随着金属层数的增加,上层金属中轨道的间距与下层金属中的轨道的间距不同,并且不同层的轨道的投影不一定完全重合。例如,金属层M1和金属层M3的轨道不重合,轨道之间的间距也不同。
图2B中的过孔叠层结构210为在单元200的基础上通过上述方法实施例中的生成多层金属的过孔叠层结构的方法生成或确定的。
例如,首先确定输出引脚201的中心位置为(X,Y),对于金属层M2,使用输出引脚201纵坐标“Y”来确定M2中最接近的轨道,输出引脚有3*2个,则共确定出2个轨道并获得2条金属线段。然后如果M2是双间距模式,则在M2的金属线段之间保留2个轨道。对于金属层M3,使用输出引脚201横坐标“X”来确定M3中最接近的轨道,输出引脚有3*2个,则共确定出3个轨道并获得3条金属线段。然后如果M3是双间距模式,则在M3的3条金属线段中的相邻的2条金属线段之间保留2个轨道。
图2C为本公开至少一个实施例提供的一个针对中层金属层生成的过孔叠层结构的示意图。
在图2C中,过孔叠层结构220包括金属层M4、金属层M5和过孔204。
金属层M4位于金属层M3之上,金属层M5位于金属层M4之上,过孔204的数量为4。过孔204是金属层M4和金属层M5之间的过孔,而金属层M3和金属层M4之间的过孔未在图中示出,同时金属层M0-M2也未在图中示出。
图2D为本公开至少一个实施例提供的一个针对顶层金属层生成的过孔叠层结构的示意图。
在图2C中,过孔叠层结构220包括金属层M6、金属层M7、金属层M8、过孔205和过孔206。
金属层M6位于金属层M5之上,金属层M7位于金属层M6之上,过孔205的数量为4,过孔206的数量为2。过孔205是金属层M6和金属层M7之间的过孔,过孔206为金属层M7和金属层M8之间的过孔。金属层M5和金属层M6之间的过孔未在图中示出,同时金属层M0-M5也未在图中示出。
过孔叠层结构220和过孔叠层结构230也均为在单元200的基础上,采用例如图1中的方法所确定或生产的。具体可参见上述方法实施例部分和图2B相关的描述,区别在于对齐基准可以是输出引脚201或者当前金属层的向下数第二层金属层中的金属线段。
图3A为本公开至少一个实施例提供的针对单个输出引脚的待插入过孔叠层结构的单元示意图。
在图3A中单元300包括金属层M0、金属层M1、输出引脚301和过孔302。金属层M0为最底层的金属层,金属层M1为位于金属层M0之上的金属层。金属层M1并非必须是紧邻金属层M0的金属层。
在图3A中,输出引脚301共有1个,根据本实施例的方案,需要将其进行扩展,从而扩展出对称的2个过孔302。过孔302是连接金属层M0和金属层M1的过孔。过孔302可以理解为2倍冗余的输出引脚,通过将单个输出引脚进行扩展,图3A中的单元300也可应用上述方法实施例中的方法来生成过孔叠层结构。
图3A中也示出了一些虚线,虚线为金属层中的轨道,需要理解的是,图3A中并未示出所有的轨道,轨道之间的距离也仅为示意。
图3B为本公开至少一个实施例提供的另一个针对底层金属层生成的过孔叠层结构的示意图。
在图3B中,过孔叠层结构310包括金属层M0、金属层M1、金属层M3、输出引脚301、过孔302和过孔303。过孔303是金属层M1和金属层M2之间的过孔,共有4个。
在单元300的基础上,对于金属层M2的对齐基准是金属层M0中的1条金属线段,在该金属线段的两侧分别确定1条金属线段,并基于这2条金属线段和M1中的金属线段确定过孔303。
对于仅有单个输出引脚的单元300,其中层金属或上层金属(顶层金属)要生成的过孔叠层结构类似于图2C和图2D中的中层和顶层的过孔叠层结构,并且其生成方式亦可参见图1相关方法的描述,在此不进行赘述。
图4示出了本公开至少一个实施例提供的确定过孔叠层结构中的过孔的位置的方法的流程图。
如图4所示,该方法400包括以下步骤:
步骤S401,建立包括轨道标识和轨道位置之间的映射关系的映射表。
步骤S402,计算过孔的目标位置(Sx,Sy)。
步骤S403,使用Sy找到金属层M2中最接近的轨道Sy’,以及使用Sx找到金属层M3中最接近的轨道Sx’。
步骤S404,判断金属层M2是否属于双间距模式。
步骤S405,判断金属层M3是否属于双间距模式。
步骤S406,调整Sy’的距离以使金属层M2中的两条金属线段之间保留2个轨道。
步骤S407,调整Sx’的距离以使金属层M3中的两条金属线段之间保留2个轨道。
步骤S408,将过孔的位置从(Sx,Sy)搬移到(Sx’,Sy’)。
在步骤S401中,建立映射表的方式可参见上文的描述,在此不再赘述。
在步骤S402中,是基于对齐基准来初步的确定过孔的目标位置(Sx,Sy),例如,对齐基准是金属层M0的输出引脚的坐标(Sx0,Sy0),则Sy=Sy0,而Sx需要根据输出引脚的数量来确定。对于输出引脚的数量为多个时,Sx=Sx0,而在输出引脚的数量为1个时,Sx=Sx0+轨道间距,或者Sx=Sx0-轨道间距。
步骤S403也可参见上文的描述,在此不再展开。
步骤S404和步骤S405没有执行的先后顺序的限制。在确定金属层M2属于双间距模式则继续执行步骤S406,否则直接执行步骤S408。确定金属层M3属于双间距模式则继续执行步骤S407,否则直接执行步骤S408。
对于上述图2A-图3B中的任一过孔叠层结构的过孔都可以采用如图4所示的方法来确定。图4中的金属层M2和金属层M3仅为示例,其可变更为除最底层的金属层M0和M1之外的任何其它金属层。
图5为根据本公开至少一个实施例提供的建立针对过孔叠层结构的库的方法的流程图。
在图5中,该方法500包括:
步骤S501,获取多个过孔叠层结构的参数信息。
步骤S503,根据电参数和绕线资源,对多个过孔叠层结构进行分类。
步骤S505,基于多个过孔叠层结构中的每一个的输入端口的几何结构,对多个过孔叠层结构进行标记。
步骤S507,对分类和标记后的多个过孔叠层结构进行模式提取,以获取多个过孔叠层结构模板;其中,模式提取包括提取多个预设参数。模板可以用于搜索或套用,例如,在该模板生成之后,可以通过对模板进行搜索来得到最匹配的模板,从而可以直接在检索到的模板的基础上进行调整或直接使用。
首先执行步骤S501,可选地,其中的多个过孔叠层结构可以是历史生成的过孔叠层结构、对电路单元执行上述图1中的方法生成的过孔叠层结构等。
参数信息包括最底层金属层、顶层金属层、每一层金属层中的金属线段的数量、金属线段之间的最小间距、金属层的密度、金属层模式、金属层中的轨道的标识、电参数、绕线资源等有助于描述过孔叠层结构的参数。要获取的参数信息的数量在此不进行限制,数量越多,建立的库越精准。
本实施例方式中,步骤S503利用电参数和绕线资源对过孔叠层结构进行一次分类,使得后续可以利用电参数和绕线资源在库中对过孔叠层结构进行检索。本实施例中的电参数包括电阻和电容。绕线资源包括轨道数量和轨道标识等。
继续执行步骤S505,根据过孔叠层结构的输入端口的几何结构对其对应的过孔叠层结构进行标记。输入端口在上文中也被称为输出引脚,其几何结构包括单个引脚和多个引脚,其中多个引脚需要表示出多个引脚的形式,例如3*2表示有3列引脚,每列有2个,总共6个引脚。可选地,单个引脚也可表示为1*1的阵列。
执行步骤S507,可以根据多个预设参数对分类和标记后的过孔叠层结构进行提取,从而得到每个过孔叠层结构的模板。多个预设参数可以是上述的参数信息中的部分或全部,预设参数的选取主要考虑预设参数对于过孔叠层结构的重要性,例如最底层金属层和顶层金属层必不可缺,而金属层模式可选择性的保留。
根据图5中的方法建立的库的一种实施方式为可被调用的数据,例如被实现为描述库和单元的模块,库例如包括处理方式、电压、操作条件等内容。例如Cell是一个单元,VL_M1_M6_2_2_2_2_2_1是单元的名称。VL_M1_M6_2_2_2_2_2_1中的VL表示单元是过孔叠层结构的单元,M1为底层金属(即从这一层开始需要生成过孔叠层结构),M6为顶层金属,2_2_2_2_2_1分别是金属层M1-M6中的金属线段的数量,即M1中有2条金属线段,M2-M5中也分别有2条金属线段,M6有1条金属线段。
本实施例中的方法对过孔叠层结构进行分析和提取,建立一个包括过孔叠层结构的模板的库,该库可在后续生成或建立过孔叠层结构中使用,从而能够进一步简化或帮助过孔叠层结构的生成或建立。
图6为根据本公开至少一个实施例提供一种向电路单元插入过孔叠层结构的方法。
在图6中,该方法600包括以下步骤:
步骤S601,基于电路单元的输入端口的几何结构,针对电路单元的至少一层金属层,执行如上述第一方法实施例中任一项的方法。
步骤S602,基于电路单元的输入端口的几何结构,从执行如上述第二方法实施例中任一项的方法得到的库中获取对应于电路单元的目标过孔叠层结构模板。
步骤S603,将目标过孔叠层结构模板插入电路单元。
步骤S602和步骤603、或者步骤S601,选择性地执行其中之一,最终得到电路单元对应的过孔叠层结构。对于步骤S601,其在执行过程中,就在电路单元中生成了过孔叠层结构。对于步骤S602和S603,在将目标过孔叠层结构模板插入电路单元之后,还需要将模板调整到与该电路单元适配。
本公开至少一个实施例所涉及的电路单元可以是实现某种功能的电路模块,例如放大器电路等。该电路单元逻辑或物理上划分出来的,例如其可以是某个电路系统中的不可分离的一部分,或者是一个单独的电路器件。
具体地,在执行步骤S601时,可以获取电路单元的至少一层金属层中每一层金属层对应的第一部分,由至少一个第一部分组成电路单元对应的过孔叠层结构。例如,电路单元具有7层金属,则对金属层M1至M6依次执行如图1所示的方法(无需对金属层M0执行),分别得到对应于金属层M1-M6的过孔叠层结构的第一部分,金属层M1-M6的过孔叠层结构的第一部分结合金属层M0本身的输出引脚以及输入引脚,组成针对该电路单元的过孔叠层结构。
在执行步骤S602时,可以基于电路单元的输入端口的几何结构,从库中搜索与几何结构对应的过孔叠层结构模板的至少一个候选。例如几何结构为2*3或1*1的输出引脚阵列,从库中可搜索到多个符合该输出引脚阵列的候选模板。
可选地,可以基于几何结构,搜索库中的所有过孔叠层结构模板。在金属线段和/或过孔的密度小于预设阈值时,返回与密度小于预设阈值的金属线段和/或过孔的对应的过孔叠层结构模板作为候选,其中,过孔叠层结构模板由金属线段和过孔组成。
仅利用几何结构可能得到过多数量的过孔叠层结构模板,因此本公开实施例还可以选择性地将金属线段的密度和/或过孔的密度作为进一步的筛选条件。通常可以选择设置该密度的上限,从而超过该上限的模板必然不适用于该电路单元。
然后根据电路单元的特征参数,对至少一个候选进行筛选,获取对应于电路单元的目标过孔叠层结构模板,该特征参数包括电参数和/或绕线资源。利用电参数和绕线资源可以高效地对候选模板进行筛选,从而快速地得到所需的模板。
进一步可选地,根据特征参数,对至少一个候选进行模式匹配,获取模式匹配程度最高的一个候选作为对应于电路单元的目标过孔叠层结构模板。在利用电参数和绕线资源进行筛选时,可以采用模式匹配的方式进行筛选,从而可以防止所有的候选模板都被筛选掉或者仍然剩余多个候选。
在执行步骤603时,可以将目标过孔叠层结构模板与电路单元合并。建立目标过孔叠层结构模板与电路单元内部的电子器件的逻辑连接。以及建立目标过孔叠层结构模板与电路单元外部的输入和/或输出的连接。
例如,依据模板过孔叠层结构模板的金属线段的位置与电路单元的轨道的中轴线的位置来合并。在插入该模板之后,还需要将过孔叠层结构的最底层金属和最顶层金属与电路单元内的器件进行连接,以及需要完成外部的连接。
如图7所示,本公开至少一个实施例提供一种处理设备700。处理设备700包括处理器710和存储器720。上述方法实施例均可以由处理器710执行。存储器720可以存储计算机可执行指令,该计算机可执行指令例如为一个或多个计算机程序指令模块,在由处理器710执行时实现如上述方法实施例中所描述方案。存储器720和处理器710可以通过总线系统和/或其它形式的连接机构(未示出)互连。例如,用于生成多层金属的过孔叠层结构的装置、用于建立针对过孔叠层结构的库的装置和/或用于向电路单元插入过孔叠层结构的装置均可采用处理设备700实现。
对应地,本公开至少一个实施例提供一种计算机可读存储介质,非暂时性存储有计算机可执行指令,其中,当所述计算机可执行指令由处理器执行时实现用于执行上述的处理方法或库建立方法。
例如,处理器710可以是中央处理单元(CPU)、图形处理单元(GPU)或者具有数据处理能力和/或程序执行能力的其它形式的处理单元。例如,中央处理单元(CPU)可以为X86或ARM架构等。处理器710可以为通用处理器或专用处理器,可以控制电子设备700中的其它组件以执行期望的功能。
例如,存储器720可以包括一个或多个计算机程序产品的任意组合,计算机程序产品可以包括各种形式的计算机可读存储介质,例如易失性存储器和/或非易失性存储器。易失性存储器例如可以包括随机存取存储器(RAM)和/或高速缓冲存储器(cache)等。非易失性存储器例如可以包括只读存储器(ROM)、硬盘、可擦除可编程只读存储器(EPROM)、便携式紧致盘只读存储器(CD-ROM)、USB存储器、闪存等。在计算机可读存储介质上可以存储一个或多个计算机程序模块,处理器710可以运行一个或多个计算机程序模块,以实现电子设备700的各种功能。在计算机可读存储介质中还可以存储各种应用程序和各种数据以及应用程序使用和/或产生的各种数据等。
本实施中的处理设备通过执行上述方法实施例中所描述的方法,可以克服现有EDA工具提供的插入过孔叠层结构的方法限制条件多且性能差的缺陷,并实现定义高质量的过孔叠层结构、使过孔叠层结构的插入独立于PDK和标准单元库并便于用户使用的技术效果。
图8A为本公开至少一个实施例提供的过孔叠层结构的等效电阻图。
图8A中示出了过孔叠层结构以及其对应的等效电阻。图8A中,A为输入端口、M2为金属层2中的金属线段的等效电阻、V2为金属层2和金属层3之间的过孔的等效电阻、M3为金属层3中的金属线段的等效电阻、V3为金属层3和金属层4之间的过孔的等效电阻、M4为金属层4中的金属线段的等效电阻、V4为金属层4和顶层金属之间的等效电阻、M5为顶层金属层(金属层5)中的金属线段的等效电阻,B为顶层金属中的输出端口。
图8B为本公开至少一个实施例提供的过孔叠层结构对于减小电阻的结果图。
在图8B中,VL Res.Saving是节省的电阻值,Res.last.vl是采用现有的过孔叠层结构所对应的电阻值,Res.current.vl是采用本公开实施例实现的过孔叠层结构所对应的电阻值。
在图8B中,取值“67”是设置有金属层M2到金属层M3之间的过孔叠层结构时对应减少的电阻值的示例,取值“34.4”是设置有金属层M2到金属层M4之间的过孔叠层结构时对应减少的电阻值的示例,取值“11.45”是设置有金属层M2到金属层M5之间的过孔叠层结构时对应减少的电阻值的示例,3个取值“8.25”依次是设置有金属层M2到金属层M6、金属层M2到M7、和金属层M2到M8之间的过孔叠层结构时对应减少的电阻值的示例。
从图8B可以看出,随着过孔叠层结构的层数的增高,所能够减小的电阻值逐渐平稳。因此,对于金属层数量少的电路单元,过孔叠层结构能够有效地减少电阻值,并改善电路的性能。而对于金属层数量多的电路单元,过孔叠层结构也在一定程度上减少了电阻值,起到了改善电路性能的效果。
有以下几点需要说明:
(1)本公开实施例附图只涉及到本公开实施例涉及到的结构,其他结构可参考通常设计。
(2)在不冲突的情况下,本公开的实施例及实施例中的特征可以相互组合以得到新的实施例。
以上所述,仅为本公开的具体实施方式,但本公开的保护范围并不局限于此,本公开的保护范围应以所述权利要求的保护范围为准。
Claims (19)
1.一种生成多层金属的过孔叠层结构的处理方法,包括:
基于第一金属层的对齐基准,确定连接所述第一金属层和第二金属层的过孔叠层结构的第一部分,所述第二金属层为所述第一金属层的下层金属层,所述对齐基准为所述过孔叠层结构的第二部分,所述第二部分连接所述第二金属层和所述第二金属层的下层金属层,
基于所述第一金属层的金属层模式,确定是否调整所述第一部分的位置;其中,在所述金属层模式为双间距模式时,调整所述第一部分的位置。
2.如权利要求1所述的处理方法,其中,所述第一部分包括所述第一金属层和所述第二金属层之间的至少一个过孔以及所述第一金属层中的至少一条金属线段。
3.如权利要求2所述的处理方法,其中,所述基于第一金属层的对齐基准,确定连接所述第一金属层和第二金属层的过孔叠层结构的第一部分,包括:
基于所述对齐基准的横坐标或纵坐标,从所述第一金属层中预设的多个轨道中确定与所述横坐标或纵坐标最接近的至少一个轨道。
4.如权利要求3所述的处理方法,其中,在所述金属层模式为双间距模式时,调整所述第一部分的位置,包括:
移动所述至少一条金属线段,以使所述至少一条金属线段中每两条金属线段之间间隔两个轨道。
5.如权利要求2-4中任一项所述的处理方法,其中,所述方法还包括:
基于所述过孔叠层结构的预设尺寸,调整所述至少一条金属线段的长度。
6.如权利要求2所述的处理方法,其中,所述方法还包括:
基于所述至少一条金属线段与所述对齐基准的正投影,确定所述至少一个过孔的中心位置。
7.如权利要求2所述的处理方法,其中,所述方法还包括:
所述至少一条金属线段中的每两条金属线段之间的间距大于或等于预设阈值。
8.如权利要求2所述的处理方法,其中,所述方法还包括:
判断所述至少一条金属线段中的每一条金属线段是否符合最小间隔规则或符合跨金属层间隔规则;
在判断结果为是时,将符合所述最小间隔规则或符合所述跨金属层间隔规则的金属线段移动偏离预设的轨道。
9.如权利要求3所述的处理方法,其中,所述基于所述对齐基准的横坐标或纵坐标,从所述第一金属层中预设的多个轨道中确定与所述横坐标或纵坐标最接近的至少一个轨道,包括:
建立包括轨道标识和轨道位置之间的映射关系的映射表,其中所述多个轨道中的每个轨道具有不同的轨道标识,所述轨道位置以预先存储的多个横坐标或多个纵坐标表示;
确定所述对齐基准的位置,所述对齐基准的位置包括横坐标和纵坐标;
根据所述对齐基准的位置的横坐标或纵坐标,查找所述映射表中预先记录的多个横坐标或多个纵坐标,确定与所述对齐基准的位置的横坐标最接近的至少一个横坐标或确定与所述对齐基准的位置的纵坐标最接近的至少一个纵坐标;
确定所述至少一个横坐标对应的至少一个轨道为与所述横坐标最接近的至少一个轨道,或者确定所述至少一个纵坐标对应的至少一个轨道为与所述纵坐标最接近的至少一个轨道。
10.一种针对过孔叠层结构的库的建立方法,包括:
获取多个过孔叠层结构的参数信息;
根据电参数和绕线资源,对所述多个过孔叠层结构进行分类;
基于所述多个过孔叠层结构中的每一个的输入端口的几何结构,对所述多个过孔叠层结构进行标记;
对分类和标记后的所述多个过孔叠层结构进行模式提取,以获取多个过孔叠层结构模板;
其中,所述模式提取包括提取多个预设参数。
11.如权利要求10所述的建立方法,其中,所述获取多个过孔叠层结构的参数信息,包括:
从历史生成的过孔叠层结构中获取所述参数信息;和/或,
对电路单元的执行如权利要求1-9中任一项所述的处理方法,建立针对所述电路单元的过孔叠层结构并获取所述参数信息。
12.一种向电路单元插入过孔叠层结构的处理方法,包括:
基于所述电路单元的输入端口的几何结构,针对所述电路单元的至少一层金属层,执行如权利要求1-9中任一项所述的处理方法;或者,
基于所述电路单元的输入端口的几何结构,从执行如权利要求10或11所述的建立方法得到的库中获取对应于所述电路单元的目标过孔叠层结构模板;将所述目标过孔叠层结构模板插入所述电路单元。
13.如权利要求12所述的处理方法,其中,所述基于所述电路单元的输入端口的几何结构,针对所述电路单元的至少一层金属层,执行如权利要求1-9中任一项所述的处理方法,包括:
获取所述电路单元的至少一层金属层中每一层金属层对应的第一部分,由至少一个第一部分组成所述电路单元对应的过孔叠层结构。
14.如权利要求12所述的处理方法,其中,所述基于所述电路单元的输入端口的几何结构,从执行如权利要求10或11所述的建立方法得到的库中获取对应于所述电路单元的目标过孔叠层结构模板,包括:
基于所述电路单元的输入端口的几何结构,从所述库中搜索与所述几何结构对应的过孔叠层结构模板的至少一个候选;
根据所述电路单元的特征参数,对所述至少一个候选进行筛选,获取所述对应于所述电路单元的目标过孔叠层结构模板,所述特征参数包括电参数和/或绕线资源。
15.如权利要求14所述的处理方法,其中,所述根据所述电路单元的电参数和/或绕线资源,对所述至少一个候选进行筛选,包括:
根据所述特征参数,对所述至少一个候选进行模式匹配,获取模式匹配程度最高的一个候选作为所述对应于所述电路单元的目标过孔叠层结构模板。
16.如权利要求14所述的处理方法,其中,基于所述电路单元的输入端口的几何结构,从所述库中搜索与所述几何结构对应的过孔叠层结构模板的至少一个候选,包括:
基于所述几何结构,搜索所述库中的所有过孔叠层结构模板;
在金属线段和/或过孔的密度小于预设阈值时,返回与密度小于所述预设阈值的所述金属线段和/或过孔的对应的过孔叠层结构模板作为候选,其中,所述过孔叠层结构模板由金属线段和过孔组成。
17.如权利要求12所述的处理方法,其中,所述将所述目标过孔叠层结构模板插入所述电路单元,包括:
将所述目标过孔叠层结构模板与所述电路单元合并;
建立所述目标过孔叠层结构模板与所述电路单元内部的电子器件的逻辑连接;
建立所述目标过孔叠层结构模板与所述电路单元外部的输入和/或输出的连接。
18.一种处理设备,包括:
处理器,
存储器,存储有一个或多个计算机程序指令模块;
其中,所述一个或多个计算机程序指令模块被所述处理器执行时实现如权利要求1-9任一项所述的处理方法、10-11任一项所述的建立方法或12-17中任一项所述的处理方法。
19.一种计算机可读存储介质,非暂时性存储有计算机可执行指令,其中,当所述计算机可执行指令由处理器执行时实现如权利要求1-9任一项所述的处理方法、10-11任一项所述的建立方法或12-17中任一项所述的处理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210662002.1A CN115081375A (zh) | 2022-06-13 | 2022-06-13 | 过孔叠层结构的处理方法、库建立方法、设备及存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210662002.1A CN115081375A (zh) | 2022-06-13 | 2022-06-13 | 过孔叠层结构的处理方法、库建立方法、设备及存储介质 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115081375A true CN115081375A (zh) | 2022-09-20 |
Family
ID=83252349
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210662002.1A Pending CN115081375A (zh) | 2022-06-13 | 2022-06-13 | 过孔叠层结构的处理方法、库建立方法、设备及存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115081375A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115577672A (zh) * | 2022-11-17 | 2023-01-06 | 深圳鸿芯微纳技术有限公司 | 通孔单元的确定方法、装置、电子设备及存储介质 |
-
2022
- 2022-06-13 CN CN202210662002.1A patent/CN115081375A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115577672A (zh) * | 2022-11-17 | 2023-01-06 | 深圳鸿芯微纳技术有限公司 | 通孔单元的确定方法、装置、电子设备及存储介质 |
CN115577672B (zh) * | 2022-11-17 | 2023-03-14 | 深圳鸿芯微纳技术有限公司 | 通孔单元的确定方法、装置、电子设备及存储介质 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111368493B (zh) | 一种基于稀疏网格的自动版图布线生成方法 | |
KR101745798B1 (ko) | 글로벌 연결부 라우팅 방법 및 이를 실시하기 위한 시스템 | |
US8037441B2 (en) | Gridded-router based wiring on a non-gridded library | |
US7065731B2 (en) | Removal of acute angles in a design layout | |
US20140304670A1 (en) | RC Corner Solutions for Double Patterning Technology | |
US10831972B2 (en) | Capacity model for global routing | |
JP2007188488A (ja) | パッキングベースのマクロ配置方法とそれを用いた半導体チップ | |
CN115081375A (zh) | 过孔叠层结构的处理方法、库建立方法、设备及存储介质 | |
US10990741B2 (en) | Multiple patterning method and system for implementing the method | |
JP4652242B2 (ja) | 半導体集積回路のセル配置方法 | |
US9946828B2 (en) | Integrated circuit and method of designing layout thereof | |
CN105069228B (zh) | 一种在spare cell上加入spare via的方法 | |
US8276110B2 (en) | Reducing voltage drops in power networks using unused spaces in integrated circuits | |
Chi et al. | Performance-preserved analog routing methodology via wire load reduction | |
CN107153719B (zh) | 一种冗余金属填充方法的方法及系统 | |
JPH08212241A (ja) | 半導体集積回路用マスクパターンまたはウエハ上への直接描画パターンの設計方法,及びそれらのデザインルール確認方法 | |
US8751975B2 (en) | RC corner solutions for double patterning technology | |
US7530038B2 (en) | Method and placement tool for designing the layout of an electronic circuit | |
US11552067B2 (en) | Semiconductor cell blocks having non-integer multiple of cell heights | |
TWI718245B (zh) | 積體電路、製造其的電腦實施方法以及定義其的標準元件 | |
US6918102B2 (en) | Method and apparatus for exact relative positioning of devices in a semiconductor circuit layout | |
US20150121330A1 (en) | Hierarchical electromigration analysis using intelligent connectivity | |
US8316331B1 (en) | Method and mechanism for implementing extraction for an integrated circuit design | |
CN111199133B (zh) | 一种自动布线绕线的方法 | |
US6925619B2 (en) | IC conductor capacitance estimation method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |