CN115081367A - 基于uvm存储模型的寄存器突发访问的建模方法 - Google Patents
基于uvm存储模型的寄存器突发访问的建模方法 Download PDFInfo
- Publication number
- CN115081367A CN115081367A CN202210659721.8A CN202210659721A CN115081367A CN 115081367 A CN115081367 A CN 115081367A CN 202210659721 A CN202210659721 A CN 202210659721A CN 115081367 A CN115081367 A CN 115081367A
- Authority
- CN
- China
- Prior art keywords
- register
- model
- burst
- uvm
- access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 83
- 238000012795 verification Methods 0.000 claims abstract description 59
- 230000007246 mechanism Effects 0.000 claims abstract description 11
- 238000012360 testing method Methods 0.000 claims description 8
- 238000013507 mapping Methods 0.000 claims description 3
- 238000004088 simulation Methods 0.000 abstract description 4
- 230000006870 function Effects 0.000 description 8
- 230000008569 process Effects 0.000 description 7
- 230000006399 behavior Effects 0.000 description 4
- 230000002411 adverse Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000010200 validation analysis Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
- G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本发明公开了一种基于UVM存储模型的寄存器突发访问的建模方法，创建UVM验证环境，用于验证待测器件；对目标寄存器进行建模，获得寄存器模型；创建存储模型，用于突发访问目标寄存器；创建寄存器块并将寄存器模型与存储模型加入寄存器块；调用UVM验证环境的适配器的reg2bus方法将突发访问类型转换为单个的寄存器访问类型；对UVM验证环境的寄存器显示预测机制进行设置，更新寄存器模型的期望值与镜像值；在寄存器模型的序列中创建动态数组，并设置动态数组的大小；调用存储模型的burst_write方法与burst_read方法对目标寄存器进行读写。本发明解决了现有技术中于UVM缺乏对寄存器突发读写访问行为功能的支持这一验证漏洞，提高了验证人员的验证效率以及仿真效率。
Description
技术领域
本发明涉及芯片验证技术领域，特别涉及一种基于UVM存储模型的寄存器突发访问的建模方法。
背景技术
通常情况下，UVM(Universal Verification Methodology，通用验证方法学)提供的寄存器模型(RAL，Register Abstraction Layer)可以非常方便的对DUT(Device undertest，待测器件)中的寄存器进行建模，并且提供了一系列的寄存器访问接口方法来方便的对DUT中寄存器的读写访问以及其功能进行验证。比如验证开发人员可以通过调用寄存器的read和write方法轻松的完成对某个寄存器的一次读写访问。但是每调用一次寄存器读写访问方法，只会对某一个寄存器发起一次读或写的访问，这是因为寄存器模型中的适配器(Device under test，待测器件)一次只能处理对一个寄存器的访问，但是一些常见的SOC(System on Chip，系统级芯片)总线是支持突发读写访问的，比如典型的AHB总线(Advanced High-performance Bus，高级高性能总线)就支持突发访问传输特性。 也就是说UVM提供的寄存器模型接口方法中不支持对寄存器的突发读写访问，只提供了对存储的突发读写访问的支持，这给验证开发人员的验证工作带来了麻烦，需要花费更多的精力来对设计这种寄存器突发读写访问功能进行验证。 同时这也意味着寄存器突发读写访问功能点就永远不会被测试覆盖到，遗留了验证漏洞，可能会导致芯片流片的失败，而且由于不支持突发读写访问，读写访问以及仿真的效率也会受到影响。除此之外，验证开发人员还需要手动去更新维护寄存器模型中的镜像值，而不是使用UVM寄存器模型中提供的预测同步机制，这对于一个较为复杂的芯片来说，往往其中会有成千上万的寄存器，这种手动更新维护的验证方法效率非常低。
现有技术存在如下缺陷：
(1)现有基于UVM验证方法学搭建的寄存器模型不支持对寄存器的突发读写访问行为功能的建模，导致暂时没有有效可行的方案。
(2)由于UVM缺乏对寄存器突发读写访问行为功能的支持，因此该功能点无法被测试覆盖到，遗留了验证漏洞，可能会导致芯片流片的失败。
(3)寄存器读写访问以及仿真的效率也会受到不良影响。
(4)验证开发人员需要手动更新维护寄存器模型中的镜像值，而不是使用UVM寄存器模型中提供的预测同步机制，这对于一个较为复杂的芯片来说，往往其中会有成千上万的寄存器，这种手动更新维护的验证方法效率非常低。
发明内容
根据本发明实施例，提供了一种基于UVM存储模型的寄存器突发访问的建模方法，其特征在于，包含如下步骤：
创建UVM验证环境，用于验证待测器件；
对待测器件的目标寄存器进行建模，获得寄存器模型；
在UVM验证环境中创建存储模型，用于突发访问目标寄存器；
在UVM验证环境中创建寄存器块，并将寄存器模型与存储模型加入寄存器块；
调用UVM验证环境的适配器的reg2bus方法将调用存储模型时产生的突发访问类型转换为单个的寄存器访问类型；
对UVM验证环境的寄存器显示预测机制进行设置，更新寄存器模型的期望值与镜像值；
在寄存器模型的序列中创建动态数组，并设置动态数组的大小；
调用存储模型的burst_write方法与burst_read方法对目标寄存器进行读写。
进一步，寄存器模型派生于uvm_reg寄存器类。
进一步，存储模型的深度为待测器件所支持的目标寄存器的长度。
进一步，存储模型的位宽与目标寄存器的位宽一致。
进一步，当将寄存器模型与存储模型加入寄存器块时，使用第一个被突发访问的目标寄存器的句柄调用UVM验证环境的类库提供的get_offset方法获取第一个被突发访问的目标寄存器的物理地址作为存储模型的首地址。
进一步，对UVM验证环境的寄存器显示预测机制进行设置，更新寄存器模型的期望值与镜像值，包含如下子步骤；
在UVM验证环境中，为UVM验证环境的预测器设置对应的地址映射表与适配器；
连接UVM验证环境的寄存器总线监测器监测到的寄存器总线事务数据广播端口与预测器的接收端口。
进一步，在调用存储模型的burst_write方法与burst_read方法对目标寄存器进行读写时，调用UVM验证环境中目标寄存器的期望值与目标寄存器的镜像值的获取方法进行验证。
进一步，将调用存储模型时产生的突发访问类型转换为单个的寄存器访问类型，包含如下子步骤：
调用存储模型的burst_write方法与burst_read方法时产生请求序列与存储模型数据请求类型的序列元素；
调用适配器的reg2bus方法将存储模型数据请求类型的序列元素转换成寄存器总线事务类型的请求序列元素；
将调用存储模型时产生的突发访问类型转换成单个的寄存器访问类型。
根据本发明实施例的基于UVM存储模型的寄存器突发访问的建模方法，利用UVM验证环境中存储模型的接口方法使得本实施例简单易行，同时利用寄存器模型的适配器来将突发寄存器访问转换为单个寄存器的读写访问，从而实现对寄存器的突发读写访问，解决了现有技术中于UVM缺乏对寄存器突发读写访问行为功能的支持这一验证漏洞，提高了验证人员的验证效率以及仿真效率。
要理解的是，前面的一般描述和下面的详细描述两者都是示例性的，并 且意图在于提供要求保护的技术的进一步说明。
附图说明
图1为根据本发明实施例基于UVM存储模型的寄存器突发访问的建模方法的原理图；
图2为根据本发明实施例基于UVM存储模型的寄存器突发访问的建模方法的步骤流程图；
图3为图2中步骤S5的子步骤的流程图；
图4为图2中步骤S6的子步骤的流程图。
具体实施方式
本实施例的寄存器总线包含如下信号：
bus_valid：为1时总线数据有效，为0时无效。该有效信号只持续一个时钟，DUT应该在其为1的期间对总线上的数据进行采样。如果是写操作，DUT应该在下一个时钟检测到总线数据有效后，采样总线上的数据并写入到其内部寄存器。如果是读操作，DUT应该在下一个时钟检测到总线数据有效后，将寄存器数据读到数据总线上。
bus_op：总线读写操作。为2'b00时向总线上写单个寄存器操作，为2'b01时从总线上读单个寄存器操作，2'b10时向总线上发起突发读操作，为2'b11时向总线上发起突发写操作。
bus_addr：表示地址总线上的地址，其位宽为16位。
bus_wr_data：表示写数据总线上的16位宽的数据。
bus_rd_data：表示从数据总线上读取的16位宽的数据。
这里地址总线宽度为16位，数据总线宽度也为16位，这里示例的突发访问读写寄存器burst_reg的位宽也为16位宽，即与总线宽度一致，我们为突发访问读写寄存器burst_reg0~7分配的总线地址为 16'h20~16'h27。
如果要对上述burst_reg进行突发访问，只要发起对寄存器burst_reg0的读写访问即可，并且此时 bus_vaild信号需要为高有效电平，具体分为以下突发写和突发读访问两个过程：
(1)当发起的是突发写访问操作的时候，在bus_vaild信号为高的同时，将写数据总线bus_wr_data上的数据顺次写入寄存器burst_reg0~7，具体写入寄存器的数量取决于突发访问的长度。
(2)当发起的是突发读访问操作的时候，检测bus_valid信号为高，然后将寄存器burst_reg0~7的值依次传输到读数据总线bus_rd_data上，具体传输到读数据总线上的寄存器数量同样取决于突发访问的长度。
以下将结合附图，详细描述本发明的优选实施例，对本发明做进一步阐述。
首先，将结合图1~4描述根据本发明实施例的基于UVM存储模型的寄存器突发访问的建模方法，用于芯片验证，其应用场景广阔。
如图1~4所示，本发明实施例的基于UVM存储模型的寄存器突发访问的建模方法，包含如下步骤：
在S1中，如图1~2所示，创建UVM验证环境，用于验证待测器件。
在S2中，如图1~2所示，对待测器件的目标寄存器进行建模，获得寄存器模型。
进一步，寄存器模型派生于uvm_reg寄存器类。
在S3中，如图1~2所示，在UVM验证环境中创建存储模型，用于突发访问目标寄存器。
进一步，存储模型的深度为待测器件所支持的目标寄存器的长度。
进一步，存储模型的位宽与目标寄存器的位宽一致。
在S4中，如图1~2所示，在UVM验证环境中创建寄存器块，并将突发访问目标寄存器的寄存器模型与用于突发寄存器访问的存储模型加入寄存器块。
进一步，当将寄存器模型与存储模型加入寄存器块时，使用第一个被突发访问的目标寄存器的句柄调用UVM验证环境的类库提供的get_offset方法来获取第一个被突发访问的目标寄存器的物理地址作为存储模型的首地址，即相当于把突发访问的目标寄存器当作存储模型中建模的目标存储单元来访问，这样就可以利用UVM验证环境为我们提供的burst_write方法和burst_read方法来对寄存器进行突发访问。
在S5中，如图1~2所示，调用UVM验证环境的适配器(adapter)的reg2bus方法将调用存储模型时产生的突发访问类型转换为单个的寄存器访问类型，使得寄存器显示预测机制可以正常工作。
进一步，将调用存储模型时产生的突发访问类型转换为单个的寄存器访问类型，包含如下子步骤：
在S51中，如图3所示，调用存储模型的burst_write方法与burst_read方法时产生请求序列与存储模型数据请求类型的序列元素；
在S52中，如图3所示，调用适配器的reg2bus方法将存储模型数据请求类型的序列元素转换成寄存器总线事务类型的请求序列元素；
在S53中，如图3所示，将调用存储模型时产生的突发访问类型转换成单个的寄存器访问类型。
在S6中，如图1~2所示，对UVM验证环境的寄存器显示预测机制进行设置，更新寄存器模型的期望值与镜像值。
进一步，对所述UVM验证环境的寄存器显示预测机制进行设置，更新所述寄存器模型的期望值与镜像值，包含如下子步骤；
在S61中，如图1、4所示，在UVM验证环境中，为预测器(predictor)设置对应的地址映射表与适配器(adapter)。
在S62中，如图1、4所示，连接UVM验证环境的寄存器总线监测器(monitor)监测到的寄存器总线事务数据广播端口与预测器(predictor)的接收端口，从而使得寄存器模型可以自动对期望值和镜像值进行更新同步。
在S7中，如图1~2所示，在寄存器模型的序列中创建动态数组，并设置动态数组的大小，即突发访问的长度。
在S8中，如图1~2所示，调用存储模型的burst_write方法与burst_read方法对目标寄存器进行读写。
进一步，在调用存储模型的burst_write方法与burst_read方法对目标寄存器进行读写时，调用目标寄存器的期望值与镜像值的相关获取方法进行验证，从而验证本实施例是否为简便且易行的。
如图1所示，突发读访问寄存器过程及原理如下：
(1)设置突发读访问的目标寄存器的长度和突发读访问数据的动态数组。
(2)调用UVM验证环境提供的存储模型的存储突发读访问方法来对目标寄存器进行读访问。
(3)存储模型产生请求序列，并产生存储模型数据请求类型的序列元素。
(4)调用适配器(adapter)的reg2bus方法将上述存储模型数据请求类型的序列元素转换成寄存器总线事务类型的请求序列元素，这里需要将调用存储模型产生的突发读访问类型自动转换为单个的寄存器读访问类型。
(5)将这些单个的寄存器总线事务类型请求序列元素传送给寄存器总线序列器(sequencer)，然后再由序列器传送给寄存器总线驱动器(driver)，然后寄存器总线驱动器(driver)将这些单个的寄存器总线事务类型请求序列元素驱动到寄存器总线上并依次返回读取的目标寄存器的值，并将返回的数值放回到事务请求数据中。
(6)寄存器总线监测器(monitor)监测到上述被驱动到寄存器总线上的事务请求数据，并将其逐一广播给预测器(predictor)。
(7)预测器(predictor)根据接收到的寄存器总线事务请求数据来完成对突发读访问寄存器的镜像值与实际值的更新同步。
(8)调用适配器(adapter)的bus2reg方法将总线事务请求数据中读取的值传递给寄存器模型的事务类型中，相当于返回给了寄存器模型，此时在寄存器读总线上可以依次看到突发访问寄存器的值。
如图1所示，突发写访问寄存器过程及原理如下：
(1)设置突发写访问的目标寄存器的长度和突发写访问数据的动态数组。
(2)调用UVM验证环境提供的存储模型的存储突发写访问方法来对目标突发访问寄存器进行写访问。
(3)存储模型产生请求序列，并产生存储模型数据请求类型的序列元素。
(4)调用适配器(adapter)的reg2bus方法将存储模型数据请求类型的序列元素转换成寄存器总线事务类型的请求序列元素，这里需要将调用存储模型产生的突发写访问类型自动转换为单个的寄存器写访问类型。
(5)将这些单个的寄存器总线事务类型请求序列元素传送给寄存器总线序列器(sequencer)，然后再由序列器传送给寄存器总线驱动器(driver)，然后寄存器总线驱动器(driver)根据之前设置的突发写访问的动态数组和突发写访问寄存器的长度信息将其驱动到寄存器总线上。
(6)寄存器总线监测器(monitor)监测到上述被驱动到寄存器总线上的事务请求数据，然后逐一广播给预测器(predictor)。
(7)预测器(predictor)根据接收到的寄存器总线事务请求数据来完成对突发写访问的目标寄存器的镜像值与实际值的更新同步。
(8)此时在寄存器写总线上可以依次看到之前设置的突发写访问数组中的数据被依次写入了被突发访问的目标寄存器，也可以通过再发起读访问来验证是否写成功。
现有技术中UVM验证环境对于目标寄存器的建模并没有提供突发读写访问的接口方法，但是对于存储的建模却提供了突发读写访问的接口方法，我们可以利用这一特点来解决寄存器突发读写访问的建模问题，本实施例利用了UVM验证环境中存储模型现有的接口方法，使得本实施例提出的方法更加简便易行；并且利用寄存器模型的适配器(adapter)来将突发寄存器访问转换为单个寄存器的读写访问，从而实现对寄存器的突发读写访问，这样一来使得本实施例中提出的方法可以和UVM验证环境为寄存器模型提供的显示预测机制无缝衔接，从而可以很方便的实现对突发访问的目标寄存器的镜像值和期望值的预测更新。
以上，参照图1~4描述了根据本发明实施例的基于UVM存储模型的寄存器突发访问的建模方法，利用UVM验证环境中存储模型的接口方法使得本实施例简单易行，同时利用寄存器模型的适配器来将突发寄存器访问转换为单个寄存器的读写访问，从而实现对寄存器的突发读写访问，解决了现有技术中于UVM缺乏对寄存器突发读写访问行为功能的支持这一验证漏洞，提高了验证人员的验证效率以及仿真效率。
需要说明的是，在本说明书中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包含……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。
Claims (8)
1.一种基于UVM存储模型的寄存器突发访问的建模方法，其特征在于，包含如下步骤：
创建UVM验证环境，用于验证待测器件；
对所述待测器件的目标寄存器进行建模，获得寄存器模型；
在所述UVM验证环境中创建存储模型，用于突发访问所述目标寄存器；
在所述UVM验证环境中创建寄存器块，并将所述寄存器模型与所述存储模型加入所述寄存器块；
调用所述UVM验证环境的适配器的reg2bus方法将调用所述存储模型时产生的突发访问类型转换为单个的寄存器访问类型；
对所述UVM验证环境的寄存器显示预测机制进行设置，更新所述寄存器模型的期望值与镜像值；
在所述寄存器模型的序列中创建动态数组，并设置所述动态数组的大小；
调用所述存储模型的burst_write方法与burst_read方法对所述目标寄存器进行读写。
2.如权利要求1所述基于UVM存储模型的寄存器突发访问的建模方法，其特征在于，所述寄存器模型派生于uvm_reg寄存器类。
3.如权利要求1所述基于UVM存储模型的寄存器突发访问的建模方法，其特征在于，所述存储模型的深度为所述待测器件所支持的所述目标寄存器的长度。
4.如权利要求1所述基于UVM存储模型的寄存器突发访问的建模方法，其特征在于，所述存储模型的位宽与所述目标寄存器的位宽一致。
5.如权利要求1所述基于UVM存储模型的寄存器突发访问的建模方法，其特征在于，当将所述寄存器模型与所述存储模型加入所述寄存器块时，使用第一个被突发访问的所述目标寄存器的句柄调用所述UVM验证环境的类库提供的get_offset方法获取第一个被突发访问的所述目标寄存器的物理地址作为所述存储模型的首地址。
6.如权利要求1所述基于UVM存储模型的寄存器突发访问的建模方法，其特征在于，对所述UVM验证环境的寄存器显示预测机制进行设置，更新所述寄存器模型的期望值与镜像值，包含如下子步骤；
在所述UVM验证环境中，为所述UVM验证环境的预测器设置对应的地址映射表与所述适配器；
连接所述UVM验证环境的寄存器总线监测器监测到的寄存器总线事务数据广播端口与所述预测器的接收端口。
7.如权利要求1所述基于UVM存储模型的寄存器突发访问的建模方法，其特征在于，在调用所述存储模型的burst_write方法与burst_read方法对所述目标寄存器进行读写时，调用所述UVM验证环境中所述目标寄存器的期望值与所述目标寄存器的镜像值的获取方法进行验证。
8.如权利要求1所述基于UVM存储模型的寄存器突发访问的建模方法，其特征在于，将调用所述存储模型时产生的突发访问类型转换为单个的寄存器访问类型，包含如下子步骤：
调用所述存储模型的burst_write方法与burst_read方法时产生请求序列与存储模型数据请求类型的序列元素；
调用所述适配器的reg2bus方法将所述存储模型数据请求类型的序列元素转换成寄存器总线事务类型的请求序列元素；
将调用所述存储模型时产生的突发访问类型转换成单个的寄存器访问类型。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210659721.8A CN115081367A (zh) | 2022-06-13 | 2022-06-13 | 基于uvm存储模型的寄存器突发访问的建模方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210659721.8A CN115081367A (zh) | 2022-06-13 | 2022-06-13 | 基于uvm存储模型的寄存器突发访问的建模方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115081367A true CN115081367A (zh) | 2022-09-20 |
Family
ID=83250678
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210659721.8A Pending CN115081367A (zh) | 2022-06-13 | 2022-06-13 | 基于uvm存储模型的寄存器突发访问的建模方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115081367A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115373645A (zh) * | 2022-10-24 | 2022-11-22 | 济南新语软件科技有限公司 | 一种基于可动态定义的复杂数据包操作方法及系统 |
| CN116627496A (zh) * | 2023-03-08 | 2023-08-22 | 南京金阵微电子技术有限公司 | 基于uvm的寄存器模型构建、验证方法、系统与电子设备 |
-
2022
- 2022-06-13 CN CN202210659721.8A patent/CN115081367A/zh active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115373645A (zh) * | 2022-10-24 | 2022-11-22 | 济南新语软件科技有限公司 | 一种基于可动态定义的复杂数据包操作方法及系统 |
| CN115373645B (zh) * | 2022-10-24 | 2023-02-03 | 济南新语软件科技有限公司 | 一种基于可动态定义的复杂数据包操作方法及系统 |
| CN116627496A (zh) * | 2023-03-08 | 2023-08-22 | 南京金阵微电子技术有限公司 | 基于uvm的寄存器模型构建、验证方法、系统与电子设备 |
| CN116627496B (zh) * | 2023-03-08 | 2023-12-29 | 南京金阵微电子技术有限公司 | 基于uvm的寄存器模型构建、验证方法、系统与电子设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN115081367A (zh) | 基于uvm存储模型的寄存器突发访问的建模方法 | |
| CN112131829A (zh) | 一种芯片寄存器的验证方法、系统及相关装置 | |
| US20070038907A1 (en) | Testing system and method for memory modules having a memory hub architecture | |
| CN114528792B (zh) | 芯片验证方法、装置、电子设备及存储介质 | |
| US11302412B2 (en) | Systems and methods for simulated device testing using a memory-based communication protocol | |
| CN115130402B (zh) | 一种缓存验证方法、系统、电子设备及可读存储介质 | |
| CN113434355B (zh) | 模块验证方法、uvm验证平台、电子设备及存储介质 | |
| JP2005525660A (ja) | トランザクションレベルモデルにおける改善された性能分析のための方法及び機構 | |
| US20080229150A1 (en) | Address translation system for use in a simulation environment | |
| CN114444422A (zh) | 芯片验证系统、方法及存储介质 | |
| CN101923494B (zh) | 一种存储器控制器验证系统、方法及记分板 | |
| US20030135683A1 (en) | Method, system, and program for testing a bus interface | |
| US20080229165A1 (en) | Address translation system for use in a simulation environment | |
| US20170139726A1 (en) | Serial device emulator using two memory levels with dynamic and configurable response | |
| US20050144436A1 (en) | Multitasking system level platform for HW/SW co-verification | |
| US6751752B1 (en) | Checking events generated by a device | |
| CN116185133B (zh) | 芯片时钟校准方法、装置、芯片、电子设备及存储介质 | |
| US7865345B2 (en) | Simulation apparatus and method | |
| CN116070564A (zh) | 基于芯片待测设计的仿真通信方法及装置 | |
| CN109582523B (zh) | 有效分析SSD前端NVMe模块性能的方法及系统 | |
| CN115081366B (zh) | 寄存器突发访问的建模方法 | |
| US7197677B1 (en) | System and method to asynchronously test RAMs | |
| US20030056027A1 (en) | Apparatus and method for improvement of communication between an emulator unit and a host device | |
| CN116627496B (zh) | 基于uvm的寄存器模型构建、验证方法、系统与电子设备 | |
| CN113835757B (zh) | 多主机共享寄存器模型的方法、装置及电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Country or region after: China Address after: 3 / F, 665 Zhangjiang Road, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai Applicant after: Yunhe Zhiwang (Shanghai) Technology Co.,Ltd. Address before: 311203 floor 12, building 2, Purple Orange International Center, No. 39, Jincheng Road, Xiaoshan District, Hangzhou, Zhejiang Province Applicant before: Hangzhou yunhezhi Network Technology Co.,Ltd. Country or region before: China |