CN115079456A - 硅基液晶面板及其制备方法 - Google Patents

硅基液晶面板及其制备方法 Download PDF

Info

Publication number
CN115079456A
CN115079456A CN202110268152.XA CN202110268152A CN115079456A CN 115079456 A CN115079456 A CN 115079456A CN 202110268152 A CN202110268152 A CN 202110268152A CN 115079456 A CN115079456 A CN 115079456A
Authority
CN
China
Prior art keywords
layer
conductive
substrate
liquid crystal
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110268152.XA
Other languages
English (en)
Inventor
黄国龙
冯若强
徐荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Jingweifeng Photoelectric Technology Co ltd
Original Assignee
Shenzhen Jingweifeng Photoelectric Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Jingweifeng Photoelectric Technology Co ltd filed Critical Shenzhen Jingweifeng Photoelectric Technology Co ltd
Priority to CN202110268152.XA priority Critical patent/CN115079456A/zh
Publication of CN115079456A publication Critical patent/CN115079456A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133351—Manufacturing of individual cells out of a plurality of cells, e.g. by dicing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供一种硅基液晶面板的制备方法，其包括：提供被交叉的分割线划分出多个管芯区域的晶圆基板，晶圆基板包括具有相对的第一表面和第二表面的硅基底；在晶圆基板上形成间隔框，提供第一玻璃基板，与晶圆基板通过间隔框压合；在晶圆基板上，于分割线处制造贯穿硅基底的多个第一侧连接部，第一侧连接部电性连接至第一表面上的有源电路，并使第一侧连接部延伸至第二表面；在第二表面上制造多个第一导电接口，使每一第一导电接口连接至一第一侧连接部；沿分割线切割晶圆基板及第一玻璃基板，得多个硅基液晶面板。本发明还提供硅基液晶面板，包括设置于硅基底侧表面的电连接第一表面的有源电路与第二表面的多个第一导电接口的多个第一侧连接部。

Description

硅基液晶面板及其制备方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种硅基液晶(liquid crystal onsilicon，LCoS)面板及其制备方法。
背景技术
晶圆级封装(Wafer Level Packaging，WLP)技术是半导体芯片量产的有效方法，可以从一片晶圆上一次性生产出几百乃至上千颗芯片。迄今为止，在液晶显示芯片领域，仍未有晶圆级的制造方法应用于实际的生产中。很大程度上，这是由液晶显示芯片的结构导致的，与单纯的集成电路芯片相比，LCoS面板不仅包括集成电路，还包括液晶封装结构，如果搭建一条完整的LCoS晶圆级封装生产线，不仅需要集成电路封装的部分，还需要液晶封装的部分，目前没有这种完整产线，只能通过设备定制或改造的方式来实现，前期成本非常高，不利于产业化的快速推进。此外，用于制造硅基液晶面板的生产线需要由半导体行业的设备组成的，其设备成本非常高，而如果设备不能满负荷运行，其生产成本更高。
另一方面，为了保持尽可能低的晶圆成本，需要在标准晶圆中填充更多的管芯(die)，结果导致管芯的设计尺寸缩小。但是，小的管芯尺寸对于随后的模组封装引来新的问题。传统的LCoS面板的管芯由其设置在晶圆基板正面边缘的导电垫通过柔性电路板(Flexible Printed Circuit，FPC)与外部电路基板连接，在LCoS面板缩小的情况下，由于可设置导电垫的区域面积减小而数量不变，其使得常规的FPC的接线变得越来越困难和耗时。更重要的是，这种又细又长的导线导致信号处理速度无法提高。
因此，需要开发一种新的硅基液晶面板的量产方案及与之相应的硅基液晶面板结构。
发明内容
本发明一方面提供一种硅基液晶面板的制备方法，其包括：步骤A，提供晶圆基板，晶圆基板包括具有相对的第一表面和第二表面的硅基底，晶圆基板被交叉的多条分割线划分出多个管芯区域，每一管芯区域包括设置于第一表面上的有源电路；步骤B，在晶圆基板上，于每一管芯区域，在第一表面一侧形成间隔框，间隔框定义其所处的管芯区域的液晶空间；提供第一玻璃基板，第一玻璃基板的一表面具有透明导电层，使第一玻璃基板具有透明导电层的表面与晶圆基板通过间隔框进行压合；步骤C，在晶圆基板上，于分割线处，由第二表面制造贯穿硅基底的多个第一侧连接部，并使第一侧连接部延伸至第二表面，多个第一侧连接部电性连接至有源电路；在第二表面上制造多个第一导电接口，使每一第一导电接口连接至一个第一侧连接部；步骤D，沿分割线切割晶圆基板，并相对应的切割第一玻璃基板，得到多个硅基液晶面板，硅基液晶面板的硅基底经切割后形成连接第一表面和第二表面的侧表面，其中，每一硅基液晶面板的硅基底的侧表面上具有多个第一侧连接部。该
硅基液晶面板可通过多个第一导电接口电性连接至外部电路基板而得到硅基液晶模组。
该硅基液晶面板的制备方法，具有量产优势，其利用具有相对的第一表面和第二表面的硅基底的晶圆基板，通过在晶圆基板的用于划分不同管芯区域的分割线处制造多个第一侧连接部，并使得该多个第一侧连接部延伸至硅基底的第二表面，在第二表面上一一对应地制造电性连接至第一侧连接部的第一导电接口，使得硅基底第一表面上的有源电路能够经该多个第一侧连接部与多个第一导电接口连接，从而在切割出单个硅基液晶面板之前完成电路封装，实现了晶圆级的电路封装。该技术方案无需如传统工艺中那般，等待切割出单个硅基液晶面板，使得硅基液晶面板正面(对应本技术方案第一表面)的导电垫暴露之后，再在导电垫上制造导电接口或导电线(如FPC)，从而可以将对上百个硅基液晶面板的裸片级(Die level)电路封装转变为一次性大规模的晶圆级(Wafer level)电路封装，不仅提高了可量产性，也降低了整体生产成本，还有利于良率和一致性的提高。另一方面，本技术方案中，第一侧连接部设置于分割线位置，在切割完晶圆基板后，第一侧连接部位于硅基液晶面板的硅基底侧表面上，处于边缘位置，即第一侧连接部避开了硅基液晶面板的活性区(即中心区域，包括有源电路、液晶区)，也无需在单个硅基液晶面板内开设穿透硅基底的过孔，从而降低了工艺难度。
在一个实施方式中，在步骤A提供的晶圆基板上，于每一管芯区域，包括设置于第一表面一侧的多个第一导电垫，多个第一导电垫与有源电路电性连接。该技术方案通过第一导电垫将有源电路的输入/输出端引出，可以在步骤B前/中通过第一导电垫测试有源电路的性能，且由于第一导电垫位于第一表面(即正面)，测试操作便捷。
在一个实施方式中，对于每一管芯区域，第一侧连接部包括沿背离硅基底方向依次设置的图案化介电层、图案化导电层和图案化钝化层；步骤C包括：步骤C1，在晶圆基板上，于分割线处，由第二表面蚀刻出贯穿硅基底的通孔，使第一导电垫暴露，每一通孔对应一第一侧连接部以及一第一导电垫；步骤C2，由第二表面一侧，制造覆盖通孔的壁面及至少部分第二表面的介电层，蚀刻介电层，确保使第一导电垫暴露，得到图案化介电层；步骤C3，由第二表面一侧，制造覆盖至少部分图案化介电层的图案化导电层，图案化导电层与第一导电垫接触连接，至少部分图案化导电层延伸至第二表面；步骤C4，由第二表面一侧，制造覆盖至少部分图案化导电层的图案化钝化层；步骤C5，在图案化导电层的未覆盖图案化钝化层的区域制造第一导电接口，使第一导电接口与第一侧连接部连接。该技术方案的关键在于建立有源电路到第一导电接口的电连接通道，该电连接通道为有源电路-第一导电垫-第一侧连接部的图案化导电层-第一导电接口，通过蚀刻硅基底及后来的介电层，使第一导电垫暴露，得以与图案化导电层连接，同时通过图案化介电层、图案化钝化层等对图案化导电层与其他结构之间进行电隔离，确保了电连接的可靠性。
在一个实施方式中，步骤C2包括：由第二表面一侧，制造覆盖通孔的壁面及至少部分第二表面的介电层，在介电层背离硅基底一侧设置第二玻璃基板，于分割线处，蚀刻第二玻璃基板及介电层，确保使第一导电垫暴露，得到图案化介电层。本技术方案利用第二玻璃基板对硅基底进行支撑，使得减薄后的硅基底与第二玻璃基板结合后机械强度提高，而且玻璃基板的加工难度和成本更低。
在一个实施方式中，在步骤C2中还包括：在第二表面一侧制造图案化阻挡层；在步骤C3中，图案化导电层覆盖图案化阻挡层；在步骤C5中，在垂直于硅基底的方向上，图案化阻挡层位于第一导电接口与硅基底之间。
在一个实施方式中，步骤B包括：在晶圆基板上，于每一管芯区域，在第一表面一侧形成围坝层，围坝层覆盖多个第一导电垫；在围坝层的背离第一表面一侧涂胶，并通过第一玻璃基板的压合形成胶层，围坝层与胶层构成间隔框；或者，步骤B包括：在晶圆基板上，于每一管芯区域，在第一表面一侧形成胶层，通过第一玻璃基板对胶层压合，使得该胶层覆盖多个第一导电垫，胶层构成间隔框。本技术方案中，间隔框一方面对第一导电垫实现保护，另一方面在蚀刻硅基底使第一导电垫暴露时阻挡进一步蚀刻，从而能够进行接下来的制造第一侧连接部的步骤。
在一个实施方式中，间隔框沿着分割线设置，并同时覆盖位于不同的管芯区域的第一导电垫；在步骤C1中，蚀刻出的通孔，使得间隔框的靠近硅基底一侧至少部分暴露。该技术方案使得晶圆基板上的间隔框呈网状分布，而非在各个管芯区域内部制造彼此不连接的间隔框，简化了间隔框的制造，同时使得间隔框紧接各个管芯区域的边缘，提高了硅基液晶面板的有效面积占比，在生产同样像素规格的硅基液晶面板(如同为1920×1080)时，一片晶圆可以有更高的产量。
在一个实施方式中，在步骤B中，于每一管芯区域，多个第一导电垫位于间隔框之外。
在一个实施方式中，在步骤A提供的晶圆基板上，包括设置于第一表面一侧的多个第一大导电垫，第一大导电垫跨越相邻的管芯区域，每一第一大导电垫由两个位于不同管芯区域的第一导电垫组成；在步骤C或步骤D中，第一大导电垫被分为两个第一导电垫。
在一个实施方式中，在步骤B中，在形成间隔框后，压合第一玻璃基板前，还包括将液晶注入液晶空间的步骤。
在一个实施方式中，步骤C在不超过300℃的温度范围内进行。该技术方案可以避免高温对液晶封装结构的损坏。
在一个实施方式中，步骤D中，在切割得到多个硅基液晶面板后，还包括将液晶灌注到硅基液晶面板的液晶空间内的步骤。
本发明还提供了一种硅基液晶面板，包括：晶圆基板，晶圆基板包括具有相对的第一表面和第二表面及连接第一表面和第二表面的侧表面的硅基底、位于第一表面上的有源电路、位于第二表面上的多个第一导电接口以及位于硅基底的侧表面上的多个第一侧连接部，第一导电接口与第一侧连接部一一对应，且每一第一导电接口通过与其对应的第一侧连接部电性连接至有源电路；第一玻璃基板，与晶圆基板相对设置，第一玻璃基板的一表面具有透明导电层；间隔框，位于晶圆基板和第一玻璃基板之间，间隔框定义有一液晶空间；液晶，位于液晶空间内；硅基液晶面板可通过第一导电接口电性连接至外部电路基板。
传统的硅基液晶面板设计结构，需要等待切割得到单个的硅基液晶面板后，导电垫不再被玻璃基板遮挡，从而在导电垫上建立连接硅基液晶面板的有源电路与外部电路的引线或导电接口。而本发明的硅基液晶面板的设计结构，通过多个第一侧连接部将位于硅基底正面(第一表面)的有源电路与位于硅基底背面(第二表面)的多个第一导电接口电连接，使得对有源电路的输入/输出信号无需通过在硅基底正面搭设引线或导电接口的方式进行传输，该电连接结构不依赖于对玻璃基板的切割，从而使得在该硅基液晶面板的生产制造中，一次性大规模的晶圆级电路封装具有可行性，这使得成本控制、生产规划、产量改进更加的容易。而且，该结构设计使得多个第一导电接口位于硅基液晶面板的背面，电流传输距离短(信号更快更好)，可实现更薄的厚度，大体上只有第一玻璃基板层、液晶层、晶圆基板层的三层结构，不需要在背面设置冗余的金属板和热沉等结构，直接安装在外部电路基板上即可，使用便捷，可应用在头戴显示、微型投影机等场景领域。
在一个实施方式中，包括设置于第一表面一侧的多个第一导电垫，第一导电垫与第一侧连接部一一对应，第一导电垫与第一侧连接部直接电性连接，第一导电垫与有源电路电性连接。
在一个实施方式中，间隔框至少包括沿垂直于晶圆基板方向依次设置的胶层和围坝层，胶层靠近第一玻璃基板一侧，围坝层靠近晶圆基板一侧，胶层相对于围坝层较软，围坝层覆盖第一导电垫。
在一个实施方式中，围坝层为有机介电材料。
在一个实施方式中，多个第一导电垫位于间隔框之外。
在一个实施方式中，侧表面包括首尾相接的至少四段，多个第一侧连接部分布于至少两段侧表面上。一般地，硅基液晶面板的像素呈长方形分布(通常为4:3、16:9、16:10等)，因此硅基液晶面板也为俯视平面为长方形的薄板状，因此侧表面一般为四段；可以理解，在一些特殊的显示或通信等应用中，硅基液晶面板的俯视平面也可以为其他多边形，那么侧表面可能有其他相应的分段数量。
在一个实施方式中，第一侧连接部包括沿背离硅基底方向依次设置的图案化介电层、图案化导电层和图案化钝化层；图案化介电层用于隔绝图案化导电层与硅基底的直接接触；图案化钝化层至少部分覆盖图案化导电层，第一导电接口通过图案化导电层的未被图案化钝化层覆盖的区域与图案化导电层直接接触连接；图案化导电层与第一导电垫直接接触连接。
在一个实施方式中，第一导电接口包括球栅阵列封装结构、引脚网格阵列结构、栅格阵列封装结构中的至少一种。
在一个实施方式中，第一导电接口通过机械压合或机械耦接的方式与外部电路基板实现电性连接。该技术方案使得硅基液晶面板与外部电路基板的结合温度大大低于焊接等方式，避免了焊接等过高的温度对液晶分子的影响。在一个进一步的实施方式中，液晶显示面板与外部电路基板进一步通过卡扣固定，提高了机械压合或机械耦接的连接可靠性。
在一个实施方式中，第一导电接口与外部电路基板通过焊接的方式实现电性连接，第一导电接口的焊接材料的选择满足使焊接温度低于液晶所能容忍的温度。
在一个实施方式中，至少部分第一导电接口在晶圆基板上的投影位于液晶空间在晶圆基板上的投影范围之内。
在一个实施方式中，硅基底的厚度范围为60μm～750μm，第一玻璃基板的厚度范围为60μm～750μm。
在一个实施方式中，晶圆基板还包括第二玻璃基板，位于硅基底的第二表面与多个第一导电接口之间，用于承载多个第一导电接口。该技术方案利用第二玻璃基板对硅基底进行支撑，使得减薄后的硅基底与第二玻璃基板结合后机械强度提高，而且玻璃基板的加工难度和成本更低。
在一个实施方式中，第二玻璃基板的厚度范围为80μm～300μm。
附图说明
图1为本发明一实施例提供的硅基液晶面板的制备方法的流程示意图；
图2为图1中步骤A之提供的晶圆基板的结构示意图俯视图；
图3为图2沿线I-I剖开的结构示意图；
图4为图1中步骤B的各具体流程的结构示意图的俯视图；
图5为图4沿线II-II剖开的结构示意图；
图6位图4所示的实施例的变形实施例中形成围坝层的结构示意图的俯视图。
图7a为图1中步骤C的具体流程C1和C2的结构示意图；
图7b为图1中步骤C的具体流程C3、C4和C5的结构示意图；
图8为图1中步骤D之切割晶圆基板与第一玻璃基板得到硅基液晶面板的结构示意图的俯视图；
图9为图8沿线III-III剖开的结构示意图；
图10为硅基液晶面板安装于外部电路基板的示意图；
图11为本发明硅基液晶面板的制备方法的第一变形实施例之步骤B的各具体流程的结构示意图的局部剖视图；
图12为本发明硅基液晶面板的制备方法的第二变形实施例之步骤B的结构示意图；
图13为图12沿线IV-IV剖开的结构示意图；
图14为本发明的硅基液晶面板的第一结构实施例的结构示意图的剖视图；
图15为第一结构实施例的变形实施例的结构示意图剖视图；
图16为图14的第一结构实施例的结构示意图的仰视图；
图17为本发明的硅基液晶面板的第二结构实施例的结构示意图的剖视图。
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。
为能进一步阐述本发明达成预定目的所采取的技术手段及功效，以下结合附图及较佳实施方式，对本发明作出如下详细说明。
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。
本发明中，管芯(die)是指硅基液晶面板不包含液晶封装结构(液晶、第一玻璃基板、框胶等)的部分，主要包括晶圆(硅基底+有源电路)和电路封装结构(侧连接部+导电接口等)；硅基液晶面板是指管芯+液晶封装结构，可独立作为产品销售；硅基液晶模组是指硅基液晶面板+外部电路基板，可由下游整机厂将硅基液晶面板结合到其产品的PCB板上得到，也可以在生产硅基液晶面板后与外部电路基板组配打包销售，硅基液晶面板的功能完整性不受限于外部电路基板。
为能进一步阐述本发明达成预定目的所采取的技术手段及功效，以下结合附图及较佳实施方式，对本发明作出如下详细说明。
图1为本发明一实施例提供的硅基液晶面板的制备方法的流程示意图。如图1所示，该硅基液晶面板的制备方法包括以下步骤。
步骤A，提供晶圆基板。其中，晶圆基板包括具有相对的第一表面和第二表面的硅基底，晶圆基板被交叉的多条分割线划分出多个管芯区域，每一管芯区域包括设置于第一表面上的有源电路。
步骤B，在晶圆基板上，于每一管芯区域，在第一表面一侧形成间隔框；提供第一玻璃基板，使第一玻璃基板与晶圆基板通过间隔框进行压合。其中，间隔框定义其所处的管芯区域的液晶空间；第一玻璃基板的一表面具有透明导电层，第一玻璃基板具有透明导电层的表面与晶圆基板通过间隔框进行压合。
步骤C，在晶圆基板上，于分割线处，由第二表面制造贯穿硅基底的多个第一侧连接部，并使第一侧连接部延伸至第二表面，多个第一侧连接部电性连接至有源电路；在第二表面上制造多个第一导电接口，使每一第一导电接口连接至一个第一侧连接部。
步骤D，沿分割线切割晶圆基板并相对应的切割第一玻璃基板，得到多个硅基液晶面板。硅基液晶面板的硅基底经切割后形成连接第一表面和第二表面的侧表面，其中，每一硅基液晶面板的硅基底的侧表面上具有多个第一侧连接部。
制备得到的硅基液晶面板可通过多个第一导电接口电性连接至外部电路基板而得到硅基液晶模组。
以下结合图2至图13说明该硅基液晶面板的制备方法步骤。
步骤A：提供一晶圆基板。
在本发明中，晶圆基板10的直径例如为8英寸(200mm)或12英寸(300mm)。可在步骤A前或步骤A中通过集成电路制造得到提供的晶圆基板。该制造集成电路的工序可在晶圆厂(典型的如台积电、三星、联电、格罗方德、中芯国际等)中进行。
如图2所示，晶圆基板10包括硅基底11，晶圆基板10被交叉的多条分割线L(图中用点线表示，分割线既可以是实际存在的划线，也可以是虚拟的线)划分出多个管芯区域10a。每一管芯区域包括有源电路12，其中，有源电路12至少包括像素电路(主要是控制液晶的像素存储电路)和外围电路(主要是逻辑电路、时序控制电路、缓存电路、信号转换电路等)。
具体地，如图3所示，硅基底11具有相对的第一表面112(也可以称为硅基底的正面)和第二表面114(也可以称为硅基底的背面)。在本实施例中，硅基底11的厚度范围可以为60μm～750μm，硅基底11的材质例如为单晶硅、多晶硅、锗化硅、碳化硅等。
有源电路12设置在第一表面112上。有源电路12具体地包括多个金属氧化物半导体(Metal Oxide Semiconductor，MOS)晶体管(图未示)构成的有源显示驱动矩阵以及多个反射电极(图未示)。有源电路12包括金属层，在图3所示的实施方式中，仅示出了两个金属层(图3中填充为斜线“/”的部分)，可以理解，在本发明的其他实施方式中，有源电路也可以具有更多个金属层，多个金属层可以沿垂直于硅基底11的方向层叠设置，不同的金属层之间设置电介质层(dielectric layer，如硅玻璃)以进行电绝缘，金属层与硅基底11之间也设置有电介质层(图中未示出)。有源电路12包括多个输入/输出端13，作为各功能电路的端口，有源电路12通过过孔(via)实现输入/输出端13与更外部的电路结构连接，各金属层之间也可以通过过孔(via)相互电连接。各金属层的输入/输出端13可以在有源电路12的各金属层功能电路制造时同时蚀刻得到。
如图2和图3所示，在每一管芯区域10a内，还包括设置于第一表面112一侧的多个第一导电垫16(图3中填充为反斜线“\”的部分)，该多个第一导电垫16与有源电路12电性连接(在图3中以细点线的方式示出)。图2中，每一管芯区域10a示出了28个第一导电垫16，于其他实施例中，每一管芯区域10a内第一导电垫16的数量不作限制。第一导电垫16使得后续加工制造第一侧连接部时，容易实现第一导电垫与第一侧连接部的连接，进而使得第一侧连接部可以电连接到有源电路。可以理解，在本发明其他实施例中，第一导电垫并非必需的，在步骤C中的第一侧连接部电性连接至有源电路时，也可以直接连接至有源电路的金属层或是输入/输出端，不必然通过第一导电垫实现电连接，这可能导致在制造加工时有更多困难，如对蚀刻精度的要求、对有源电路的影响等。
在本发明的其他实施方式中，在硅基底11的第一表面112一侧，还可以包括异于第一导电垫16的一个或多个其他导电垫(例如可以称为第二导电垫)，该第二导电垫不必连接到第一侧连接部，可以用作其他用途。举例来说，可以存在一个第二导电垫，用于连接至硅基液晶面板的第一玻璃基板的透明导电层，从而使有源电路可以通过该第二导电垫给透明导电层提供工作电压。另举例，可以存在至少一个第二导电垫，用于从晶圆基板的正面(硅基底的第一表面一侧)对有源电路进行电路检测。另举例，可以存在至少一个第二导电垫，通过贯穿硅基底的硅通孔连接至硅基底第二表面一侧的第二导电接口。
在步骤A和步骤B之间，还包括清洗晶圆基板10的步骤，具体可包括去离子水清洗、等离子清洗等步骤。清洗步骤之后，还包括于晶圆基板10上形成配向层的步骤。配向层用于给液晶分子一个初始化的取向，使得不同位置的液晶分子在非工作状态下的取向一致。配向层的材质可以例如为硅氧化物(SiOx)，通过电子束蒸镀(Electron Beam Evaporation)的方式制得；或者，配向层的材质可以例如为聚酰亚胺，首先通过喷涂、化学气相沉积或原子层沉积的方式形成涂层，然后通过擦拭(Rubbing)工艺或者激光加工工艺在配向材料涂层表面形成数条取向沟槽，即得到具有配向能力的配向层。由于液晶层的上下表面都需要配向层，因此定义液晶层下方(即靠近晶圆基板10一侧)的为第一配向层，定义液晶层上方(靠近第一玻璃基板一侧)的为第二配向层。
步骤B：液晶空间封装，在晶圆基板的各管芯区域制造液晶空间。请参见图4和图5，在晶圆基板10上，于每一管芯区域10a，在第一表面112一侧形成间隔框20；提供第一玻璃基板40，使第一玻璃基板40与晶圆基板10通过间隔框20进行压合。
其中，间隔框20定义其所处的管芯区域10a的液晶空间30；第一玻璃基板40包括玻璃基材层41和透明导电层42(透明导电层42的材质例如为氧化铟锡(Indium Tin Oxide，ITO)、氟掺杂氧化锡(SnO2:F，FTO)、铝掺杂氧化锌(ZnO:Al，ZAO)或铟/锑/锌/镉的氧化物)，第一玻璃基板40具有透明导电层42的表面与晶圆基板10通过间隔框20进行压合。
具体地，在图4和图5所示的实施方式中，步骤B包括：在晶圆基板10上，于每一管芯区域10a，在硅基底11的第一表面112一侧形成围坝层21，使得围坝层21覆盖多个第一导电垫16；在围坝层21背离第一表面112一侧涂胶形成胶层22；将液晶31注入液晶空间30；然后将第一玻璃基板40压合在晶圆基板10上，使得胶层22被压合变形形成平坦的薄层(此处，胶层22的覆盖面积可以大于、小于或等于围坝层21的覆盖面积，不做限定)。围坝层21和胶层22共同构成了间隔框20。
如图4和图5所示，间隔框20的围坝层21沿着分割线L设置，对于相邻的两个管芯区域10a，围坝层21同时覆盖位于不同的管芯区域10a的第一导电垫16。
在图4和图5所示的实施方式中，在每一管芯区域10a上形成的间隔框20都呈封闭的环形结构，该环形结构结合晶圆基板10和第一玻璃基板40形成封闭空间，将液晶封闭在液晶空间30内。间隔框20至少环绕有源电路的像素电路区域，这样才使得硅基液晶面板的像素发射的光能够在间隔框20框住的范围内出射。可选地，有源电路的外围电路区域也可以位于间隔框的下方。在本发明中，对于每一管芯区域10a，间隔框20的宽度为50μm～1000μm。
于一实施例中，可采用丝网印刷或者注射滴涂的方式设置围坝层21的材料和胶层22的胶。
在本实施例中，围坝层21的材料可以为有机电介质材料；胶层22的材料可以为热固化胶及/或紫外光固化胶等，胶层22中还可以混合有硬质的微球或其他间隔物(如为塑胶、氧化硅、玻璃、树脂或其他性质类似的混合物所制成)，用于当被压合时使得胶层22维持一定合适的厚度。间隔框20除了将晶圆基板10和第一玻璃基板40粘接在一起之外，还起到抵御水汽等外部环境入侵的作用。
关于将液晶31注入液晶空间30的步骤，具体包括，通过液晶滴下式注入(One DropFilling，ODF)工艺注入液晶。此ODF工艺能够在压合第一玻璃基板40之前进行，大幅减少灌入液晶30的时间，提高液晶30利用率，而且能够在晶圆级(Wafer Level)进行，使得整套硅基液晶面板的制备方法处于晶圆级，大大提高量产性。在本发明的其他实施方式中，也可以先压合第一玻璃基板形成液晶空间，然后在步骤D中切割出单个的硅基液晶面板后，在管芯级(die level)下注入液晶，该技术方案将在后文中详述，此次不再赘述。
关于压合第一玻璃基板40的步骤，具体包括，在真空状态下，通过压膜机将第一玻璃基板40与晶圆基板10对合，接着对间隔框20进行固化。
在本发明中，为使得液晶空间30内的液晶具有初始取向，还需要在液晶上下两侧设置配向层(图中未示出)。具体地，包括晶圆基板10一侧的第一配向层和第一玻璃基板40一侧的第二配向层。上文已描述了第一配向层的制备，关于第二配向层的制备可参照第一配向层的制备：包括提供一尺寸与晶圆基板10一致的第一玻璃基板40，清洗第一玻璃基板(例如，去离子水清洗后再进行等离子清洗)，在第一玻璃基板40的透明导电层42上通过蒸镀、涂布或沉积等工艺形成配向材料涂层，再通过擦拭工艺在配向材料涂层表面形成数条取向沟槽，即得到第二配向层。第二配向层位于透明导电层42的表面上。本发明中的第一玻璃基板40的厚度范围可选为60μm～750μm，较薄厚度的第一玻璃基板可以通过磨薄的工艺得到。
关于步骤B，在图4所示的实施例的变形实施例中，请参见图6，对于一管芯区域内，在第一表面一侧形成围坝层21’时，围坝层21’并非构成环形，而是包括多个在第一表面的平面内互相分离的围坝子层，不同的围坝子层分别覆盖不同的第一导电垫。而后，在涂胶时，不仅直接涂覆在围坝子层上，而且也涂覆在第一表面的未覆盖围坝子层的区域，从而形成环形的胶层，而后通过第一玻璃基板压合形成最终的胶层。
在图6中，虽然在同一个管芯区域内，一个围坝子层只覆盖一个第一导电垫，但是在相邻的两个管芯区域内，一个围坝子层可沿着分割线L设置，同时覆盖位于不同的管芯区域的两个第一导电垫。可以理解，在本发明的其他变形实施方式中，一个围坝子层也可以覆盖同一个管芯区域内的多个第一导电垫，或者，一个围坝子层也可以仅覆盖一个管芯区域内的第一导电垫而非跨过分割线覆盖另一个管芯区域内的第一导电垫。
步骤C：晶圆级电路封装，将第一表面的有源电路通过第一侧连接部电连接引至第二表面。如图7a和图7b所示，在晶圆基板10上，于分割线L处，由第二表面114制造贯穿硅基底11的多个第一侧连接部50，并使第一侧连接部50延伸至第二表面114，多个第一侧连接部50电性连接至有源电路12；在第二表面114上制造多个第一导电接口55，使每一第一导电接口55连接至一个第一侧连接部50。第一侧连接部50包括沿背离硅基底11方向依次设置的图案化介电层51、图案化导电层52和图案化钝化层53。
具体地，步骤C包括步骤C1、C2、C3、C4、C5，具体如下：
步骤C1，在晶圆基板上，与分割线L处，由第二表面114蚀刻除贯穿硅基底11的通孔70，使第一导电垫16暴露，同时，使得围坝层21的靠近硅基底11一侧至少部分暴露。在本实施方式中，对于每一管芯区域10a，每一通孔70对应一第一侧连接部50及一第一导电垫16。在步骤C1中，进一步可包括减薄硅基底11的步骤。可以通过研磨、化学机械抛光、湿法腐蚀等方式实现对硅基底11的减薄。减薄后的硅基底更容易穿孔。
步骤C2，由第二表面114一侧，制造覆盖通孔70的壁面及至少部分第二表面114的介电层51(dielectric layer)，蚀刻该介电层51，确保使第一导电层16暴露，得到图案化介电层51。
由于减薄后的硅基底11的机械性能下降，为提高机械性能，可以在硅基底11背面增加一个第二玻璃基板60，对硅基底11进行支撑，使得减薄后的硅基底11与第二玻璃基板60结合后机械强度提高，而且玻璃基板的加工难度和成本更低，同时，第二玻璃基板60的引入有利于提高晶圆基板的平整度，。该技术方案如图7a所示，在步骤C2中，增加了增加第二玻璃基板60的步骤，具体地，由第二表面114一侧，制造覆盖通孔70的壁面及至少部分第二表面114的介电层51，在介电层51背离硅基底11一侧设置第二玻璃基板60，于分割线L处，蚀刻第二玻璃基板60及介电层51，确保使第一导电垫16暴露，得到图案化介电层51。
进一步地，步骤C2还可包括，在第二表面114一侧制造图案化阻挡层54。当如图7a所示存在第二玻璃基板60的情况下，图案化阻挡层54可沉积在第二玻璃基板60上；如果不使用第二玻璃基板，可以直接将图案化阻挡层沉积在硅基底的第二表面或者介电层上。在本发明中，图案化阻挡层54的材料可以为氮化钛等。
在步骤C2中，蚀刻除通孔70时，蚀刻深度可一直到达第一玻璃基板，以便于后续的切割。
步骤C3，由硅基底11的第二表面114一侧，制造覆盖至少部分图案化介电层51的图案化导电层52，使得图案化导电层52与第一导电垫16接触连接，且至少部分图案化导电层52延伸至第二表面114一侧。图案化导电层52覆盖图案化阻挡层54(在没有图案化阻挡层的实施方式中，则图案化导电层无需覆盖图案化阻挡层，该特征可去除)。图案化导电层52的材质例如为铜，或者其他金属或金属合金。
在步骤C3中，制造图案化导电层52具体可包括沉积金属导电层，然后图案化蚀刻，或者可以直接图案化沉积。由于步骤C2使得第一导电垫16暴露，因此在制造图案化导电层52时，使得图案化导电层52直接与第一导电垫16连接，从而实现电路互联。
步骤C4，由第二表面114一侧，制造覆盖至少部分图案化导电层52的图案化钝化层53，该图案化钝化层53用于对图案化导电层52进行绝缘处理，避免外部器件造成图案化导电层52短路。具体地，图案化钝化层53可以为介电材料组成，可以为聚酰亚胺(Polyimide，PI)或环氧树脂(Epoxy)。
在步骤C5，在图案化导电层52的未覆盖图案化钝化层53的区域，制造第一导电接口55，使得第一导电接口与第一侧连接部50连接。在垂直于硅基底11的方向上，图案化阻挡层54位于第一导电接口55与硅基底11之间，该图案化阻挡层54形成为硅基底11的第二表面114一侧的凸起，使得第一导电接口55从背面凸出，有利于与外部电路的连接。可以理解图案化阻挡层54并非被发明必须技术特征，在一些实施方式中也可以忽略图案化阻挡层。第一导电接口55包括球栅阵列封装结构(Ball Grid Array，BGA)、引脚网格阵列结构(Pin-Grid Array，PGA)、栅格阵列封装结构(Land Grid Array，LGA)中的至少一种，第一导电接口的材质例如为锡、锡银、锡铅、锡银铜、锡银锌、锡锌、锡铋铟、锡铟、锡金、锡铜、锡锌铟或者锡银锑中的一种或者多种的任意组合，并且可以包括活性剂。该类封装结构可以使得硅基液晶面板能够在垂直方向上连接到外部电路基板。
以上详细描述了步骤C的各个具体步骤。由于本实施方式是在液晶空间注入了液晶的情况下进行的，因此，为避免步骤C对液晶产生破坏，优选地，步骤C在不超过300℃的温度范围内进行。
步骤D：沿分割线L切割晶圆基板10并相对应的切割第一玻璃基板40，得到多个硅基液晶面板100。
具体地，可以采用直接切割的方式，直接利用切割设备将硅基底和第一玻璃基板切开，包括物理切割和激光切割；也可以采用先锯割断裂槽(不完全切断)或者划片，然后物理分离的方式。
为保护晶圆基板10背面的第一导电接口等结构，可以设计一个载板，用于放置晶圆基板10，载板上具有对应第一导电接口的凹槽结构，一方面可以保护晶圆基板10的背面结构不被压坏，另一方面便于划片切割。
在切割过程中，原本跨越相邻的管芯区域的第一侧连接部将被切断开，使得彼此断开的部分独立的连接不同的硅基液晶面板的有源电路。
硅基液晶面板100的硅基底经切割后形成了连接第一表面112和第二表面114的侧表面(切割面)，每一硅基液晶面板100的硅基底侧表面上具有多个第一侧连接部50，第一侧连接部包括图案化介电层51、图案化导电层52和图案化钝化层53。
在本发明中，得到的硅基液晶面板100的总厚度范围为130μm～1500μm，基本上主要包括第一玻璃基板层、液晶层和晶圆基板层的厚度。在面积尺寸方面，通常现有技术中的玻璃基板和晶圆基板分别按照不同的切割线切割，使得玻璃基板与晶圆基板具有一定的错位，而本发明的第一玻璃基板40与晶圆基板10在切割后沿垂直方向基本重合，切割后的尺寸即硅基液晶面板100的尺寸，与管芯区域的尺寸大体相同(除去被切割掉的部分)，即本发明的封装工艺为CSP(chip scale package)。硅基液晶面板100总体尺寸的缩小使其更适于应用于头戴显示、微型投影领域。
在上述步骤A-D制备得到硅基液晶面板100后，即可直接作为产品出货。下游客户在应用时，可将硅基液晶面板100安装于外部电路基板上(如PCB板)，从而应用于系统。具体地，外部电路基板可以包括多个模块，如FPGA模块、电源模块、显示芯片模块等，本发明制备的硅基液晶面板100可安装在显示芯片模块的插槽中，或者焊接在上面。
图10中示出了一个硅基液晶面板100与一个外部电路基板120电性连接。其中，外部电路基板120可以为软性电路板、印刷电路板。硅基液晶面板100通过第一导电接口与外部电路基板120电性连接，以使得有源电路通过多个第一侧连接部连接到多个第一导电接口，再由多个第一导电接口电性连接外部电路基板120，进行信号的输入和输出。
上述实施例提供了一种硅基液晶面板的制备方法。在本发明的相同的发明构思下，还有其他几种硅基液晶面板的制备方法的变形实施例。该些变形实施例与上述各实施方式的描述有部分重叠，对于重叠部分，不再赘述。
<第一变形实施例>：第一变形实施例的主要步骤参照如图1所示的硅基液晶面板的制备方法流程步骤。包括：
步骤A，提供晶圆基板。其中，晶圆基板包括具有相对的第一表面和第二表面的硅基底，晶圆基板被交叉的多条分割线划分出多个管芯区域，每一管芯区域包括设置于第一表面上的有源电路。
步骤B，在晶圆基板上，于每一管芯区域，在第一表面一侧形成间隔框；提供第一玻璃基板，使第一玻璃基板与晶圆基板通过间隔框进行压合。其中，间隔框定义其所处的管芯区域的液晶空间；第一玻璃基板的一表面具有透明导电层，第一玻璃基板具有透明导电层的表面与晶圆基板通过间隔框进行压合。
步骤C，在晶圆基板上，于分割线处，由第二表面制造贯穿硅基底的多个第一侧连接部，并使第一侧连接部延伸至第二表面，多个第一侧连接部电性连接至有源电路；在第二表面上制造多个第一导电接口，使每一第一导电接口连接至一个第一侧连接部。
步骤D，沿分割线切割晶圆基板并相对应的切割第一玻璃基板，得到多个硅基液晶面板。硅基液晶面板的硅基底经切割后形成连接第一表面和第二表面的侧表面，其中，每一硅基液晶面板的硅基底的侧表面上具有多个第一侧连接部。
第一变形实施例的不同之处主要在于步骤B，其中，本实施例中的间隔框仅由胶层构成，没有围坝层。也即，直接通过胶层覆盖第一导电垫。在本实施例中，胶层除了充当上述实施例中的胶层的作用外，也承担了上述实施例中的围坝层的作用。围坝层主要适用于液晶空间较厚的实施方式，当需要制造较薄的液晶空间时，仅采用胶层形成间隔框。
具体地，本第一变形实施例中，请参见图11，步骤B包括：在晶圆基板上，于每一管芯区域10a，在第一表面12一侧形成胶层22，通过第一玻璃基板40对胶层22压合，使得该胶层22覆盖多个第一导电垫16。图11中示出的其他标号可以参照上述实施方式的描述，此处不再赘述。
<第二变形实施例>：第二变形实施例的主要步骤同样参照如图1所示的硅基液晶面板的制备方法流程步骤。如图12和图13所示，于上述各实施方式的不同之处主要在于，在步骤B中，于每一管芯区域10a，多个第一导电垫16位于间隔框20之外。
该第二变形实施例使得不同的管芯区域之间的间隔框20彼此独立，对于每一管芯区域10a，都有一个独立的环形的间隔框20位于其内部，不需要通过蚀刻或切割断开。相对于上述各实施方式，本第二变形实施例可能带来如下问题：提高了步骤C的难度，特别是提高了制造第一侧连接部的难度。该技术问题主要是由于不能通过间隔框对第一导电垫提供支撑带来的。
为在第二变形实施例的基础上解决该技术问题，进一步地，本发明提供了第二变形实施例的进一步变形实施方式。在步骤A提供的晶圆基板上，包括设置于第一表面一侧的多个第一大导电垫，第一大导电垫跨越相邻的管芯区域，且每一第一大导电垫由两个位于不同管芯区域的第一导电垫组成。相当于如图2所示的结构示意图中，相邻的两个管芯区域10a的两个距离最近的第一导电垫16朝向分割线L相互靠近并融合为一体，或者如图3所示的结构示意图中，左侧的第一导电垫16朝向分割线L向右延伸，而右侧的第一导电垫16向左延伸，两者彼此连接在一起。该技术方案解决了蚀刻过程中两个第一导电垫16之间的结构为空的问题。由于第一大导电垫导致两个管芯区域之间多了一个连接结构，因此需要在步骤C或步骤D中，将第一大导电垫分为两个第一导电垫。该分割过程可以通过蚀刻或切割的方式实现。
<第三变形实施例>：上述各具体实施方式中，列举了在步骤B中压合第一玻璃基板前将液晶注入液晶空间的技术方案。本发明第三变形实施例的主要步骤参照如图1所示的硅基液晶面板的制备方法流程步骤，主要区别之处在于液晶灌装方式不同。
具体地，第三变形实施例的步骤A可完全参照上述各实施方式的描述。与图4和图5所示实施方式不同之处在于，在步骤B中，在晶圆基板上，于每一管芯区域，在第一表面一侧形成间隔框，沿平行与晶圆基板的方向上，在每一管芯区域的间隔框上保留一个液晶灌装口，不在本步骤B中将液晶注入液晶空间；提供第一玻璃基板，使第一玻璃基板与晶圆基板通过间隔框进行压合，步骤B结束时，液晶空间中没有液晶。
之后的步骤C中，第三变形实施例的技术方案也可以参照上述各实施方式的描述，需要额外注意的是，在进行步骤C中，要避免使得杂质进入液晶空间。
第三变形实施例的步骤D可参照上述各实施方式，沿分割线切割晶圆基板并相对应的切割第一玻璃基板，得到多个硅基液晶面板。不同之处在于，在如上述实施方式中的切割得到多个硅基液晶面板后，还包括将液晶灌注到硅基液晶面板的液晶空间内的步骤。具体地，可通过真空虹吸的方式实现。在液晶灌注结束后，封堵间隔框预留的液晶灌装口，实现对液晶的密封。
在第三变形实施例中，虽然液晶灌装是裸片级封装(Die Level Packaging)，但是硅基液晶面板的整体生产流程的90％的部分是晶圆级封装(Wafer Level Packaging)，仍然满足大规模量产的的优势。
以上对本发明制备硅基液晶面板的方法进行了描述。本发明还提供了上述各制备方法获得的硅基液晶面板，下面将进行详细描述。
如图14所示，硅基液晶面板100包括晶圆基板10、第一玻璃基板40、间隔框20和液晶31。
其中，晶圆基板10包括具有相对的第一表面112和第二表面114以及连接第一表面112和第二表面114的侧表面的硅基底11、位于第一表面112上的有源电路12、位于第二表面114上的多个第一导电接口55以及位于硅基底11的侧表面上的多个第一侧连接部50。其中，第一导电接口55与第一侧连接部50一一对应，且每一导电接口55通过与其对应的第一侧连接部50电性连接至有源电路12。硅基液晶面板100可以通过第一导电接口55电性连接至外部电路基板。
第一玻璃基板40，与晶圆基板10相对设置，包括玻璃基材层41和透明导电层42，透明导电层42设置于第一玻璃基板40的靠近晶圆基板10的表面。
间隔框20位于晶圆基板10和第一玻璃基板40之间，该间隔框20定义有一液晶空间30。液晶31位于该液晶空间30内。
本发明的硅基液晶面板100的设计结构，通过多个第一侧连接部50将位于硅基底11正面(第一表面112)的有源电路12与位于硅基底背面(第二表面114)的多个第一导电接口55电连接，使得对有源电路12的输入/输出信号无需通过在硅基底正面搭设引线或导电接口的方式进行传输，该电连接结构不依赖于对玻璃基板的切割，从而使得在该硅基液晶面板的生产制造中，一次性大规模的晶圆级电路封装具有可行性，这使得成本控制、生产规划、产量改进更加的容易。而且，该结构设计使得多个第一导电接口55位于硅基液晶面板100的背面，与外部电路基板通信连接时电流传输距离短(信号更快更好)，可实现更薄的厚度，大体上只有第一玻璃基板层、液晶层、晶圆基板层的三层结构，不需要在背面设置冗余的金属板和热沉等结构，使用便捷，可应用在头戴显示、微型投影机等场景领域。下面逐一描述硅基液晶面板100的不同结构模块，及各结构模块相互之间的关系。
<晶圆基板10>：在本实施例中，晶圆基板10由原本直径例如为8英寸(200mm)或12英寸(300mm)的基板切割得到，对于一个硅基液晶面板100，其晶圆基板10的尺寸与硅基液晶面板100的尺寸相同或基本相同(相差10％面积以内)。
对于晶圆基板10的硅基底11，在本发明的硅基液晶面板100中，硅基底11的材质例如为单晶硅、多晶硅、锗化硅、碳化硅等。硅基底11的厚度范围可以为60μm～750μm。在一些头戴显示或微型显示应用场景，需要使硅基液晶面板尽快能小、薄，在该类实施方式中，硅基底11的厚度要尽可能小，同时，当硅基底11过薄时，会导致加工困难，容易损坏断裂，也不利于实现好的光学平整度(光学平整度对显示画面的均匀性影响很大)。因此，综合产品尺寸、机械可靠性、加工难度，在本发明中，硅基底11的优选厚度在100μm～300μm的范围内。
为了在提高光学平整度和机械可靠性的前提下实现降低成本，在图14所示实施例中，晶圆基板10还包括第二玻璃基板60，位于硅基底11的第二表面114与多个第一导电接口55之间，用于承载硅基底11和多个第一导电接口55。第二玻璃基板60的厚度范围为80μm～300μm。在本发明中，第二玻璃基板并非必需的，在一些实施方式中，也可以只用硅基底作为晶圆基板的承载板，用来承载液晶和第一导电接口，例如请参见图15为图14所示第一结构实施例的变形实施例，该变形实施例未使用第一结构实施例中的第二玻璃基板60，其他结构的描述请参照第一结构实施例的描述。
请重新参考图14，硅基底11的第一表面112上设置有源电路12，有源电路12具体地包括多个金属氧化物半导体(Metal Oxide Semiconductor，MOS)晶体管(图未示)构成的有源显示驱动矩阵以及多个反射电极(位于靠近液晶31一侧)。有源电路12包括金属层，在图14所示的实施方式中，仅示出了两个金属层(图14中填充为斜线“/”的部分)，可以理解，在本发明的其他实施方式中，有源电路也可以具有更多个金属层，多个金属层可以沿垂直于晶圆基板10的方向层叠设置，不同的金属层之间设置电介质层(dielectric layer，如硅玻璃，图中以白色填充表示)以进行电绝缘，金属层与硅基底11之间也设置有电介质层(图中未示出)。有源电路12包括多个输入/输出端，作为各功能电路的端口，有源电路12通过过孔(via)实现输入/输出端与更外部的电路结构连接，各金属层之间也可以通过过孔(via)相互电连接。各金属层的输入/输出端可以在有源电路12的各金属层功能电路制造时同时蚀刻得到。
在本实施例中，如图14所示，第一侧连接部50与有源电路12通过第一导电垫16实现电性连接。在硅基底11的第一表面112一侧，设置有多个第一导电垫16(由于角度问题，如图14仅示出2个)，第一导电垫16与第一侧连接部50一一对应，并且第一导电垫16与第一侧连接部50直接电性连接，第一导电垫16与有源电路12电性连接。第一导电垫16一方面可以作为连接有源电路12与第一侧连接部50的中间电连接结构，另一方面可以作为硅基液晶面板制备过程中测试有源电路12功能是否正常的测试接口，该第一导电垫16位于第一表面112使得测试相对于制备完成后的位于晶圆基板10背面的第一导电接口55更方便。第一导电垫16可以通过过孔与有源电路12电连接，第一导电垫16本身也可以在有源电路12制造过程中一同制造，其材料可以参照有源电路的金属层材料。在本发明中，第一导电垫并非必需的，在没有第一导电垫的实施方式中，第一侧连接部直接连接到有源电路的输入输出端口。
第一侧连接部50主要的功能是将有源电路12的输入输出信号引导至晶圆基板10的背面。为了在满足导电功能的同时避免短路，第一侧连接部50包括多层结构。具体地，如图14所示，包括沿背离硅基底11方向依次设置的图案化介电层51、图案化导电层52和图案化钝化层53。其中，图案化介电层51用于隔绝图案化导电层52与硅基底11的直接接触；图案化钝化层53至少部分覆盖所述图案化导电层52，第一导电接口55通过图案化导电层52的未被图案化钝化层53覆盖的区域与图案化导电层52直接接触连接；图案化导电层52与第一导电垫16直接接触连接。
图案化介电层51的材质为电介质材料；图案化导电层52的材质为例如金属的导电材料；图案化钝化层53可以为介电材料组成，可以为聚酰亚胺(Polyimide，PI)或环氧树脂(Epoxy)。
在本实施例中，第一侧连接部50还包括图案化阻挡层54，用于形成凸台，图案化导电层52覆盖在图案化阻挡层54形成的凸台上，作为承载第一导电接口55的结构。在本发明中，图案化阻挡层54的材料可以为氮化钛等。
本实施例中，第一导电接口55为球栅阵列封装结构(Ball Grid Array，BGA)，通过焊接的方式连接到图案化导电层52。在本发明的其他实施方式中，第一导电接口也可以为其他电路封装结构，如引脚网格阵列结构(Pin-Grid Array，PGA)、栅格阵列封装结构(LandGrid Array，LGA)中的至少一种。第一导电接口的材质例如为锡、锡银、锡铅、锡银铜、锡银锌、锡锌、锡铋铟、锡铟、锡金、锡铜、锡锌铟或者锡银锑中的一种或者多种的任意组合，并且可以包括活性剂，当需要通过焊接的方式制造第一导电接口时，优选采用较低焊接温度的材料。
优选地，在本发明中，第一导电接口为LGA结构，可通过机械方式与外部电路基板实现电性连接而非焊接，这样可以避免对液晶产生损坏。在本发明的其他实施方式中，第一导电接口也可以为其他可通过机械压合或机械耦接的方式与外部电路基板实现电性连接的结构。
通常地，不考虑各种起伏、台阶结构，硅基液晶面板大体为一长方体的薄板结构。在本实施例中，硅基底11的侧表面包括首尾相接的四段，如图16所示，硅基液晶面板100的多个第一侧连接部50分别由四段侧表面延伸至第二表面上，与多个第一导电接口55实现连接。相应地，本实施例中的第一侧连接部50分布于四段侧表面上。在本发明中，第一侧连接部可以分布于至少两段侧表面上，即第一侧连接部分别从不同的侧表面分段延伸到晶圆基板背面的第一导电接口，相较于传统硅基液晶面板技术中只从一个侧边引出FPC线连接外部电路的技术方案，本发明技术方案的电路无需那么拥挤，有利于信号处理速度的提高，并且易于提高产品良率。
请参照图14和图16，在本实施例中，至少部分第一导电接口55在晶圆基板10上的投影位于液晶空间30在晶圆基板10上的投影范围之内。该技术方案使得第一导电接口55的分布不会那么拥挤，同时也使得第一导电接口55可以做的更大，获得更高的传输效率。可以理解，第一导电接口55可以全部位于液晶空间30沿垂直方向的投影空间内，也可以有少部分位于液晶空间30沿垂直方向的投影空间之外。
具体地，图16中的第一导电接口55与第一侧连接部50的数量皆为28个，可以理解，在本发明不对第一导电接口55的数量作限定，在其他实施方式中，也可以为其他数量，该数量主要受有源电路的复杂程度影响。
可以理解，在本发明的其他实施方式中，硅基液晶面板面向特殊应用，显示平面为其他多边形或者圆形，那么硅基底的侧表面也相应的为包括首尾相接的其他数量的多个段或者为圆筒面。
<第一玻璃基板40>
第一玻璃基板40包括玻璃基材层41和透明导电层42，该透明导电层42面向晶圆基板10设置。第一玻璃基板40的厚度范围为60μm～750μm。
玻璃基材层41为透光性能良好的玻璃，尤其是对可见光段具有良好且随波长变化不大的光透过率，以减少入射光进入液晶空间和出射光出射的光损失。玻璃基材层41可以为石英玻璃。
透明导电层42的材质例如为氧化铟锡(Indium Tin Oxide，ITO)、氟掺杂氧化锡(SnO2:F，FTO)、铝掺杂氧化锌(ZnO:Al，ZAO)或铟/锑/锌/镉的氧化物)。透明导电层42电连接至有源电路12，有源电路12同输出一个电压，控制整个透明导电层42的电平，从而在透明导电层42与有源电路12的反射电极之间形成电场，控制液晶分子的取向。
第一玻璃基板40还包括配向层，位于透明导电层42靠近液晶空间30一侧。相应地，晶圆基板10的靠近液晶空间30一侧也设置有一配向层。定义晶圆基板10一侧的为第一配向层，第一玻璃基板40一侧的为第二配向层，第一配向层和第二配向层配向层额分别设置在液晶31上下两侧，用于给液晶分子一个初始化的取向，使得不同位置的液晶分子在非工作状态下的取向一致。配向层的材质例如为聚酰亚胺或硅氧化物。
<间隔框20>：间隔框20的主要作用是使第一玻璃基板40与晶圆基板10之间形成间隔，从而使第一玻璃基板40、晶圆基板10和间隔框20围出一个封闭空间，起到抵御水汽等外部环境入侵的作用，并用于灌注液晶。请参见图14，本实施例中，间隔框20至少包括沿垂直于晶圆基板10方向依次设置的胶层22和围坝层21。其中，胶层22靠近第一玻璃基板40一侧，围坝层21靠近晶圆基板10一侧，胶层相对于围坝层较软，从而在制备过程中胶层被压合形变从而形成密封结构。
在本实施例中，围坝层21覆盖第一导电垫16，一方面对第一导电垫16形成保护，另一方面可以在制造第一侧连接部50时提供蚀刻/沉积的支撑或衬底作用。本实施例中，间隔框20在晶圆基板10上的投影呈环形，围坝层21在晶圆基板10上的投影也呈环形，即覆盖不同第一导电垫16的围坝层21彼此连结为一体。在本发明的其他实施方式中，覆盖不同第一导电垫16的围坝层也可以分离设置，可以认为围坝层由多个围坝子层组成，不同的围坝子层在第一表面112上的投影相互间隔分离。
在本实施例的具体实施方式中，胶层22的材料例如为光固化胶、热固化胶等。围坝层21的材料例如为有机电介质材料。胶层22中还可以混合有硬质的微球或其他间隔物(如为塑胶、氧化硅、玻璃、树脂或其他性质类似的混合物所制成)，用于当被压合时使得胶层22维持一定合适的厚度。
围坝层并非必需的，在本实施例的一个变形实施例中，没有独立的围坝层，胶层同时承担本实施例中的胶层和围坝层的作用，这有利于工艺和结构简化。
以上描述了本发明的第一结构实施例的硅基液晶面板的结构特征。该硅基液晶面板根据图像数据，通过背面的多个第一导电接口的输入信号，控制透明导电层42的电压和有源电路12的像素化的反射电极的电压，实现对各个像素的液晶分子的偏转的控制，从而控制了各个像素出射光的偏振态，使得硅基液晶面板输出偏振化的图像光。而后，配合光学系统中的偏振分光片，将偏振化的图像光滤光为灰度图像，从而实现图像显示。该硅基液晶面板100面积尺寸小，厚度薄，接口电路直接在背面，不需要额外的FPC线引导连接到额外的接口电路基板，使用方便，能够搭建到各种显示系统中。
请参见图17，为本发明的硅基液晶面板的第二结构实施例的结构示意图的剖视图。硅基液晶面板100包括晶圆基板10、第一玻璃基板40、间隔框20和位于液晶空间30内的液晶31。本实施例中的各相同标号的结构可以参照图14-图16及其对应说明书各实施方式的描述，此处不再赘述。该第二结构实施例与第一结构实施例及其变形实施例的区别点主要在于，本实施例中，第一导电垫16位于间隔框20之外。该结构对应的制备方法可以参照如图12和图13对应的实施方式的描述部分。本实施例使得间隔框20与第一导电垫16相分离，避免了两者之间的相互影响，使得间隔框20的结构更加均匀，同时可以便于将第一导电垫16作为测试垫。
图17所示的实施例中没有如图14所示的第二玻璃基板60，可以理解，在以图17为基础的变形实施方式中，也可以仿照图14增加第二玻璃基板，其特征与作用可参照如图14对应的说明书中的描述。
本发明制备得到的硅基液晶面板可用于投影显示、AR/VR设备等；在光源为非可见光时，也可以应用于检测、通信等其他技术领域。
以上实施方式仅用以说明本发明的技术方案而非限制，尽管参照较佳实施方式对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或等同替换，而不脱离本发明技术方案的精神和范围。

Claims (24)

1.一种硅基液晶面板的制备方法，包括：
步骤A，提供晶圆基板，所述晶圆基板包括具有相对的第一表面和第二表面的硅基底，所述晶圆基板被交叉的多条分割线划分出多个管芯区域，每一所述管芯区域包括设置于所述第一表面上的有源电路；
步骤B，在所述晶圆基板上，于每一所述管芯区域，在所述第一表面一侧形成间隔框，所述间隔框定义其所处的所述管芯区域的液晶空间；提供第一玻璃基板，所述第一玻璃基板的一表面具有透明导电层，使所述第一玻璃基板具有所述透明导电层的表面与所述晶圆基板通过所述间隔框进行压合；
步骤C，在所述晶圆基板上，于所述分割线处，由所述第二表面制造贯穿所述硅基底的多个第一侧连接部，并使所述第一侧连接部延伸至所述第二表面，所述多个第一侧连接部电性连接至所述有源电路；在所述第二表面上制造多个第一导电接口，使每一所述第一导电接口连接至一个所述第一侧连接部；
步骤D，沿所述分割线切割所述晶圆基板，并相对应的切割所述第一玻璃基板，得到多个硅基液晶面板，所述硅基液晶面板的所述硅基底经切割后形成连接所述第一表面和所述第二表面的侧表面，其中，每一所述硅基液晶面板的硅基底的侧表面上具有多个所述第一侧连接部。
2.根据权利要求1所述的硅基液晶面板的制备方法，其特征在于，在所述步骤A提供的所述晶圆基板上，于每一所述管芯区域，包括设置于所述第一表面一侧的多个第一导电垫，所述多个第一导电垫与所述有源电路电性连接。
3.根据权利要求2所述的硅基液晶面板的制备方法，其特征在于，对于每一所述管芯区域，所述第一侧连接部包括沿背离所述硅基底方向依次设置的图案化介电层、图案化导电层和图案化钝化层；
步骤C包括：
步骤C1，在所述晶圆基板上，于所述分割线处，由所述第二表面蚀刻出贯穿所述硅基底的通孔，使所述第一导电垫暴露，每一所述通孔对应一所述第一侧连接部以及一所述第一导电垫；
步骤C2，由所述第二表面一侧，制造覆盖所述通孔的壁面及至少部分所述第二表面的介电层，蚀刻所述介电层，确保使所述第一导电垫暴露，得到所述图案化介电层；
步骤C3，由所述第二表面一侧，制造覆盖至少部分所述图案化介电层的所述图案化导电层，所述图案化导电层与所述第一导电垫接触连接，至少部分所述图案化导电层延伸至所述第二表面；
步骤C4，由所述第二表面一侧，制造覆盖至少部分所述图案化导电层的所述图案化钝化层；
步骤C5，在所述图案化导电层的未覆盖所述图案化钝化层的区域制造所述第一导电接口，使所述第一导电接口与所述第一侧连接部连接。
4.根据权利要求3所述的硅基液晶面板的制备方法，其特征在于，所述步骤C2包括：
由所述第二表面一侧，制造覆盖所述通孔的壁面及至少部分所述第二表面的介电层，在所述介电层背离所述硅基底一侧设置第二玻璃基板，于所述分割线处，蚀刻所述第二玻璃基板及所述介电层，确保使所述第一导电垫暴露，得到所述图案化介电层。
5.根据权利要求3所述的硅基液晶面板的制备方法，其特征在于，在所述步骤C2中，还包括：在所述第二表面一侧制造图案化阻挡层；
在所述步骤C3中，所述图案化导电层覆盖所述图案化阻挡层；
在所述步骤C5中，在垂直于所述硅基底的方向上，所述图案化阻挡层位于所述第一导电接口与所述硅基底之间。
6.根据权利要求3-5任一项所述的硅基液晶面板的制备方法，其特征在于，所述步骤B包括：在所述晶圆基板上，于每一所述管芯区域，在所述第一表面一侧形成围坝层，所述围坝层覆盖所述多个第一导电垫；在所述围坝层的背离所述第一表面一侧涂胶，并通过所述第一玻璃基板的压合形成胶层，所述围坝层与所述胶层构成所述间隔框；
或者，所述步骤B包括：在所述晶圆基板上，于每一所述管芯区域，在所述第一表面一侧形成胶层，通过所述第一玻璃基板对胶层压合，使得该胶层覆盖所述多个第一导电垫，所述胶层构成所述间隔框。
7.根据权利要求6所述的硅基液晶面板的制备方法，其特征在于，所述间隔框沿着所述分割线设置，并同时覆盖位于不同的所述管芯区域的所述第一导电垫；
蚀刻出的所述通孔，使得所述间隔框的靠近所述硅基底一侧至少部分暴露。
8.根据权利要求2-5中任一项所述的硅基液晶面板的制备方法，其特征在于，在所述步骤B中，于每一所述管芯区域，所述多个第一导电垫位于所述间隔框之外。
9.根据权利要求8所述的硅基液晶面板的制备方法，其特征在于，在所述步骤A提供的所述晶圆基板上，包括设置于所述第一表面一侧的多个第一大导电垫，所述第一大导电垫跨越相邻的所述管芯区域，每一所述第一大导电垫由两个位于不同所述管芯区域的所述第一导电垫组成；在所述步骤C或步骤D中，所述第一大导电垫被分为两个所述第一导电垫。
10.根据权利要求1-5中任一项所述的硅基液晶面板的制备方法，其特征在于，在所述步骤B中，在形成所述间隔框后，压合所述第一玻璃基板前，还包括将液晶注入所述液晶空间的步骤。
11.根据权利要求1-5中任一项所述的硅基液晶面板的制备方法，其特征在于，所述步骤C在不超过300℃的温度范围内进行。
12.根据权利要求1-5中任一项所述的硅基液晶面板的制备方法，其特征在于，所述步骤D中，在切割得到所述多个硅基液晶面板后，还包括将液晶灌注到所述硅基液晶面板的所述液晶空间内的步骤。
13.一种硅基液晶面板，其特征在于，包括：
晶圆基板，所述晶圆基板包括具有相对的第一表面和第二表面及连接所述第一表面和所述第二表面的侧表面的硅基底、位于所述第一表面上的有源电路、位于所述第二表面上的多个第一导电接口以及位于所述硅基底的侧表面上的多个第一侧连接部，所述第一导电接口与所述第一侧连接部一一对应，且每一所述第一导电接口通过与其对应的所述第一侧连接部电性连接至所述有源电路；
第一玻璃基板，与所述晶圆基板相对设置，所述第一玻璃基板的一表面具有透明导电层；
间隔框，位于所述晶圆基板和所述第一玻璃基板之间，所述间隔框定义有一液晶空间；
液晶，位于所述液晶空间内；
所述硅基液晶面板可通过所述第一导电接口电性连接至外部电路基板。
14.根据权利要求13所述的硅基液晶面板，其特征在于，包括设置于所述第一表面一侧的多个第一导电垫，所述第一导电垫与所述第一侧连接部一一对应，所述第一导电垫与所述第一侧连接部直接电性连接，所述第一导电垫与所述有源电路电性连接。
15.根据权利要求14所述的硅基液晶面板，其特征在于，所述间隔框至少包括沿垂直于所述晶圆基板方向依次设置的胶层和围坝层，所述胶层靠近所述第一玻璃基板一侧，所述围坝层靠近所述晶圆基板一侧，所述胶层相对于所述围坝层较软，所述围坝层覆盖所述第一导电垫。
16.根据权利要求14所述的硅基液晶面板，其特征在于，所述多个第一导电垫位于所述间隔框之外。
17.根据权利要求13所述的硅基液晶面板，其特征在于，所述侧表面包括首尾相接的至少四段，所述多个第一侧连接部分布于至少两段所述侧表面上。
18.根据权利要求13-17中任一项所述的硅基液晶面板，其特征在于，所述第一侧连接部包括沿背离所述硅基底方向依次设置的图案化介电层、图案化导电层和图案化钝化层；所述图案化介电层用于隔绝所述图案化导电层与所述硅基底的直接接触；所述图案化钝化层至少部分覆盖所述图案化导电层，所述第一导电接口通过所述图案化导电层的未被所述图案化钝化层覆盖的区域与所述图案化导电层直接接触连接；所述图案化导电层与所述第一导电垫直接接触连接。
19.根据权利要求13-17中任一项所述的硅基液晶面板，其特征在于，所述第一导电接口包括球栅阵列封装结构、引脚网格阵列结构、栅格阵列封装结构中的至少一种。
20.根据权利要求13-17中任一项所述的硅基液晶面板，其特征在于，所述第一导电接口通过机械压合或机械耦接的方式与所述外部电路基板实现电性连接。
21.根据权利要求13-17中任一项所述的硅基液晶面板，其特征在于，至少部分所述第一导电接口在所述晶圆基板上的投影位于所述液晶空间在所述晶圆基板上的投影范围之内。
22.根据权利要求13-17中任一项所述的硅基液晶面板，其特征在于，所述硅基底的厚度范围为60μm～750μm，所述第一玻璃基板的厚度范围为60μm～750μm。
23.根据权利要求13-17中任一项所述的硅基液晶面板，其特征在于，所述晶圆基板还包括第二玻璃基板，位于所述硅基底的第二表面与所述多个第一导电接口之间，用于承载所述多个第一导电接口。
24.根据权利要求23所述的硅基液晶面板，其特征在于，所述第二玻璃基板的厚度范围为80μm～300μm。
CN202110268152.XA 2021-03-11 2021-03-11 硅基液晶面板及其制备方法 Pending CN115079456A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110268152.XA CN115079456A (zh) 2021-03-11 2021-03-11 硅基液晶面板及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110268152.XA CN115079456A (zh) 2021-03-11 2021-03-11 硅基液晶面板及其制备方法

Publications (1)

Publication Number Publication Date
CN115079456A true CN115079456A (zh) 2022-09-20

Family

ID=83241598

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110268152.XA Pending CN115079456A (zh) 2021-03-11 2021-03-11 硅基液晶面板及其制备方法

Country Status (1)

Country Link
CN (1) CN115079456A (zh)

Similar Documents

Publication Publication Date Title
EP1247293B1 (en) Methods for producing packaged integrated circuit devices &amp; packaged integrated circuit devices produced thereby
US7303400B2 (en) Package of a semiconductor device with a flexible wiring substrate and method for the same
US9049806B2 (en) Integrated device and manufacturing method
KR100657117B1 (ko) 집적회로장치 및 그 제조방법
US7189962B2 (en) Semiconductor relay apparatus and wiring board fabrication method
US20210135064A1 (en) Display device and manufacturing method of display device
CN111090145A (zh) 具有集成光学组件的半导体装置
WO2020237706A1 (zh) 硅光模块的封装方法及硅光模块
CN114334923A (zh) 显示屏、Micro-LED显示基板及其制备方法
US20080079134A1 (en) Chip package, chip structure and manufacturing process thereof
CN103413815A (zh) 晶圆级图像传感器封装结构和晶圆级图像传感器封装方法
CN100416802C (zh) 晶片级封装方法及结构
US11953794B2 (en) Liquid crystal on silicon panel, and preparation method thereof
CN101950729B (zh) 电子元件的晶圆级封装及其制造方法
CN115079456A (zh) 硅基液晶面板及其制备方法
CN115939102A (zh) 芯片封装结构、电子设备和芯片封装结构的制作方法
CN113380729A (zh) 一种扇出型封装方法及扇出型封装器件
CN115248477A (zh) 封装件及其形成方法
CN114815341A (zh) 硅基液晶面板及其制备方法
JP4632694B2 (ja) ウエハーレベルパッケージの方法及び構造
CN115167044A (zh) 硅基液晶面板及其制作方法
US20080296520A1 (en) Optical coupling device
CN116165753B (zh) 一种光芯片、芯片封装结构及封装性能检测方法
CN203398116U (zh) 晶圆级图像传感器封装结构
CN203746835U (zh) 封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination