CN115064192A - 一种基于磁隧道结的读逻辑电路 - Google Patents

一种基于磁隧道结的读逻辑电路 Download PDF

Info

Publication number
CN115064192A
CN115064192A CN202210771643.0A CN202210771643A CN115064192A CN 115064192 A CN115064192 A CN 115064192A CN 202210771643 A CN202210771643 A CN 202210771643A CN 115064192 A CN115064192 A CN 115064192A
Authority
CN
China
Prior art keywords
pmos transistor
transistor
inverting amplifier
nmos transistor
tunnel junction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210771643.0A
Other languages
English (en)
Inventor
胡聪
苑金金
周甜
朱爱军
许川佩
黄喜军
万春霆
陈涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guilin University of Electronic Technology
Guilin University of Aerospace Technology
Original Assignee
Guilin University of Electronic Technology
Guilin University of Aerospace Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guilin University of Electronic Technology, Guilin University of Aerospace Technology filed Critical Guilin University of Electronic Technology
Priority to CN202210771643.0A priority Critical patent/CN115064192A/zh
Publication of CN115064192A publication Critical patent/CN115064192A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1697—Power supply circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Logic Circuits (AREA)

Abstract

本发明公开一种基于磁隧道结的读逻辑电路，由磁隧道结器件MTJ1～MTJ2、反相放大器I1～I2、PMOS晶体管PM0～PM5、以及NMOS晶体管NM0～NM4组成。该读逻辑电路包括预充电阶段和放电阶段两个阶段：当控制信号clk为低电平时，读逻辑电路进入预充电阶段；当控制信号clk为高电平时，逻辑读电路进入放电阶段。本发明将预充电电路和放电支路分离开来，有效地降低了读错误率；在预充电阶段，预充电电压的相关节点电压变小，有效的降低了电路的相关功耗。

Description

一种基于磁隧道结的读逻辑电路
技术领域
本发明涉及集成电路技术领域，具体涉及一种基于磁隧道结的读逻辑电路。
背景技术
随着近年来集成电路制造工艺节点的微缩，由于量子隧穿效应而导致的漏电流在不断增大，这使得基于互补金属氧化物半导体技术的逻辑电路静态功耗剧增。此外，逻辑计算与数据存储电路相分离的结构已经不能适应海量数据的处理，其所需的动态功耗也呈指数上升。因此，功耗逐渐成为阻碍传统逻辑电路以及传统计算体系可扩展性发展的主要影响因素之一。
由于磁隧道结(MTJ)能够很好的解决功耗问题，所以受到学术界与产业界的广泛关注。一方面MTJ由于非易失性可以用于存储应用，另一方面MTJ也可以应用于逻辑计算电路当中。然而，现有的读逻辑电路基本是基于预充电式灵敏放大器(PCSA)进行读逻辑电路的设计，基于PCSA的读逻辑电路包括预充电阶段和放电阶段两个阶段，这两个阶段由控制信号clk控制，当读逻辑电路进入预充电阶段，充电节点可以充电到电源电压大小，由于充电电压较高，当读电流过大时，会引起MTJ器件的翻转，从而导致读错误率的提升并且功耗消耗较大；并且基于PCSA的读逻辑电路由于只受控制信号clk控制，无法实现预充电阶段和放电阶段相分离，可能会产生较高的读错误率。
发明内容
本发明所要解决的是现有读逻辑电路读错误率和功耗高的问题，提供一种基于磁隧道结的读逻辑电路。
为解决上述问题，本发明是通过以下技术方案实现的：
一种基于磁隧道结的读逻辑电路，由磁隧道结器件MTJ1～MTJ2、反相放大器I1～I2、PMOS晶体管PM0～PM5、以及NMOS晶体管NM0～NM4组成；PMOS晶体管PM0、PMOS晶体管PM2、PMOS晶体管PM3和PMOS晶体管PM4的源极、以及反相放大器I1和反相放大器I2的电源端vdd同时接电源电压；NMOS晶体管NM2、NMOS晶体管NM3和NMOS晶体管NM4的源极、以及反相放大器I1和反相放大器I2的地端gnd同时接地；PMOS晶体管PM1、PMOS晶体管PM5和NMOS晶体管NM2的栅极同时接控制信号clk；磁隧道结器件MTJ1和磁隧道结器件MTJ2的自由端T2与NMOS晶体管NM2的漏极连接；磁隧道结器件MTJ1的固定端T1与反相放大器I1的输入端vi和PMOS晶体管PM3的漏极连接；磁隧道结器件MTJ2的固定端T1与反相放大器I2的输入端vi和PMOS晶体管PM4的漏极连接；PMOS晶体管PM3的栅极接PMOS晶体管PM5的漏极；PMOS晶体管PM4的栅极接PMOS晶体管PM5的源极；反相放大器I1的输出端vo接NMOS晶体管NM3的栅极；反相放大器I2的输出端vo接NMOS晶体管NM4的栅极；NMOS晶体管NM3的漏极接NMOS晶体管NM0的源极；NMOS晶体管NM4的漏极接NMOS晶体管NM1的源极；PMOS晶体管PM0和NMOS晶体管NM0的漏极、PMOS晶体管PM2和NMOS晶体管NM1的栅极、以及PMOS晶体管PM1的源极相连后形成读逻辑电路的反向输出端a-；PMOS晶体管PM2和NMOS晶体管NM1的漏极、PMOS晶体管PM0和NMOS晶体管NM0的栅极、以及PMOS晶体管PM1的漏极相连后形成读逻辑电路的正向输出端a。
上述方案中，磁隧道结器件MTJ1～MTJ2为垂直磁各向异性磁隧道结器件。
上述方案中，反相放大器由1个PMOS晶体管PM和1个NMOS晶体管NM组成；NMOS晶体管NM的漏极形成反相放大器的电源端vdd；PMOS晶体管PM的漏极形成反相放大器的地端gnd；NMOS晶体管NM的源极和PMOS晶体管PM的源极相连后，形成反相放大器的输出端vo；NMOS晶体管NM的栅极和PMOS晶体管PM的栅极相连后，形成反相放大器的输入端vi。
与现有技术相比，本发明具有如下特点：
1、将预充电电路和放电支路分离开来，有效地降低了读错误率；
2、在预充电阶段，预充电电压的相关节点电压变小，有效的降低了电路的相关功耗。
附图说明
图1是基于MTJ的读逻辑电路示意图；
图2是MTJ器件结构示意图；
图3是反相放大器结构示意图；
图4是基于MTJ的读逻辑电路仿真结果示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实例，对本发明进一步详细说明。
一种基于磁隧道结的读逻辑电路，如图1所示，其主要由磁隧道结器件MTJ1～MTJ2、反相放大器I1～I2、PMOS晶体管PM0～PM5、以及NMOS晶体管NM0～NM4组成。PMOS晶体管PM0、PMOS晶体管PM2、PMOS晶体管PM3和PMOS晶体管PM4的源极、以及反相放大器I1和反相放大器I2的电源端vdd同时接电源电压；NMOS晶体管NM2、NMOS晶体管NM3和NMOS晶体管NM4的源极、以及反相放大器I1和反相放大器I2的地端gnd同时接地；PMOS晶体管PM1、PMOS晶体管PM5和NMOS晶体管NM2的栅极同时接控制信号clk。磁隧道结器件MTJ1和磁隧道结器件MTJ2的自由端T2与NMOS晶体管NM2的漏极连接；磁隧道结器件MTJ1的固定端T1与反相放大器I1的输入端vi和PMOS晶体管PM3的漏极连接；磁隧道结器件MTJ2的固定端T1与反相放大器I2的输入端vi和PMOS晶体管PM4的漏极连接；PMOS晶体管PM3的栅极接PMOS晶体管PM5的漏极；PMOS晶体管PM4的栅极接PMOS晶体管PM5的源极。反相放大器I1的输出端vo接NMOS晶体管NM3的栅极；反相放大器I2的输出端vo接NMOS晶体管NM4的栅极；NMOS晶体管NM3的漏极接NMOS晶体管NM0的源极；NMOS晶体管NM4的漏极接NMOS晶体管NM1的源极；PMOS晶体管PM0和NMOS晶体管NM0的漏极、PMOS晶体管PM2和NMOS晶体管NM1的栅极、以及PMOS晶体管PM1的源极相连后形成读逻辑电路的反向输出端a-；PMOS晶体管PM2和NMOS晶体管NM1的漏极、PMOS晶体管PM0和NMOS晶体管NM0的栅极、以及PMOS晶体管PM1的漏极相连后形成读逻辑电路的正向输出端a。
参见图2，磁隧道结(MTJ)器件由两层铁磁层(CoFeB)和位于两层铁磁层之间的氧化物(MgO)绝缘层组成，中间的绝缘层将两层铁磁层隔开，并且绝缘层的典型厚度只有1-2个纳米，这样电子就能从一个铁磁层隧穿到另一铁磁层。在MTJ器件的标准应用中，两个铁磁层中，一个铁磁层的磁化强度的方向是固定的，称为固定层，而另一个铁磁层的磁化强度的方向可以自由地采用两个方向(平行和反平行)，称为自由层。根据两个铁磁层的相对方向，可以将MTJ器件分为平行状态或反平行状态，对应MTJ器件显示出低电阻(RP)或高电阻(RAP)特性。MTJ器件的两种状态之间的电阻差异由隧道磁阻比表示，公式如下：
TMR＝(RAP-RP)/RP
式中，TMR为隧道磁阻比，RAP为反平行状态时MTJ器件的电阻，RP为平行状态时MTJ器件的电阻。
将MTJ器件内部引出两个输入输出端，分别是连接MTJ器件固定层的固定端T1，连接MTJ器件自由层的自由端T2。平行态和反平行态两种状态之间的切换是通过向MTJ器件注入电流(通常高于临界切换电流Ic0)来实现的，转换的发生取决于施加电流的方向、大小和时间，当所施加的电流大于临界切换电流或时间足够长时，MTJ器件状态可能会发生转换。
根据磁各向异性，MTJ器件可分为垂直磁各向异性磁隧道结器件(PMA-MTJ)和面内磁各向异性磁隧道结器件(IMA-MTJ)。本发明采用的MTJ器件是PMA-MTJ。
参见图3，反相放大器由2个CMOS晶体管组成，包括1个PMOS晶体管PM和1个NMOS晶体管NM。NMOS晶体管NM的漏极形成反相放大器的电源端vdd；PMOS晶体管PM的漏极形成反相放大器的地端gnd；NMOS晶体管NM的源极和PMOS晶体管PM的源极相连后，形成反相放大器的输出端vo；NMOS晶体管NM的栅极和PMOS晶体管PM的栅极相连后，形成反相放大器的输入端vi。反相放大器将输入信号进行反向放大，从而有效控制NM3晶体管和NM4晶体管的截止和导通，最终实现电路的相应功能。
上述基于MTJ器件的读逻辑电路包括预充电阶段和放电阶段两个阶段：
当控制信号clk为低电平时，读逻辑电路进入预充电阶段。此时PM1晶体管导通，NM2晶体管截至。与基于PCSA的读逻辑电路不同，由于PM1晶体管的存在，当PM0晶体管和PM2晶体管导通时，NM0晶体管和NM1晶体管处于截至状态，此时a和a-节点的电压预充电到vdd-th，vdd-th电压值小于电源电压值。同理，当控制信号clk为低电平时，PM3晶体管、PM4晶体管和PM5晶体管导通，使得MTJ器件上端的连接点电压同样预充电到vdd-th，此时反相放大器的输入端vi输入为高电平，那么反相放大器的输出端vo输出为低电平，NM3晶体管和NM4晶体管处于截止状态，这样预充电电路和放电电路分开互不干扰，有效地降低了读错误率，并且有效的降低了电路的相关功耗。
当控制信号clk为高电平时，逻辑读电路进入放电阶段。此时PM0晶体管、PM1晶体管和PM2晶体管处于截止状态，NM0晶体管、NM1晶体管、NM3晶体管和NM4晶体管处于导通状态，这时a和a-节点进行放电。同理，PM3晶体管、PM4晶体管和PM5晶体管也处于截止状态，NM2晶体管处于导通状态，此时左右两端MTJ器件上端的连接点开始放电，电路将两个MTJ器件设置为方向相反的状态。由于我们设置左边的MTJ1器件为平行状态，右边的MTJ2器件为反平行状态，所以此时左支路电阻值相对较低，右支路电阻值相对较高，所以左侧支路的放电速度比右侧支路的放电速度快，左侧MTJ1器件上端的连接点电压首先达到反相放大器输入端的开启电压，经反相放大器后输出为高电平，此时NM3晶体管比NM4晶体管先到达导通状态的开启电压。同理上半部分左侧支路比右侧支路放电速度快，此时将对a-端再次进行充电并到达vdd-th，而另一端a将放电到“0”，最终相应的读出节点a-端输出为高电平，a端输出为低电平。
图4是基于MTJ的读逻辑电路仿真结果示意图，当控制信号clk为低电平时，读逻辑电路进行预充电，预充电到vdd-th，当控制信号clk为高电平时，读逻辑电路进行放电，此时一条支路放电到“0”，另一条支路放电一段时间之后被充电到vdd-th。电路的充放电过程时间较短，较于现有的逻辑读电路延迟时间非常小，几乎可以达到即时开关的功能。
需要说明的是，尽管以上本发明所述的实施例是说明性的，但这并非是对本发明的限制，因此本发明并不局限于上述具体实施方式中。在不脱离本发明原理的情况下，凡是本领域技术人员在本发明的启示下获得的其它实施方式，均视为在本发明的保护之内。

Claims (3)

1.一种基于磁隧道结的读逻辑电路，其特征是，由磁隧道结器件MTJ1～MTJ2、反相放大器I1～I2、PMOS晶体管PM0～PM5、以及NMOS晶体管NM0～NM4组成；
PMOS晶体管PM0、PMOS晶体管PM2、PMOS晶体管PM3和PMOS晶体管PM4的源极、以及反相放大器I1和反相放大器I2的电源端vdd同时接电源电压；NMOS晶体管NM2、NMOS晶体管NM3和NMOS晶体管NM4的源极、以及反相放大器I1和反相放大器I2的地端gnd同时接地；PMOS晶体管PM1、PMOS晶体管PM5和NMOS晶体管NM2的栅极同时接控制信号clk；
磁隧道结器件MTJ1和磁隧道结器件MTJ2的自由端T2与NMOS晶体管NM2的漏极连接；磁隧道结器件MTJ1的固定端T1与反相放大器I1的输入端vi和PMOS晶体管PM3的漏极连接；磁隧道结器件MTJ2的固定端T1与反相放大器I2的输入端vi和PMOS晶体管PM4的漏极连接；PMOS晶体管PM3的栅极接PMOS晶体管PM5的漏极；PMOS晶体管PM4的栅极接PMOS晶体管PM5的源极；
反相放大器I1的输出端vo接NMOS晶体管NM3的栅极；反相放大器I2的输出端vo接NMOS晶体管NM4的栅极；NMOS晶体管NM3的漏极接NMOS晶体管NM0的源极；NMOS晶体管NM4的漏极接NMOS晶体管NM1的源极；PMOS晶体管PM0和NMOS晶体管NM0的漏极、PMOS晶体管PM2和NMOS晶体管NM1的栅极、以及PMOS晶体管PM1的源极相连后形成读逻辑电路的反向输出端a-；PMOS晶体管PM2和NMOS晶体管NM1的漏极、PMOS晶体管PM0和NMOS晶体管NM0的栅极、以及PMOS晶体管PM1的漏极相连后形成读逻辑电路的正向输出端a。
2.根据权利要求1所述的一种基于磁隧道结的读逻辑电路，其特征是，磁隧道结器件MTJ1～MTJ2为垂直磁各向异性磁隧道结器件。
3.根据权利要求1所述的一种基于磁隧道结的读逻辑电路，其特征是，反相放大器由1个PMOS晶体管PM和1个NMOS晶体管NM组成；NMOS晶体管NM的漏极形成反相放大器的电源端vdd；PMOS晶体管PM的漏极形成反相放大器的地端gnd；NMOS晶体管NM的源极和PMOS晶体管PM的源极相连后，形成反相放大器的输出端vo；NMOS晶体管NM的栅极和PMOS晶体管PM的栅极相连后，形成反相放大器的输入端vi。
CN202210771643.0A 2022-06-30 2022-06-30 一种基于磁隧道结的读逻辑电路 Pending CN115064192A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210771643.0A CN115064192A (zh) 2022-06-30 2022-06-30 一种基于磁隧道结的读逻辑电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210771643.0A CN115064192A (zh) 2022-06-30 2022-06-30 一种基于磁隧道结的读逻辑电路

Publications (1)

Publication Number Publication Date
CN115064192A true CN115064192A (zh) 2022-09-16

Family

ID=83203565

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210771643.0A Pending CN115064192A (zh) 2022-06-30 2022-06-30 一种基于磁隧道结的读逻辑电路

Country Status (1)

Country Link
CN (1) CN115064192A (zh)

Similar Documents

Publication Publication Date Title
US8194438B2 (en) nvSRAM having variable magnetic resistors
US6034887A (en) Non-volatile magnetic memory cell and devices
JP5420773B2 (ja) スピントルク磁気集積回路、及びその製造方法
US9042157B2 (en) Programmable volatile/non-volatile memory cell
US6515895B2 (en) Non-volatile magnetic register
US8154905B2 (en) Semiconductor memory device having a resistive memory element
Na et al. A comparative study of STT-MTJ based non-volatile flip-flops
Zhang et al. Adams: asymmetric differential stt-ram cell structure for reliable and high-performance applications
Amirany et al. Bio-inspired nonvolatile and low-cost spin-based 2-bit per cell memory
US20120314489A1 (en) Systems and methods for direct communication between magnetic tunnel junctions
Amirany et al. High-performance and soft error immune spintronic retention latch for highly reliable processors
Barla et al. Fully nonvolatile hybrid full adder based on SHE+ STT-MTJ/CMOS LIM architecture
US9503085B1 (en) Exclusive-OR gate using magneto-electric tunnel junctions
US11764786B2 (en) Magnetoelectric majority gate device
Zhang et al. Fully single event double node upset tolerant design for magnetic random access memory
CN115064192A (zh) 一种基于磁隧道结的读逻辑电路
US9692413B2 (en) Configurable exclusive-OR / exclusive-NOR gate using magneto-electric tunnel junctions
Shukla et al. A Highly Reliable, Dynamic Logic-Based Hybrid MTJ/CMOS Magnetic Full Adder for High-Performance and Low-Power Application
KR102125166B1 (ko) 자기터널접합구조체 기반 논리 게이트
Barla et al. Design and Evaluation of a Self Write-Terminated Hybrid MTJ/CMOS Full Adder Based on LIM Structure
Tripathi et al. An 8T PA attack resilient NVSRAM for in-memory-computing applications
CN112053717B (zh) 一种基于dice抗单粒子翻转的磁存储器读电路
MORRIS et al. SPINTRONIC DEVICES AND CIRCUITS FOR LOW-VOLTAGE LOGIC
Prashanth et al. VLSI Implementation of Spin Transfer Torque-Magnetic Tunnel Junction-Perpendicular Magnetic Anisotropy (STT-MTJ-PMA) Structure
CN113470715B (zh) 一种应用mtj的全减器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination